CN106419921B - 眼宽检测器、存储器存储装置及数据信号的眼宽检测方法 - Google Patents

Abstract

本发明提供一种眼宽检测器、存储器存储装置及数据信号的眼宽检测方法。眼宽检测器包括相位内插器、校准电路、眼宽检测电路及多工器；相位内插器用以接收第一时脉信号与相位控制信号并且输出第二时脉信号；校准电路用以接收第一时脉信号与第二时脉信号并且输出第一控制信号；眼宽检测电路用以接收数据信号、第一时脉信号及第二时脉信号并且产生第一取样值与第二取样值；若第一取样值与第二取样值不符合第一条件，眼宽检测电路还用以输出第二控制信号；若第一取样值与第二取样值符合第一条件，眼宽检测电路还用以输出数据信号的眼宽信息；多工器用以接收第一控制信号与第二控制信号并且受控于选择信号而输出相位控制信号。借此可提升眼宽检测效率。

Description

眼宽检测器、存储器存储装置及数据信号的眼宽检测方法

技术领域

本发明是有关于一种眼宽检测技术，且特别是有关于一种眼宽检测器、存储器存储装置及数据信号的眼宽检测方法。

背景技术

随着数据传输速度的提升，对于可用于改善接收端的数据接收能力的接收器的性能需求也更加强烈。例如，可适应性均衡器(adaptive equalizer)被普遍的应用于有线传输的接收器中。一般来说，可适应性均衡器中会配置有一个均衡器(equalizer)与一个眼宽检测器(eye-width detector)。此眼宽检测器会去检测经过均衡器处理的数据信号的眼宽。所检测到的眼宽可供可适应性均衡器使用。例如，可适应性均衡器可根据检测到的眼宽来调整均衡器参数。根据调整后的均衡器参数，均衡器可以逐渐地改善其输出的数据信号的信号品质。例如，若均衡器所输出的数据信号的眼宽较宽，则此数据信号的取样正确性越高。

一般的眼宽检测器是通过使用大量的眼宽数据来对当前处理中的数据信号进行匹配测试，直到找到一组与当前处理中的数据信号匹配的眼宽数据为止。然而，这种利用大量数据来进行盲测以检测眼宽的方式并不适合数据传输速度更快的接收器。

发明内容

本发明提供一种眼宽检测器、存储器存储装置及数据信号的眼宽检测方法，可提升眼宽检测的效率。

本发明的一范例实施例提供一种眼宽检测器，其包括相位内插器、校准电路、眼宽检测电路及多工器。所述相位内插器用以接收第一时脉信号与相位控制信号并且输出第二时脉信号。所述校准电路电性连接至所述相位内插器。所述校准电路用以接收所述第一时脉信号与所述第二时脉信号并且输出第一控制信号。所述眼宽检测电路电性连接至所述相位内插器与所述校准电路。所述眼宽检测电路用以接收数据信号、所述第一时脉信号及所述第二时脉信号并且产生第一取样值与第二取样值。若所述第一取样值与所述第二取样值不符合第一条件，所述眼宽检测电路还用以输出第二控制信号。若所述第一取样值与所述第二取样值符合所述第一条件，所述眼宽检测电路还用以输出所述数据信号的眼宽信息。所述多工器电性连接至所述相位内插器、所述校准电路及所述眼宽检测电路。所述多工器用以接收所述第一控制信号与所述第二控制信号并且受控于选择信号而输出所述相位控制信号。

在本发明的一范例实施例中，所述校准电路包括校准状态机，其电性连接至所述多工器。所述校准状态机用以判断所述第一时脉信号的时脉频率与所述第二时脉信号的时脉频率是否一致并且若所述第一时脉信号的所述时脉频率与所述第二时脉信号的所述时脉频率不一致，输出所述第一控制信号。

在本发明的一范例实施例中，所述校准电路还包括正反器电路与第一闩锁电路。所述正反器电路电性连接至所述相位内插器。所述正反器电路用以根据所述第一时脉信号与所述第二时脉信号执行取样操作。所述第一闩锁电路电性连接于所述正反器电路与所述校准状态机之间。所述第一闩锁电路用以接收所述正反器电路的输出并且输出第一比较信号。所述校准状态机是根据所述第一比较信号来判断所述第一时脉信号的所述时脉频率与所述第二时脉信号的所述时脉频率是否一致。

在本发明的一范例实施例中，若所述第一时脉信号的所述时脉频率与所述第二时脉信号的所述时脉频率一致，所述校准状态机还用以输出对应于所述第二时脉信号的第一相位参考值。

在本发明的一范例实施例中，所述眼宽检测电路包括眼宽检测状态机，其电性连接至所述校准电路。所述眼宽检测状态机用以从所述校准电路接收第一相位参考值并且输出对应于所述第一相位参考值的第三控制信号。所述第三控制信号用以将所述第二时脉信号延迟或提前1/4个时脉周期。所述多工器还用以接收所述第三控制信号。

在本发明的一范例实施例中，对应于所述第三控制信号被输出，所述眼宽检测状态机还用以开始判断所述第一取样值与所述第二取样值是否符合所述第一条件。

在本发明的一范例实施例中，若所述第一取样值与所述第二取样值符合所述第一条件，所述眼宽检测状态机还用以获得所述第二时脉信号的第二相位参考值。所述眼宽检测电路还用以根据所述第一相位参考值与所述第二相位参考值输出所述数据信号的所述眼宽信息。

在本发明的一范例实施例中，所述眼宽检测状态机是判断所述第一取样值与所述第二取样值是否相等。若所述第一取样值与所述第二取样值不相等，所述眼宽检测状态机判定所述第一取样值与所述第二取样值不符合所述第一条件。若所述第一取样值与所述第二取样值相等，所述眼宽检测状态机判定所述第一取样值与所述第二取样值符合所述第一条件。

在本发明的一范例实施例中，所述眼宽检测电路还包括异或电路与第二闩锁电路。所述异或电路电性连接至所述眼宽检测状态机。所述异或电路用以根据所述第一取样值与所述第二取样值执行异或操作。所述第二闩锁电路电性连接于所述异或电路与所述眼宽检测状态机之间。所述第二闩锁电路用以接收所述异或电路的输出并且输出第二比较信号。所述眼宽检测状态机是根据所述第二比较信号来判断所述第一取样值与所述第二取样值是否相等。

在本发明的一范例实施例中，所述眼宽检测电路包括第一取样电路与第二取样电路。所述第一取样电路用以利用所述第一时脉信号来取样所述数据信号以输出所述第一取样值。所述第二取样电路电性连接至所述相位内插器。所述第二取样电路用以利用所述第二时脉信号来取样所述数据信号以输出所述第二取样值。

在本发明的一范例实施例中，所述第一时脉信号为时脉与数据恢复电路对应于所述数据信号而产生的输出时脉。

在本发明的一范例实施例中，所述第二控制信号是用以减少第一时间点与第二时间点之间的时间差，其中所述第一时间点是对应于所述第一取样值的取样时间，其中所述第二时间点是对应于所述第二取样值的取样时间。

本发明的另一范例实施例提供一种存储器存储装置，其包括连接接口单元、可复写式非易失性存储器模块及存储器控制电路单元。所述连接接口单元用以电性连接至主机系统。所述存储器控制电路单元电性连接至所述连接接口单元与所述可复写式非易失性存储器模块。所述连接接口单元包括眼宽检测器。所述眼宽检测器包括相位内插器、校准电路、眼宽检测电路及多工器。所述相位内插器用以接收第一时脉信号与相位控制信号并且输出第二时脉信号。所述校准电路电性连接至所述相位内插器。所述校准电路用以接收所述第一时脉信号与所述第二时脉信号并且输出第一控制信号。所述眼宽检测电路电性连接至所述相位内插器与所述校准电路。所述眼宽检测电路用以接收数据信号、所述第一时脉信号及所述第二时脉信号并且产生第一取样值与第二取样值。若所述第一取样值与所述第二取样值不符合第一条件，所述眼宽检测电路还用以输出第二控制信号。若所述第一取样值与所述第二取样值符合所述第一条件，所述眼宽检测电路还用以输出所述数据信号的眼宽信息。所述多工器电性连接至所述相位内插器、所述校准电路及所述眼宽检测电路。所述多工器用以接收所述第一控制信号与所述第二控制信号并且受控于选择信号而输出所述相位控制信号。

在本发明的一范例实施例中，所述校准电路包括校准状态机，其电性连接至所述多工器。所述校准状态机用以判断所述第一时脉信号的时脉频率与所述第二时脉信号的时脉频率是否一致并且若所述第一时脉信号的所述时脉频率与所述第二时脉信号的所述时脉频率不一致，输出所述第一控制信号。

在本发明的一范例实施例中，所述校准电路包括正反器电路与第一闩锁电路。所述正反器电路电性连接至所述相位内插器。所述正反器电路用以根据所述第一时脉信号与所述第二时脉信号执行取样操作。所述第一闩锁电路电性连接于所述正反器电路与所述校准状态机之间。所述第一闩锁电路用以接收所述正反器电路的输出并且输出第一比较信号。所述校准状态机是根据所述第一比较信号来判断所述第一时脉信号的所述时脉频率与所述第二时脉信号的所述时脉频率是否一致。

在本发明的一范例实施例中，若所述第一时脉信号的所述时脉频率与所述第二时脉信号的所述时脉频率一致，所述校准状态机还用以输出对应于所述第二时脉信号的第一相位参考值。

在本发明的一范例实施例中，所述眼宽检测电路包括眼宽检测状态机，其电性连接至所述校准电路。所述眼宽检测状态机用以从所述校准电路接收第一相位参考值并且输出对应于所述第一相位参考值的第三控制信号。所述第三控制信号用以将所述第二时脉信号延迟或提前1/4个时脉周期。所述多工器还用以接收所述第三控制信号。

在本发明的一范例实施例中，对应于所述第三控制信号被输出，所述眼宽检测状态机还用以开始判断所述第一取样值与所述第二取样值是否符合所述第一条件。

在本发明的一范例实施例中，若所述第一取样值与所述第二取样值符合所述第一条件，所述眼宽检测状态机还用以获得所述第二时脉信号的第二相位参考值。所述眼宽检测电路还用以根据所述第一相位参考值与所述第二相位参考值输出所述数据信号的所述眼宽信息。

在本发明的一范例实施例中，所述眼宽检测状态机判断所述第一取样值与所述第二取样值是否相等。若所述第一取样值与所述第二取样值不相等，所述眼宽检测状态机判定所述第一取样值与所述第二取样值不符合所述第一条件。若所述第一取样值与所述第二取样值相等，所述眼宽检测状态机判定所述第一取样值与所述第二取样值符合所述第一条件。

在本发明的一范例实施例中，所述眼宽检测电路还包括异或电路与第二闩锁电路。所述异或电路电性连接至所述眼宽检测状态机。所述异或电路用以根据所述第一取样值与所述第二取样值执行异或操作。所述第二闩锁电路电性连接于所述异或电路与所述眼宽检测状态机之间。所述第二闩锁电路用以接收所述异或电路的输出并且输出第二比较信号。所述眼宽检测状态机是根据所述第二比较信号来判断所述第一取样值与所述第二取样值是否相等。

在本发明的一范例实施例中，所述眼宽检测电路包括第一取样电路与第二取样电路。所述第一取样电路用以利用所述第一时脉信号来取样所述数据信号以输出所述第一取样值。所述第二取样电路电性连接至所述相位内插器。所述第二取样电路用以利用所述第二时脉信号来取样所述数据信号以输出所述第二取样值。

在本发明的一范例实施例中，所述连接接口单元还包括时脉与数据恢复电路，其电性连接至所述眼宽检测器。所述时脉与数据恢复电路用以接收所述数据信号并且对应于所述数据信号而产生输出时脉。所述输出时脉为所述第一时脉信号。

在本发明的一范例实施例中，所述连接接口单元还包括算法电路与均衡器模块。所述算法电路电性连接至所述眼宽检测器。所述算法电路用以接收所述数据信号的所述眼宽信息并且输出参数。所述均衡器模块电性连接至所述眼宽检测器与所述算法电路。所述均衡器模块用以接收输入信号与所述参数并且根据所述参数对所述输入信号进行调变以输出所述数据信号。

本发明的另一范例实施例提供一种数据信号的眼宽检测方法，其包括：接收第一时脉信号与相位控制信号并且输出第二时脉信号；接收所述第一时脉信号与所述第二时脉信号并且输出第一控制信号；接收数据信号、所述第一时脉信号及所述第二时脉信号并且产生第一取样值与第二取样值；若所述第一取样值与所述第二取样值不符合所述第一条件，输出第二控制信号；若所述第一取样值与所述第二取样值符合所述第一条件，输出所述数据信号的眼宽信息；以及接收所述第一控制信号与所述第二控制信号并且受控于选择信号而输出所述相位控制信号。

在本发明的一范例实施例中，所述数据信号的眼宽检测方法还包括：判断所述第一时脉信号的时脉频率与所述第二时脉信号的时脉频率是否一致，其中输出所述第一控制信号的步骤是当判定所述第一时脉信号的所述时脉频率与所述第二时脉信号的所述时脉频率不一致时执行。

在本发明的一范例实施例中，判断所述第一时脉信号的所述时脉频率与所述第二时脉信号的所述时脉频率是否一致的步骤包括：根据所述第一时脉信号与所述第二时脉信号执行取样操作；接收所述取样操作的输出并且输出第一比较信号；以及根据所述第一比较信号来判断所述第一时脉信号的所述时脉频率与所述第二时脉信号的所述时脉频率是否一致。

在本发明的一范例实施例中，所述数据信号的眼宽检测方法还包括：若所述第一时脉信号的所述时脉频率与所述第二时脉信号的所述时脉频率一致，输出对应于所述第二时脉信号的第一相位参考值。

在本发明的一范例实施例中，所述数据信号的眼宽检测方法还包括：接收第一相位参考值并且输出对应于所述第一相位参考值的第三控制信号，其中所述第三控制信号用以将所述第二时脉信号延迟或提前1/4个时脉周期，其中接收所述第一控制信号与所述第二控制信号的步骤还包括：接收所述第三控制信号。

在本发明的一范例实施例中，所述数据信号的眼宽检测方法还包括：对应于所述第三控制信号被输出，开始判断所述第一取样值与所述第二取样值是否符合所述第一条件。

在本发明的一范例实施例中，所述数据信号的眼宽检测方法还包括：若所述第一取样值与所述第二取样值符合所述第一条件，获得所述第二时脉信号的第二相位参考值，其中输出所述数据信号的所述眼宽信息的步骤包括：根据所述第一相位参考值与所述第二相位参考值输出所述数据信号的所述眼宽信息。

在本发明的一范例实施例中，判断所述第一取样值与所述第二取样值是否符合所述第一条件的步骤包括：判断所述第一取样值与所述第二取样值是否相等；若所述第一取样值与所述第二取样值不相等，判定所述第一取样值与所述第二取样值不符合所述第一条件；以及若所述第一取样值与所述第二取样值相等，判定所述第一取样值与所述第二取样值符合所述第一条件。

在本发明的一范例实施例中，判断所述第一取样值与所述第二取样值是否相等的步骤包括：根据所述第一取样值与所述第二取样值执行异或操作；接收所述异或操作的输出并且输出第二比较信号；以及根据所述第二比较信号来判断所述第一取样值与所述第二取样值是否相等。

在本发明的一范例实施例中，所述数据信号的眼宽检测方法还包括：利用所述第一时脉信号来取样所述数据信号以输出所述第一取样值；以及利用所述第二时脉信号来取样所述数据信号以输出所述第二取样值。

在本发明的一范例实施例中，所述第一时脉信号为时脉与数据恢复电路对应于所述数据信号而产生的输出时脉。

基于上述，相位内插器会接收第一时脉信号与相位控制信号并且输出第二时脉信号。校准电路会接收所述第一时脉信号与所述第二时脉信号并且输出第一控制信号。眼宽检测电路会接收数据信号、所述第一时脉信号及所述第二时脉信号并产生第一取样值与第二取样值。若第一取样值与第二取样值符合第一条件，眼宽检测电路会输出所述数据信号的眼宽信息。若第一取样值与第二取样值不符合第一条件，眼宽检测电路会输出第二控制信号。另外，多工器会接收第一控制信号与第二控制信号并且受控于选择信号而输出所述相位控制信号。藉此，可提升眼宽检测的效率。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1是本发明的一范例实施例所示出的眼宽检测器的示意图；

图2是本发明的一范例实施例所示出的数据信号的眼宽的示意图；

图3是本发明的一范例实施例所示出的调整时脉信号的时脉频率的示意图；

图4是本发明的一范例实施例所示出的数据信号与时脉信号的示意图；

图5是本发明的另一范例实施例所示出的眼宽检测器的示意图；

图6是本发明的一范例实施例所示出的眼宽检测方法的流程图；

图7是本发明的另一范例实施例所示出的眼宽检测方法的流程图；

图8是本发明的一范例实施例所示出的主机系统与存储器存储装置的示意图；

图9是本发明的一范例实施例所示出的电脑、输入/输出装置与存储器存储装置的示意图；

图10是本发明的一范例实施例所示出的主机系统与存储器存储装置的示意图；

图11是示出图8所示的存储器存储装置的概要方块图；

图12是本发明的一范例实施例所示出的连接接口单元的概要方块图。

附图标记说明：

10、50：眼宽检测器；

101、501：相位内插器；

102、502：校准电路；

103、503：眼宽检测电路；

104、504：多工器；

CLK_CDR、CLK_PI、CLK_PI_LOCK、CLK_PI_R、CLK_PI_L、CLK_PI_R’、CLK_PI_L’：时脉信号；

CS_1、CS_2、CS_3：控制信号；

DATA：数据信号；

EW：眼宽信息；

SEL：选择信号；

CS_PI：相位控制信号；

11、51：时脉与数据恢复电路；

PI_CAL：相位参考值；

EW_D：眼宽；

1021、5023：校准状态机；

301、302、401、402、403：上升缘；303、410、420：箭头；

1031、5031：眼宽检测状态机；

EW_R：右半眼宽；

EW_L：左半眼宽；

5021：正反器电路；

5022、5035：闩锁电路；

C_1、C_2：比较信号；

5032、5033：取样电路；

5034：异或电路；

Reset_1、Reset_2：重置信号；

S601～S606、S701～S710：步骤；

80：存储器存储装置；

81：主机系统；

82：电脑；

822：微处理器；

824：随机存取存储器(RAM)；

826：系统总线；

828：数据传输接口；

83：输入/输出(I/O)装置；

91：鼠标；

92：键盘；

93：显示器；

94：打印机；

95：随身碟；

96：记忆卡；

97：固态硬盘

1001：数码相机；

1002：SD卡；

1003：MMC卡；

1004：记忆棒；

1005：CF卡；

1006：嵌入式存储装置；

802：连接接口单元；

804：存储器控制电路单元；

806：可复写式非易失性存储器模块；

1210：眼宽检测器；

1211：时脉与数据恢复电路；

1230：均衡器模块；

1240：算法电路；

DATA_IN：输入信号；

PARA：参数。

具体实施方式

以下提出多个实施例来说明本发明，然而本发明不仅限于所例示的多个实施例。又实施例之间也允许有适当的结合。在本案说明书全文(包括申请专利范围)中所使用的“电性连接”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置电性连接于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。此外，“信号”一词可指至少一电流、电压、电荷、温度、数据、或任何其他一或多个信号。

图1是本发明的一范例实施例所示出的眼宽(eye width)检测器的示意图。

请参照图1，眼宽检测器10包括相位内插器(phase interpolator)101、校准电路102、眼宽检测电路103及多工器104。

相位内插器101用以接收时脉信号CLK_CDR与相位控制信号CS_PI并且输出时脉信号CLK_PI。

校准电路102电性连接至相位内插器101。校准电路102用以接收时脉信号CLK_CDR与时脉信号CLK_PI并且输出控制信号CS_1。控制信号CS_1用以使时脉信号CLK_PI的时脉频率与时脉信号CLK_CDR的时脉频率趋于一致。

眼宽检测电路103电性连接至相位内插器101与校准电路102。眼宽检测电路103用以接收数据信号DATA、时脉信号CLK_CDR及时脉信号CLK_PI并且产生一取样信号对。此取样信号对包括第一取样值与第二取样值。眼宽检测电路103会判断所产生的第一取样值与所产生的第二取样值(即，所产生的取样信号对)是否符合某一条件(以下也称为第一条件)。若第一取样值与第二取样值不符合第一条件，眼宽检测电路103会输出控制信号CS_2。若第一取样值与第二取样值符合第一条件，眼宽检测电路103会输出数据信号DATA的眼宽信息EW。

多工器104电性连接至相位内插器101、校准电路102及眼宽检测电路103。多工器104用以接收控制信号CS_1与控制信号CS_2的至少其中之一并且受控于选择信号SEL而输出相位控制信号CS_PI。例如，多工器104是受控于选择信号SEL而使控制信号CS_1或控制信号CS_2通过，从而产生相位控制信号CS_PI。

在本范例实施例中，眼宽检测器10是与时脉与数据恢复电路11搭配使用，故时脉信号CLK_CDR为时脉与数据恢复电路11对应于数据信号DATA而产生的输出时脉。例如，时脉与数据恢复电路11会接收数据信号DATA并且根据数据信号DATA执行一锁相(phase lock)操作以输出时脉信号CLK_CDR。

在本范例实施例中，数据信号DATA是通过一均衡器(未示出)处理过的数据信号。例如，数据信号DATA具有多个脉冲以传递一连串的比特数据。例如，每一个比特数据是指一个比特“0”或“1”。然而，在一范例实施例中，数据信号DATA也可以是在任意的电子装置内部传递的信号或者来自某一主机系统的数据信号。此外，在另一范例实施例中，眼宽检测器10也可以不与时脉与数据恢复电路11搭配使用。例如，时脉信号CLK_CDR也可以是任意的电子装置内部的系统时脉(或，参考时脉)或者数据信号DATA的数据时脉等。

在本范例实施例中，数据信号DATA的脉波可以视为是包括多个眼。数据信号DATA的眼宽信息EW可用以表示数据信号DATA的脉波中的一或多个眼的宽度(即，数据信号DATA的眼宽)。一般来说，若数据信号DATA的眼宽越宽，表示此数据信号DATA的信号品质越好(例如，对于数据信号DATA的取样将较为容易且精准)；反之，若数据信号DATA的眼宽越窄，表示此数据信号DATA的信号品质越差(例如，对于数据信号DATA的取样较难且容易产生误差)。

图2是本发明的一范例实施例所示出的数据信号的眼宽的示意图。

请参照图2，对应于当前接收到的数据信号DATA中的一个眼，眼宽信息EW可用以表示这个眼的眼宽EW_D。根据量测出来的眼宽EW_D，其他与眼宽检测器10搭配使用的电路(例如，均衡器或取样电路等)可得知数据信号DATA的信号品质。例如，根据眼宽EW_D，其他与眼宽检测器10搭配使用的电路可以判断目前数据信号DATA的是否有利于取样。若不利于取样(例如，眼宽EW_D小于一预设值)，则可通过调整均衡器所使用的参数以尝试加大数据信号DATA的眼宽EW_D，直到量测出来的眼宽EW_D符合一筛选条件为止。此外，所量测出来的眼宽信息EW也可以供其他类型的电路来使用，从而执行例如信号品质分析等操作。

以下根据一范例实施例来更具体的描述图1的眼宽检测器10。请参照回图1，多工器104预设是根据选择信号SEL来接收控制信号CS_1并输出相对应的相位控制信号CS_PI。根据时脉信号CLK_CDR与相位控制信号CS_PI，相位内插器101会执行一相位内插操作以产生时脉信号CLK_PI。

具体而言，反应于所接收到的时脉信号CLK_CDR，相位控制信号CS_PI会输出时脉信号CLK_PI。但是，时脉信号CLK_PI的时脉频率则是受控于相位控制信号CS_PI。例如，控制信号CS_PI会包含一相位级数的信息。此相位级数会包含于相位内插器101可以使用的总相位级数中。例如，若相位内插器101可以使用的相位级数共有129级(例如，-64～64)，则相位控制信号CS_PI可指示相位内插器101使用其中的任一级来输出时脉信号CLK_PI。每一级的相位级数会对应至一个延迟量。例如，使用32级的相位级数来产生的时脉信号CLK_PI会落后于使用0级的相位级数来产生的时脉信号CLK_PI约1/4个时脉周期；使用64级的相位级数来产生的时脉信号CLK_PI会落后于使用0级的相位级数来产生的时脉信号CLK_PI约1/2个时脉周期；使用-32级的相位级数来产生的时脉信号CLK_PI会领先于使用0级的相位级数来产生的时脉信号CLK_PI约1/4个时脉周期；使用-64级的相位级数来产生的时脉信号CLK_PI会领先于使用0级的相位级数来产生的时脉信号CLK_PI约1/2个时脉周期。此外，本发明并不限制总相位级数是多少。

校准电路102包括校准状态机1021。在接收到时脉信号CLK_CDR与时脉信号CLK_PI之后，校准状态机1021会判断时脉信号CLK_CDR的时脉频率是否与时脉信号CLK_PI的时脉频率一致。例如，校准状态机1021可判断时脉信号CLK_CDR的某一上升缘是否与时脉信号CLK_PI的某一上升缘对齐；若这两个上升缘没有对齐，表示时脉信号CLK_CDR的时脉频率与时脉信号CLK_PI的时脉频率不一致，故校准状态机1021会输出控制信号CS_1，以尝试将时脉信号CLK_CDR的时脉频率与时脉信号CLK_PI的时脉频率调整为一致。例如，若时脉信号CLK_PI落后于时脉信号CLK_CDR，则控制信号CS_1可能是用于减少时脉信号CLK_PI的延迟量；若时脉信号CLK_PI领先时脉信号CLK_CDR，则控制信号CS_1可能是用于增加时脉信号CLK_PI的延迟量。根据对应于控制信号CS_1的相位控制信号CS_PI，相位内插器101输出的时脉信号CLK_PI的时脉频率会逐渐地与时脉信号CLK_CDR的时脉频率趋于一致。

图3是本发明的一范例实施例所示出的调整时脉信号的时脉频率的示意图。

请参照图3，假设在一开始接收到时脉信号CLK_CDR时，相位内插器101是使用0级的相位级数来产生时脉信号CLK_PI并且此时，时脉信号CLK_PI的上升缘302与时脉信号CLK_CDR的上升缘301没有对齐。通过持续输出控制信号CS_1来调整时脉信号CLK_PI的延迟量，时脉信号CLK_PI的上升缘302会沿着箭头303指示的方向逐渐地与时脉信号CLK_CDR的上升缘301对齐，使得时脉信号CLK_CDR的时脉频率与时脉信号CLK_PI的时脉频率达到(或者，接近)一致。

若时脉信号CLK_CDR的时脉频率与时脉信号CLK_PI的时脉频率达到(或者，接近)一致，校准状态机1021可停止输出控制信号CS_1。以下也将时脉频率与时脉信号CLK_CDR的时脉频率一致的时脉信号CLK_PI称为时脉信号CLK_PI_LOCK。例如，在图3中，若时脉信号CLK_PI的上升缘302与时脉信号CLK_CDR的上升缘301已经对齐，则可将这个时候的时脉信号CLK_PI称为时脉信号CLK_PI_LOCK。

请参照回图1，若获得时脉信号CLK_PI_LOCK，校准状态机1021还会输出对应于时脉信号CLK_PI_LOCK的一个相位参考值PI_CAL(以下也称为第一相位参考值)。此第一相位参考值对应于用来产生时脉信号CLK_PI_LOCK的相位级数。例如，此第一相位参考值可以是用来产生时脉信号CLK_PI_LOCK的一个相位级数本身或者对应于此相位级数的一个参考值。或者，在一范例实施例中，第一相位参考值也可以称为是一个相位校准值。

眼宽检测电路103包括眼宽检测状态机1031。眼宽检测状态机1031电性连接至校准电路102。眼宽检测状态机1031会接收第一相位参考值。根据第一相位参考值，眼宽检测状态机1031可以得知相位内插器101是使用多少的相位级数来产生时脉信号CLK_PI_LOCK。

在本范例实施例中，第一相位参考值是对应于眼宽检测状态机1031的一个触发信号。例如，在接收到第一相位参考值之前，眼宽检测状态机1031(或，眼宽检测电路103)可能是处于一闲置状态或一未启动状态。若接收到第一相位参考值，眼宽检测状态机1031(或，眼宽检测电路103)会被启动并且随即输出对应于第一相位参考值的控制信号CS_3。同时，多工器104会受控于选择信号SEL而接收控制信号CS_3并且输出相对应的相位控制信号CS_PI。然而，在另一范例实施例中，若未接收到第一相位参考值，眼宽检测状态机1031(或，眼宽检测电路103)也可以是处于等待第一相位参考值的任意工作状态。

在本范例实施例中，控制信号CS_3是用以将时脉信号CLK_PI_LOCK延迟或提前1/4个时脉周期。例如，假设原先相位内插器101是使用某一相位级数来输出时脉信号CLK_PI_LOCK；在接收到对应于控制信号CS_3的控制信号CS_PI之后，相位内插器101会改为使用另一相位级数来将时脉信号CLK_PI_LOCK延迟或提前1/4个时脉周期。例如，假设相位内插器101可以使用的相位级数共N级，则控制信号CS_3所指示使用的相位级数可能会比原先用来产生时脉信号CLK_PI_LOCK的相位级数多(或少)N/4或(N/4)-1级。

图4是本发明的一范例实施例所示出的数据信号与时脉信号的示意图。

请参照图4，假设时脉信号CLK_CDR的上升缘401已经被锁定在数据信号DATA的一个眼的中心(例如，适于对数据信号DATA进行取样)且时脉信号CLK_PI已经与时脉信号CLK_CDR对齐(即，获得时脉信号CLK_PI_LOCK)，则此时眼宽检测状态机1031会记录对应于时脉信号CLK_PI_LOCK的第一相位参考值并且据以输出控制信号CS_3。若控制信号CS_3是指示将时脉信号CLK_PI_LOCK加快1/4个时脉周期，则相位内插器101对应于控制信号CS_3所产生的时脉信号CLK_PI在图4中是以时脉信号CLK_PI_R来表示；若控制信号CS_3是指示将时脉信号CLK_PI_LOCK延迟1/4个时脉周期，则相位内插器101对应于控制信号CS_3所产生的时脉信号CLK_PI在图4中是以时脉信号CLK_PI_L来表示。

在图4中，假设时脉信号CLK_CDR(或，时脉信号CLK_PI_LOCK)的一个脉波的宽度为D，则时脉信号CLK_PI_R的上升缘402与时脉信号CLK_PI的上升缘401之间的初始差距约为0.5D，并且时脉信号CLK_PI_L的上升缘403与时脉信号CLK_PI的上升缘401之间的初始差距也约为0.5D。

在本范例实施例中，时脉信号CLK_PI_R是用以量测右半眼宽EW_R，并且时脉信号CLK_PI_L是用以量测左半眼宽EW_L。在本范例实施例中，是假设要先量测右半眼宽EW_R，故控制信号CS_3是用以产生时脉信号CLK_PI_R。然而，在另一范例实施例中，若欲先量测左半眼宽EW_L，则控制信号CS_3会是用以产生时脉信号CLK_PI_L。

对应于控制信号CS_3被输出，眼宽检测状态机1031会产生相对应的取样信号对并且开始判断此取样信号对中的第一取样值与一个第二取样值是否符合第一条件。其中，第一取样值是利用时脉信号CLK_CDR对数据信号DATA进行取样而获得，并且第二取样值是利用时脉信号CLK_PI_R对数据信号DATA进行取样而获得。若第一取样值与第二取样值不符合第一条件，眼宽检测状态机1031会输出控制信号CS_2。

例如，在本范例实施例中，假设第一取样值是以时脉信号CLK_CDR的上升缘401对数据信号DATA取样而得，并且第二取样值是以时脉信号CLK_PI_R的上升缘402对数据信号DATA取样而得，则控制信号CS_2是用以指示减少对于时脉信号CLK_PI_R的延迟量。或者，在另一范例实施例中，假设第一取样值是以时脉信号CLK_CDR的上升缘401对数据信号DATA取样而得，并且第二取样值是以时脉信号CLK_PI_L的上升缘403对数据信号DATA取样而得，则控制信号CS_2是用以指示增加对于时脉信号CLK_PI_R的延迟量。本发明并不限定每一次发出的控制信号CS_2是用以增加或减少多少的延迟量。

在一范例实施例中，若将对应于第一取样值的取样时间称为第一时间点并且将对应于第二取样值的取样时间称为第二时间点，则控制信号CS_2是用以减少第一时间点与第二时间点之间的时间差。以图4为例，第一时间点可以是以时脉信号CLK_CDR的上升缘401对数据信号DATA取样的时间点；第二时间点可以是以时脉信号CLK_PI_R的上升缘402或时脉信号CLK_PI_L的上升缘403对数据信号DATA取样的时间点；控制信号CS_2是用以使第一时间点与第二时间点更加接近。

眼宽检测状态机1031会持续判断重复获得的第一取样值与第二取样值是否符合第一条件并且若判定第一取样值与第二取样值不符合第一条件，输出控制信号CS_2。受控于选择信号SEL，多工器104也会接收控制信号CS_2并且输出相对应的相位控制信号CS_PI。例如，在本范例实施例中，根据接收到的相位控制信号CS_PI，相位内插器101所输出的时脉信号CLK_PI_R的上升源402会沿着箭头410所指示的方向移动(即，左移)。或者，在另一范例实施例中，根据接收到的相位控制信号CS_PI，相位内插器101所输出的时脉信号CLK_PI_L的上升源403会沿着箭头420所指示的方向移动(即，右移)。

若眼宽检测状态机1031判定所获得的第一取样值与第二取样值符合第一条件，眼宽检测状态机1031可停止输出控制信号CS_2。同时，眼宽检测状态机1031会获得对应于当前的时脉信号CLK_PI_R的一个相位参考值(以下也称为第二相位参考值)。

例如，在本范例实施例中，在将时脉信号CLK_PI_R移动至时脉信号CLK_PI_R’的位置之后，利用时脉信号CLK_CDR的上升缘401对数据信号DATA取样而获得的第一取样值与利用时脉信号CLK_PI_R’的上升缘402对数据信号DATA取样而获得的第二取样值会符合第一条件。此时，眼宽检测状态机1031会获得并且记录对应于时脉信号CLK_PI_R’的第二相位参考值。此第二相位参考值是对应于用来产生时脉信号CLK_PI_R’的相位级数。例如，此第二相位参考值可以是用来产生时脉信号CLK_PI_R’的一个相位级数本身或者对应于此相位级数的一个参考值。或者，在图4的另一范例实施例中，在将时脉信号CLK_PI_L移动至时脉信号CLK_PI_L’的位置之后，利用时脉信号CLK_CDR的上升缘401对数据信号DATA取样而获得的第一取样值与利用时脉信号CLK_PI_L’的上升缘403对数据信号DATA取样而获得的第二取样值也会符合第一条件。此时，眼宽检测状态机1031所记录的第二相位参考值是对应于时脉信号CLK_PI_L’。

在本范例实施例中，根据第一相位参考值与第二相位参考值，眼宽检测状态机1031可以直接将第一相位参考值与第二相位参考值之间的差值设定为右半眼宽EW_R。或者，眼宽检测状态机1031也可以将第一相位参考值与第二相位参考值之间的差值乘上一个权重来获得右半眼宽EW_R。例如，此权重可以是将第一参数除以第二参数而获得。例如，第一参数为上述一个脉波的宽度D，并且第二参数为相位内插器101可以使用的所有相位级数的总数。在获得右半眼宽EW_R之后，眼宽检测状态机1031可直接将右半眼宽EW_R乘以2来获得眼宽EW_D。

或者，根据图4的另一范例实施例，在获得右半眼宽EW_R之后，也可以通过产生时脉信号CLK_PI_L并且将时脉信号CLK_PI_L的上升缘403沿着箭头420指示的方向逐渐移动至左半眼宽EW_L的范围之内来找到左半眼宽EW_L，从而获得眼宽EW_D(即，EW_D＝EW_R+EW_L)。通过产生并调整时脉信号CLK_PI_L为时脉信号CLK_PI_L’来找到左半眼宽EW_L的操作类似于上述通过产生并调整时脉信号CLK_PI_R为时脉信号CLK_PI_R’来找到右半眼宽EW_R的操作，在此便不赘述。

此外，在另一范例实施例中，也可以先找到左半眼宽EW_L，尔后再将左半眼宽EW_L乘以2来获得眼宽EW_D。或者，在另一范例实施例中，也可以先找到左半眼宽EW_L，尔后再找到右半眼宽EW_R，从而获得眼宽EW_D。在获得眼宽EW_D之后，眼宽检测状态机1031可以输出数据信号DATA的眼宽信息EW。

在一范例实施例中，眼宽检测状态机1031还可以执行眼高检测以获得数据信号DATA的眼高。以图2为例，数据信号DATA中一个眼的横向(或水平)宽度(例如，EW_D)可称为眼宽，而数据信号DATA中一个眼的眼高则是指一个眼的纵向(或垂直)宽度。例如，眼宽检测状态机1031可包括一眼高检测电路(未示出)以同步检测数据信号DATA的眼高并可输出数据信号DATA的眼高信息。然而，在另一范例实施例中，眼宽检测器10或眼宽检测器10所属的电子装置不会检测数据信号DATA的眼高，以加快对于数据信号DATA的输出并且提高对于数据信号DATA的处理效率。

图5是本发明的另一范例实施例所示出的眼宽检测器的示意图。

请参照图5，眼宽检测器50例如是与时脉与数据恢复电路51搭配使用。时脉与数据恢复电路51相同或相似于图1的时脉与数据恢复电路11。时脉与数据恢复电路51会接收数据信号DATA并且输出时脉信号CLK_CDR。

眼宽检测器50包括相位内插器501、校准电路502、眼宽检测电路503及多工器504。其中，相位内插器501与多工器504分别相同或相似于图1的相位内插器101与多工器104。

校准电路502包括正反器(flip-flop)电路5021、闩锁(latch)电路5022及校准状态机5023。

正反器电路5021电性连接至相位内插器501。正反器电路5021用以根据时脉信号CLK_CDR与时脉信号CLK_PI执行取样操作。例如，若时脉信号CLK_CDR与时脉信号CLK_PI的其中之一为逻辑高且时脉信号CLK_CDR与时脉信号CLK_PI的其中之另一为逻辑低，正反器电路5021会输出第一值(例如，0)。若时脉信号CLK_CDR与时脉信号CLK_PI都为逻辑高或者时脉信号CLK_CDR与时脉信号CLK_PI都为逻辑低时，正反器电路5021会输出第二值(例如，1)。第一值与第二值不同。

闩锁电路5022电性连接于正反器电路5021与校准状态机5023之间。闩锁电路5022用以接收正反器电路5021的输出并且据以输出比较信号C_1。

校准状态机5023根据比较信号C_1判断时脉信号CLK_CDR的时脉频率与时脉信号CLK_PI的时脉频率是否一致。例如，若比较信号C_1为第一值(例如，0)，校准状态机5023会判定时脉信号CLK_CDR的时脉频率与时脉信号CLK_PI的时脉频率不一致。若判定时脉信号CLK_CDR的时脉频率与时脉信号CLK_PI的时脉频率不一致，校准状态机5023会输出控制信号CS_1至多工器504并且利用重置信号Reset_1来重置闩锁电路5022。例如，若比较信号C_1为第二值(例如，1)，校准状态机5023会判定时脉信号CLK_CDR的时脉频率与时脉信号CLK_PI的时脉频率一致。若判定时脉信号CLK_CDR的时脉频率与时脉信号CLK_PI的时脉频率一致，校准状态机5023会输出对应于当前的时脉信号CLK_PI的第一相位参考值至眼宽检测电路503。同时，校准状态机5023可停止输出控制信号CS_1。此外，校准状态机5023相同或相似于图1的校准状态机1021，故相同或相似的部分在此便不赘述。

眼宽检测电路503包括眼宽检测状态机5031、取样电路5032、取样电路5033、异或(Exclusive-OR,简称：XOR)电路5034及闩锁电路5035。

眼宽检测状态机5031用以接收第一相位参考值并且反应于第一相位参考值而被启动。例如，眼宽检测状态机5031会根据第一相位参考值而输出对应于第一相位参考值的控制信号CS_3。

取样电路5032电性连接至时脉与数据恢复电路51。取样电路5032用以接收数据信号DATA与时脉信号CLK_CDR并利用时脉信号CLK_CDR来对数据信号DATA进行取样以输出取样值S_1(即，上述第一取样值)。

取样电路5033电性连接至相位内插器501。取样电路5033用以接收数据信号DATA与时脉信号CLK_PI并且利用时脉信号CLK_PI来对数据信号DATA进行取样以输出取样值S_2(即，上述第二取样值)。

在本范例实施例中，取样电路5032与取样电路5033也可以分别实施为至少一个感测放大(sense amplify)电路，并且取样电路5032与取样电路5033也可以是分别利用所接收到的时脉信号CLK_CDR与所接收到的时脉信号CLK_PI来对数据信号DATA进行感测放大。

异或电路5034电性连接至取样电路5032与取样电路5033。异或电路5034用以根据取样值S_1与取样值S_2执行异或操作。例如，若取样值S_1与取样值S_2不相等，则异或电路5034会输出第三值(例如，1)；若取样值S_1与取样值S_2相等，则异或电路5034会输出第四值(例如，0)。

闩锁电路5035电性连接于异或电路5034与眼宽检测状态机5031之间。闩锁电路5035用以接收异或电路5034的输出并且输出相对应的比较信号C_2。

眼宽检测状态机5031会接收比较信号C_2并且根据比较信号C_2判断取样值S_1与取样值S_2是否相等。例如，若取样比较信号SC为第三值(例如，1)，眼宽检测状态机5031会判断取样值S_1与取样值S_2不相等；若取样比较信号SC为第四值(例如，0)，眼宽检测状态机5031会判断取样值S_1与取样值S_2相等。

若眼宽检测状态机5031判定取样值S_1与取样值S_2不相等，眼宽检测状态机5031会输出控制信号CS_2并且利用重置信号Reset_2来重置闩锁电路5035。若眼宽检测状态机5031判定取样值S_1与取样值S_2相等，眼宽检测状态机5031会根据第一相位参考值与对应于当前的时脉信号CLK_PI的第二相位参考值来输出数据信号DATA的眼宽信息EW。然而，眼宽检测状态机5031相同或相似于图1的眼宽检测状态机1031，故相同或相似的部分在此便不赘述。

值得一提的是，图1与图5都只是示出眼宽检测器的概略电路配置与元件电性连接关系，而不代表眼宽检测器的概略电路配置与元件电性连接关系必须如图1与图5中的任一个来进行配置。例如，在图1与图5的任一范例实施例中，更多的电路元件都可以被加入至对应的眼宽检测器中，以达到更好的技术效果或产生额外的功能。或者，在图1与图5的任一范例实施例中，电路元件彼此的电性连接关系也可以被改变。

图6是本发明的一范例实施例所示出的眼宽检测方法的流程图。以下将以图1的眼宽检测器10来搭配图6的流程图进行说明。然而，图6的流程图也可以搭配其他的眼宽检测器来使用。

请同时参照图1与图6，在步骤S601中，相位内插器101接收时脉信号CLK_CDR(也称为第一时脉信号)与相位控制信号CS_PI(也称为相位控制信号)并且输出时脉信号CLK_PI(也称为第二时脉信号)。在步骤S602中，校准电路102接收时脉信号CLK_CDR与时脉信号CLK_PI并且输出控制信号CS_1(也称为第一控制信号)。在步骤S603中，眼宽检测电路103接收数据信号DATA、时脉信号CLK_CDR及时脉信号CLK_PI并且产生第一取样值与第二取样值。在步骤S604中，眼宽检测电路103判断所述第一取样值与所述第二取样值是否符合第一条件。若所述第一取样值与所述第二取样值不符合所述第一条件，在步骤S605中，眼宽检测电路103输出控制信号CS_2(也称为第二控制信号)。若所述第一取样值与所述第二取样值符合所述第一条件，在步骤S606中，眼宽检测电路103输出数据信号DATA的眼宽信息EW。其中，控制信号CS_PI可以是多工器104对应于控制信号CS_1或控制信号CS_2而输出。

图7是本发明的另一范例实施例所示出的眼宽检测方法的流程图。以下同样以图1的眼宽检测器10来搭配图7的流程图进行说明。然而，图7的流程图也可以搭配其他的眼宽检测器来使用。

请参照图7，在步骤S701中，相位内插器101接收时脉信号CLK_CDR与控制信号CS_PI并且输出时脉信号CLK_PI。在步骤S702中，校准电路102接收时脉信号CLK_CDR与时脉信号CLK_PI。在步骤S703中，校准电路102判断时脉信号CLK_CDR的时脉频率与时脉信号CLK_PI的时脉频率是否一致。若时脉信号CLK_CDR的时脉频率与时脉信号CLK_PI的时脉频率不一致，在步骤S704中，校准电路102输出控制信号CS_1。若时脉信号CLK_CDR的时脉频率与时脉信号CLK_PI的时脉频率一致，在步骤S705中，校准电路102输出对应于时脉信号CLK_PI的第一相位参考值。在步骤S706中，眼宽检测电路103接收所述第一相位参考值并且输出对应于所述第一相位参考值的控制信号CS_3(也称为第三控制信号)，其中控制信号CS_3用以将时脉信号CLK_PI延迟或提前1/4个时脉周期。在步骤S707中，眼宽检测电路103接收数据信号DATA、时脉信号CLK_CDR及时脉信号CLK_PI并且产生第一取样值与第二取样值。在步骤S708中，眼宽检测电路103判断所述第一取样值与所述第二取样值是否符合第一条件。若所述第一取样值与所述第二取样值不符合第一条件，在步骤S709中，眼宽检测电路103输出控制信号CS_2。若所述第一取样值与所述第二取样值符合第一条件，在步骤S710中，眼宽检测电路103输出所述数据信号的眼宽信息。

然而，图6与图7中各步骤已详细说明如上，在此便不再赘述。值得注意的是，图6与图7中各步骤可以实作为多个程序码或是电路，本发明不加以限制。此外，图6与图7的方法可以搭配以上范例实施例使用，也可以单独使用，本发明不加以限制。

在一范例实施例中，眼宽检测器10或50是适于设置于存储器存储装置中。一般而言，存储器存储装置(也称，存储器存储系统)包括可复写式非易失性存储器模块(rewritable non-volatile memory module)与控制器(也称，控制电路)。通常存储器存储装置是与主机系统一起使用，以使主机系统可将数据写入至存储器存储装置或从存储器存储装置中读取数据。

图8是本发明的一范例实施例所示出的主机系统与存储器存储装置的示意图。图9是本发明的一范例实施例所示出的电脑、输入/输出装置与存储器存储装置的示意图。图10是本发明的一范例实施例所示出的主机系统与存储器存储装置的示意图。

请参照图8，主机系统81一般包括电脑82与输入/输出(input/output,简称：I/O)装置83。电脑82包括微处理器822、随机存取存储器(random accessmemory,简称：RAM)824、系统总线826与数据传输接口828。输入/输出装置83包括如图9的鼠标91、键盘92、显示器93与打印机94。必须了解的是，图9所示的装置非限制输入/输出装置83，输入/输出装置83可还包括其他装置。

在一范例实施例中，存储器存储装置80是通过数据传输接口828与主机系统81的其他元件电性连接。通过微处理器822、随机存取存储器824与输入/输出装置83的运作可将数据写入至存储器存储装置80或从存储器存储装置80中读取数据。例如，存储器存储装置80可以是如图9所示的随身碟95、记忆卡96或固态硬盘(Solid State Drive,简称：SSD)97等的可复写式非易失性存储器存储装置。

一般而言，主机系统81为可实质地与存储器存储装置80配合以存储数据的任意系统。虽然在本范例实施例中，主机系统81是以电脑系统来作说明，然而，另一范例实施例中，主机系统81可以是数码相机、摄像机、通信装置、音频播放器或视频播放器等系统。例如，在主机系统为数码相机(摄像机)1001时，可复写式非易失性存储器存储装置则为其所使用的SD卡1002、MMC卡1003、记忆棒(memory stick)1004、CF卡1005或嵌入式存储装置1006(如图10所示)。嵌入式存储装置1006包括嵌入式多媒体卡(Embedded MMC,简称：eMMC)。值得一提的是，嵌入式多媒体卡是直接电性连接于主机系统的基板上。

图11是示出图8所示的存储器存储装置的概要方块图。

请参照图11，存储器存储装置80包括连接接口单元802、存储器控制电路单元804与可复写式非易失性存储器模块806。

在本范例实施例中，连接接口单元802是兼容于串行高级技术附件(SerialAdvanced Technology Attachment,简称：SATA)标准。然而，必须了解的是，本发明不限于此，连接接口单元802也可以是符合并行高级技术附件(Parallel Advanced TechnologyAttachment,简称：PATA)标准、电气和电子工程师协会(Institute of Electrical andElectronic Engineers,简称：IEEE)1394标准、高速周边零件连接接口(PeripheralComponent Interconnect Express,简称：PCIExpress)标准、通用序列总线(UniversalSerial Bus,简称：USB)标准、安全数字(Secure Digital,简称：SD)接口标准、超高速一代(Ultra High Speed-I,简称：UHS-I)接口标准、超高速二代(Ultra High Speed-II,简称：UHS-II)接口标准、记忆棒(Memory Stick,简称：MS)接口标准、多媒体存储卡(Multi MediaCard,简称：MMC)接口标准、嵌入式多媒体存储卡(Embedded Multimedia Card,简称：eMMC)接口标准、通用快闪存储器(Universal Flash Storage,简称：UFS)接口标准、小型快闪(Compact Flash,简称：CF)接口标准、集成式驱动电子接口(Integrated DeviceElectronics,简称：IDE)标准或其他适合的标准。连接接口单元802可与存储器控制电路单元804封装在一个芯片中，或者连接接口单元802是布设于一包含存储器控制电路单元804的芯片外。

存储器控制电路单元804用以执行以硬件型式或软件型式实作的多个逻辑闸或控制指令并且根据主机系统81的指令在可复写式非易失性存储器模块806中进行数据的写入、读取与擦除等运作。

可复写式非易失性存储器模块806是电性连接至存储器控制电路单元804并且用以存储主机系统81所写入的数据。可复写式非易失性存储器模块806可以是单阶存储单元(Single Level Cell,简称：SLC)NAND型快闪存储器模块(即，一个存储单元中可存储1个比特数据的快闪存储器模块)、多阶存储单元(Multi Level Cell,简称：MLC)NAND型快闪存储器模块(即，一个存储单元中可存储2个比特数据的快闪存储器模块)、复数阶存储单元(Triple Level Cell，简称：TLC)NAND型快闪存储器模块(即，一个存储单元中可存储3个比特数据的快闪存储器模块)、其他快闪存储器模块或其他具有相同特性的存储器模块。

在一范例实施例中，眼宽检测器10或50是配置于连接接口单元802中，从而可检测在连接接口单元802中传递的数据信号DATA的眼宽并且据以输出数据信号DATA的眼宽信息EW。例如，数据信号DATA的眼宽信息EW可供连接接口单元802中的其余电子元件(例如，均衡器和/或取样电路等)或者存储器控制电路单元804使用。若对于数据信号DATA的眼宽信息EW的检测越精确和/或检测速度越快，则连接接口单元802对于来自主机系统81之信号的分析和/或取样能力也可提升。此外，在一范例实施例中，时脉与数据恢复电路11或51也可以是配置于连接接口单元802中。

图12是本发明的一范例实施例所示出的连接接口单元的概要方块图。

请参照图12，连接接口单元802包括眼宽检测器1210、时脉与数据恢复电路1211、均衡器模块1230及算法电路1240。

眼宽检测器1210用以接收数据信号DATA与时脉信号CLK_CDR并且输出数据信号DATA的眼宽信息EW。时脉与数据恢复电路1211电性连接至眼宽检测器1210。时脉与数据恢复电路1211用以接收数据信号DATA并且输出时脉信号CLK_CDR。眼宽检测器1210与时脉与数据恢复电路1211分别相同或相似于上述范例实施例中提及的眼宽检测器与时脉与数据恢复电路，故相同或相似的部分在此便不再赘述。此外，时脉信号CLK_CDR还可以供连接接口单元802中的其他电子元件使用。例如，连接接口单元802中的取样电路(未示出)可以根据时脉信号CLK_CDR来对数据信号DATA进行取样并且连接接口单元802可将通过取样而获得的取样数据序列传输至存储器控制电路单元804。

均衡器模块1230电性连接至眼宽检测器1210与时脉与数据恢复电路1211。均衡器模块1230用以接收输入信号DATA_IN。在本范例实施例中，输入信号DATA_IN是来自主机系统81的数据信号。输入信号DATA_IN是经过通道衰减的信号。例如，通道衰减的多或少与通道(例如，有线/无线通道)的长度与噪声强弱等因素有关。均衡器模块1230会对输入信号DATA_IN的通道衰减进行补偿。例如，均衡器模块1230会调变输入信号DATA_IN以产生并输出数据信号DATA。例如，均衡器模块1230会使用不同的参数来对输入信号DATA_IN执行调变以尝试输出信号品质较好或脉波波形较有利于分析的数据信号DATA。例如，均衡器模块1230可包括连续时间线性均衡器(Continuous-Time Linear Equalizer,简称：CTLE)、无限脉冲响应电路(Infinite Impulse Response,简称：IIR)及决策回授均衡器(DecisionFeedback Equalizer,简称：DFE)的至少其中之一或者其他类型的均衡器。

算法电路1240电性连接至眼宽检测器1210与均衡器模块1230。算法电路1240用以接收眼宽信息EW并且输出参数PARA至均衡器模块1230。均衡器模块1230会根据参数PARA来决定当前要使用的参数。例如，眼宽检测器1210会持续检测数据信号DATA的眼宽并且输出相对应的眼宽信息EW；算法电路1240则会持续接收眼宽信息EW并且通过一算法来产生不同的参数PARA；根据参数PARA，均衡器模块1230会持续对输入信号DATA_IN进行调变以产生具有不同眼宽的数据信号DATA，直到算法电路1240判定已获得最佳参数与相对应的最佳眼宽为止。

综上所述，在本发明的一范例实施例中，可先获得时脉频率与第一时脉信号的时脉频率一致的第二时脉信号。在获得时脉频率与第一时脉信号的时脉频率一致的第二时脉信号之后，再将此第二时脉信号延迟或提前1/4个时脉周期并且利用第一时脉信号与调整后的第二时脉信号来对数据信号分别进行取样。然后，通过逐渐将第二时脉信号往第一时脉信号靠近，可调整所获得的取样值，直到所获得的取样值符合某一条件为止。根据符合此条件的取样值，即可获得数据信号中一个眼的眼宽并且输出相对应的眼宽信息。因此，相对于一般需要使用大量数据来测出数据信号的眼宽，本发明可提升眼宽检测的效率。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (35)

1.一种眼宽检测器，其特征在于，包括：

一相位内插器，用以接收一第一时脉信号与一相位控制信号并且输出一第二时脉信号；

一校准电路，电性连接至所述相位内插器，

其中所述校准电路用以接收所述第一时脉信号与所述第二时脉信号并且输出一第一控制信号；

一眼宽检测电路，电性连接至所述相位内插器与所述校准电路，

其中所述眼宽检测电路用以接收一数据信号、所述第一时脉信号及所述第二时脉信号并且产生一第一取样值与一第二取样值，

其中若所述第一取样值与所述第二取样值不符合一第一条件，所述眼宽检测电路还用以输出一第二控制信号，

其中若所述第一取样值与所述第二取样值符合所述第一条件，所述眼宽检测电路还用以输出所述数据信号的一眼宽信息；以及

一多工器，电性连接至所述相位内插器、所述校准电路及所述眼宽检测电路，

其中所述多工器用以接收所述第一控制信号与所述第二控制信号并且受控于一选择信号而输出所述相位控制信号。

2.根据权利要求1所述的眼宽检测器，其特征在于，所述校准电路包括：

一校准状态机，电性连接至所述多工器，

其中所述校准状态机用以判断所述第一时脉信号的一时脉频率与所述第二时脉信号的一时脉频率是否一致并且若所述第一时脉信号的所述时脉频率与所述第二时脉信号的所述时脉频率不一致，输出所述第一控制信号。

3.根据权利要求2所述的眼宽检测器，其特征在于，所述校准电路还包括：

一正反器电路，电性连接至所述相位内插器，

其中所述正反器电路用以根据所述第一时脉信号与所述第二时脉信号执行一取样操作；

一第一闩锁电路，电性连接于所述正反器电路与所述校准状态机之间，

其中所述第一闩锁电路用以接收所述正反器电路的一输出并且输出一第一比较信号，

其中所述校准状态机是根据所述第一比较信号来判断所述第一时脉信号的所述时脉频率与所述第二时脉信号的所述时脉频率是否一致。

4.根据权利要求2所述的眼宽检测器，其特征在于，若所述第一时脉信号的所述时脉频率与所述第二时脉信号的所述时脉频率一致，所述校准状态机还用以输出对应于所述第二时脉信号的一第一相位参考值。

5.根据权利要求1所述的眼宽检测器，其特征在于，所述眼宽检测电路包括：

一眼宽检测状态机，电性连接至所述校准电路，

其中所述眼宽检测状态机用以从所述校准电路接收一第一相位参考值并且输出对应于所述第一相位参考值的一第三控制信号，

其中所述第三控制信号用以将所述第二时脉信号延迟或提前1/4个时脉周期，

其中所述多工器还用以接收所述第三控制信号。

6.根据权利要求5所述的眼宽检测器，其特征在于，对应于所述第三控制信号被输出，所述眼宽检测状态机还用以开始判断所述第一取样值与所述第二取样值是否符合所述第一条件。

7.根据权利要求6所述的眼宽检测器，其特征在于，若所述第一取样值与所述第二取样值符合所述第一条件，所述眼宽检测状态机还用以获得所述第二时脉信号的一第二相位参考值，

其中所述眼宽检测电路还用以根据所述第一相位参考值与所述第二相位参考值输出所述数据信号的所述眼宽信息。

8.根据权利要求6所述的眼宽检测器，其特征在于，所述眼宽检测状态机是判断所述第一取样值与所述第二取样值是否相等，

其中若所述第一取样值与所述第二取样值不相等，所述眼宽检测状态机判定所述第一取样值与所述第二取样值不符合所述第一条件，

其中若所述第一取样值与所述第二取样值相等，所述眼宽检测状态机判定所述第一取样值与所述第二取样值符合所述第一条件。

9.根据权利要求8所述的眼宽检测器，其特征在于，所述眼宽检测电路还包括：

一异或电路，电性连接至所述眼宽检测状态机，

其中所述异或电路用以根据所述第一取样值与所述第二取样值执行一异或操作；以及

一第二闩锁电路，电性连接于所述异或电路与所述眼宽检测状态机之间，

其中所述第二闩锁电路用以接收所述异或电路的一输出并且输出一第二比较信号，

其中所述眼宽检测状态机是根据所述第二比较信号来判断所述第一取样值与所述第二取样值是否相等。

10.根据权利要求1所述的眼宽检测器，其特征在于，所述眼宽检测电路包括：

一第一取样电路，用以利用所述第一时脉信号来取样所述数据信号以输出所述第一取样值；以及

一第二取样电路，电性连接至所述相位内插器，

其中所述第二取样电路用以利用所述第二时脉信号来取样所述数据信号以输出所述第二取样值。

11.根据权利要求1所述的眼宽检测器，其特征在于，所述第一时脉信号为一时脉与数据恢复电路对应于所述数据信号而产生的一输出时脉。

12.根据权利要求1所述的眼宽检测器，其特征在于，所述第二控制信号是用以减少一第一时间点与一第二时间点之间的一时间差，

其中所述第一时间点是对应于所述第一取样值的一取样时间，

其中所述第二时间点是对应于所述第二取样值的一取样时间。

13.一种存储器存储装置，其特征在于，包括：

一连接接口单元，用以电性连接至一主机系统；

一可复写式非易失性存储器模块；以及

一存储器控制电路单元，电性连接至所述连接接口单元与所述可复写式非易失性存储器模块，

其中所述连接接口单元包括一眼宽检测器，

其中所述眼宽检测器包括：

一相位内插器，用以接收一第一时脉信号与一相位控制信号并且输出一第二时脉信号；

一校准电路，电性连接至所述相位内插器，

其中所述校准电路用以接收所述第一时脉信号与所述第二时脉信号并且输出一第一控制信号；

一眼宽检测电路，电性连接至所述相位内插器与所述校准电路，

其中所述眼宽检测电路用以接收一数据信号、所述第一时脉信号及所述第二时脉信号并且产生一第一取样值与一第二取样值，

其中若所述第一取样值与所述第二取样值不符合第一条件，所述眼宽检测电路还用以输出一第二控制信号，

其中若所述第一取样值与所述第二取样值符合所述第一条件，所述眼宽检测电路还用以输出所述数据信号的一眼宽信息；以及

一多工器，电性连接至所述相位内插器、所述校准电路及所述眼宽检测电路，

其中所述多工器用以接收所述第一控制信号与所述第二控制信号并且受控于一选择信号而输出所述相位控制信号。

14.根据权利要求13所述的存储器存储装置，其特征在于，所述校准电路包括：

一校准状态机，电性连接至所述多工器，

其中所述校准状态机用以判断所述第一时脉信号的一时脉频率与所述第二时脉信号的一时脉频率是否一致并且若所述第一时脉信号的所述时脉频率与所述第二时脉信号的所述时脉频率不一致，输出所述第一控制信号。

15.根据权利要求14所述的存储器存储装置，其特征在于，所述校准电路还包括：

一正反器电路，电性连接至所述相位内插器，

其中所述正反器电路用以根据所述第一时脉信号与所述第二时脉信号执行一取样操作；

一第一闩锁电路，电性连接于所述正反器电路与所述校准状态机之间，

其中所述第一闩锁电路用以接收所述正反器电路的一输出并且输出一第一比较信号，

其中所述校准状态机是根据所述第一比较信号来判断所述第一时脉信号的所述时脉频率与所述第二时脉信号的所述时脉频率是否一致。

16.根据权利要求14所述的存储器存储装置，其特征在于，若所述第一时脉信号的所述时脉频率与所述第二时脉信号的所述时脉频率一致，所述校准状态机还用以输出对应于所述第二时脉信号的一第一相位参考值。

17.根据权利要求13所述的存储器存储装置，其特征在于，所述眼宽检测电路包括：

一眼宽检测状态机，电性连接至所述校准电路，

其中所述眼宽检测状态机用以从所述校准电路接收一第一相位参考值并且输出对应于所述第一相位参考值的一第三控制信号，

其中所述第三控制信号用以将所述第二时脉信号延迟或提前1/4个时脉周期，

其中所述多工器还用以接收所述第三控制信号。

18.根据权利要求17所述的存储器存储装置，其特征在于，对应于所述第三控制信号被输出，所述眼宽检测状态机还用以开始判断所述第一取样值与所述第二取样值是否符合所述第一条件。

19.根据权利要求18所述的存储器存储装置，其特征在于，若所述第一取样值与所述第二取样值符合所述第一条件，所述眼宽检测状态机还用以获得所述第二时脉信号的一第二相位参考值，

其中所述眼宽检测电路还用以根据所述第一相位参考值与所述第二相位参考值输出所述数据信号的所述眼宽信息。

20.根据权利要求18所述的存储器存储装置，其特征在于，所述眼宽检测状态机判断所述第一取样值与所述第二取样值是否相等，

其中若所述第一取样值与所述第二取样值不相等，所述眼宽检测状态机判定所述第一取样值与所述第二取样值不符合所述第一条件，

其中若所述第一取样值与所述第二取样值相等，所述眼宽检测状态机判定所述第一取样值与所述第二取样值符合所述第一条件。

21.根据权利要求20所述的存储器存储装置，其特征在于，所述眼宽检测电路还包括：

一异或电路，电性连接至所述眼宽检测状态机，

其中所述异或电路用以根据所述第一取样值与所述第二取样值执行一异或操作；以及

一第二闩锁电路，电性连接于所述异或电路与所述眼宽检测状态机之间，

其中所述第二闩锁电路用以接收所述异或电路的一输出并且输出一第二比较信号，

其中所述眼宽检测状态机是根据所述第二比较信号来判断所述第一取样值与所述第二取样值是否相等。

22.根据权利要求13所述的存储器存储装置，其特征在于，所述眼宽检测电路包括：

一第一取样电路，用以利用所述第一时脉信号来取样所述数据信号以输出所述第一取样值；以及

一第二取样电路，电性连接至所述相位内插器，

其中所述第二取样电路用以利用所述第二时脉信号来取样所述数据信号以输出所述第二取样值。

23.根据权利要求13所述的存储器存储装置，其特征在于，所述连接接口单元还包括：

一时脉与数据恢复电路，电性连接至所述眼宽检测器，

其中所述时脉与数据恢复电路用以接收所述数据信号并且对应于所述数据信号而产生一输出时脉，

其中所述输出时脉为所述第一时脉信号。

24.根据权利要求13所述的存储器存储装置，其特征在于，所述连接接口单元还包括：

一算法电路，电性连接至所述眼宽检测器，

其中所述算法电路用以接收所述数据信号的所述眼宽信息并且输出一参数；以及

一均衡器模块，电性连接至所述眼宽检测器与所述算法电路，

其中所述均衡器模块用以接收一输入信号与所述参数并且根据所述参数对所述输入信号进行调变以输出所述数据信号。

25.一种数据信号的眼宽检测方法，其特征在于，包括：

接收一第一时脉信号与一相位控制信号并且输出一第二时脉信号；

接收所述第一时脉信号与所述第二时脉信号并且输出一第一控制信号；

接收一数据信号、所述第一时脉信号及所述第二时脉信号并且产生一第一取样值与一第二取样值；

若所述第一取样值与所述第二取样值不符合第一条件，输出一第二控制信号；

若所述第一取样值与所述第二取样值符合所述第一条件，输出所述数据信号的一眼宽信息；以及

接收所述第一控制信号与所述第二控制信号并且受控于一选择信号而输出所述相位控制信号。

26.根据权利要求25所述的数据信号的眼宽检测方法，其特征在于，还包括：

判断所述第一时脉信号的一时脉频率与所述第二时脉信号的一时脉频率是否一致，

其中输出所述第一控制信号的步骤是当判定所述第一时脉信号的所述时脉频率与所述第二时脉信号的所述时脉频率不一致时执行。

27.根据权利要求26所述的数据信号的眼宽检测方法，其特征在于，判断所述第一时脉信号的所述时脉频率与所述第二时脉信号的所述时脉频率是否一致的步骤包括：

根据所述第一时脉信号与所述第二时脉信号执行一取样操作；

接收所述取样操作的一输出并且输出一第一比较信号；以及

根据所述第一比较信号来判断所述第一时脉信号的所述时脉频率与所述第二时脉信号的所述时脉频率是否一致。

28.根据权利要求26所述的数据信号的眼宽检测方法，其特征在于，还包括：

若所述第一时脉信号的所述时脉频率与所述第二时脉信号的所述时脉频率一致，输出对应于所述第二时脉信号的一第一相位参考值。

29.根据权利要求25所述的数据信号的眼宽检测方法，其特征在于，还包括：

接收一第一相位参考值并且输出对应于所述第一相位参考值的一第三控制信号，

其中所述第三控制信号用以将所述第二时脉信号延迟或提前1/4个时脉周期，

其中接收所述第一控制信号与所述第二控制信号的步骤还包括：

接收所述第三控制信号。

30.根据权利要求29所述的数据信号的眼宽检测方法，其特征在于，还包括：

对应于所述第三控制信号被输出，开始判断所述第一取样值与所述第二取样值是否符合所述第一条件。

31.根据权利要求30所述的数据信号的眼宽检测方法，其特征在于，还包括：

若所述第一取样值与所述第二取样值符合所述第一条件，获得所述第二时脉信号的一第二相位参考值，

其中输出所述数据信号的所述眼宽信息的步骤包括：

根据所述第一相位参考值与所述第二相位参考值输出所述数据信号的所述眼宽信息。

32.根据权利要求30所述的数据信号的眼宽检测方法，其特征在于，判断所述第一取样值与所述第二取样值是否符合所述第一条件的步骤包括：

判断所述第一取样值与所述第二取样值是否相等；

若所述第一取样值与所述第二取样值不相等，判定所述第一取样值与所述第二取样值不符合所述第一条件；以及

若所述第一取样值与所述第二取样值相等，判定所述第一取样值与所述第二取样值符合所述第一条件。

33.根据权利要求32所述的数据信号的眼宽检测方法，其特征在于，判断所述第一取样值与所述第二取样值是否相等的步骤包括：

根据所述第一取样值与所述第二取样值执行一异或操作；

接收所述异或操作的一输出并且输出一第二比较信号；以及

根据所述第二比较信号来判断所述第一取样值与所述第二取样值是否相等。

34.根据权利要求25所述的数据信号的眼宽检测方法，其特征在于，还包括：

利用所述第一时脉信号来取样所述数据信号以输出所述第一取样值；以及

利用所述第二时脉信号来取样所述数据信号以输出所述第二取样值。

35.根据权利要求25所述的数据信号的眼宽检测方法，其特征在于，所述第一时脉信号为一时脉与数据恢复电路对应于所述数据信号而产生的一输出时脉。