CN102594340A - 相位检测器、相位检测方法以及时钟数据恢复装置 - Google Patents
相位检测器、相位检测方法以及时钟数据恢复装置 Download PDFInfo
- Publication number
- CN102594340A CN102594340A CN2011100087073A CN201110008707A CN102594340A CN 102594340 A CN102594340 A CN 102594340A CN 2011100087073 A CN2011100087073 A CN 2011100087073A CN 201110008707 A CN201110008707 A CN 201110008707A CN 102594340 A CN102594340 A CN 102594340A
- Authority
- CN
- China
- Prior art keywords
- signal
- data
- clock
- phase
- sampling unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
相位检测器、相位检测方法以及时钟数据恢复装置,该相位检测器包含有第一采样单元、采样模块以及相位决定模块。第一采样单元用来依据第一时钟信号来对第一数据输入信号进行采样以产生第一数据信号,采样模块包含有第二采样单元以及第三采样单元,第二采样单元用来依据第二时钟信号来对第二数据输入信号进行采样以产生第二数据信号,第三采样单元用来依据第一时钟信号来对第二数据信号进行采样以产生第三数据信号,相位决定模块用来依据第一数据信号以及第三数据信号来产生相位检测结果。
Description
技术领域
本发明涉及一种检测相位差的方法、一个执行此方法的相位检测器以及一个包括此相位检测器的时钟-数据恢复(Clock-and-Data Recovery,CDR)装置,尤其涉及一种利用两个时钟信号来对数据输入信号进行两次采样(sampling)的相位检测方法、执行此方法的相位检测器,以及内建此相位检测器的时钟-数据恢复装置。
背景技术
相位检测器为信号处理系统中一个非常重要的装置,也已经广泛地使用于许多不同的应用上,譬如通信装置、伺服控制器,以及锁相回路之中。
一般来说,相位检测器会利用多个时钟信号来对输入数据信号进行采样,然而,该多个时钟信号中彼此之间具有相位差,例如时钟信号CK0以及时钟信号CK90之间具有90度相位差,因此,当利用该多个时钟信号来对同一个输入数据信号进行采样时,所产生的两笔采样数据之间便会存在着相位误差的问题,进而造成相位检测上的错误。因此,如何避免相位误差所造成的问题,实为该设计领域的重要课题之一。
发明内容
本发明的目的之一在于提供一种利用两个时钟信号来对数据输入信号进行采样的相位检测方法、执行此方法的相位检测器,以及包括此相位检测器的时钟-数据恢复装置,以解决相位误差的问题。
本发明的实施例公开了一种相位检测器,包含有第一采样单元、采样模块以及相位决定模块。第一采样单元用来依据第一时钟信号来对第一数据输入信号进行采样以产生第一数据信号,采样模块包含有第二采样单元以及第三采样单元,第二采样单元用来依据第二时钟信号来对第二数据输入信号进行采样以产生第二数据信号,第三采样单元用来依据第一时钟信号来对第二数据信号进行采样以产生第三数据信号,相位决定模块用来依据第一数据信号以及第三数据信号来产生相位检测结果。
本发明的实施例还公开了一种相位检测方法,包含有下列步骤:依据第一时钟信号来对第一数据输入信号进行采样以产生第一数据信号;依据第二时钟信号来对第二数据输入信号进行采样以产生第二数据信号;以及依据第一时钟信号来对第二数据信号进行采样以产生第三数据信号;以及依据第一数据信号以及第三数据信号来产生相位检测结果。
本发明的实施例还公开了一种时钟数据恢复装置,包含有相位检测器、充电泵、回路滤波器以及可控制振荡器。相位检测器包含有第一采样单元、采样模块以及相位决定模块,第一采样单元用来依据第一时钟信号来对第一数据输入信号进行采样以产生第一数据信号;采样模块包含有第二采样单元以及第三采样单元,第二采样单元用来依据第二时钟信号来对第二数据输入信号进行采样以产生第二数据信号,第三采样单元耦接于第二采样单元,用来依据第一时钟信号来对第二数据信号进行采样以产生第三数据信号,相位决定模块,耦接于第一采样单元以及第三采样单元,用来依据第一数据信号以及第三数据信号来产生相位检测结果;充电泵,耦接于相位检测器,用来依据相位检测结果来产生充电控制信号;回路滤波器耦接于充电泵,用来依据充电控制信号来产生振荡器控制信号;可控制振荡器,耦接于充电泵以及回路滤波器,用来接收振荡器控制信号,并且使用振荡器控制信号补偿这些时钟信号的多个频率,并且输出这些补偿过的时钟信号。
相较于已知技术,本发明不但可以解决时钟信号之间相位误差的问题,更可确保时钟信号的采样边沿可对准输入信号的中央部位,来获得最正确的采样数据。
附图说明
图1为本发明相位检测器的第一实施例的示意图。
图2为本发明相位检测器的第二实施例的示意图。
图3为图2所示的相位检测器进行数据采样的操作示意图。
图4为图2所示的相位检测器的信号时序图。
图5为本发明相位检测器的第三实施例的示意图。
图6为图3所示的相位检测器进行数据采样的操作示意图。
图7为图3所示的相位检测器的信号时序图。
图8为本发明相位检测器的第四实施例的示意图。
图9为本发明相位检测器的第五实施例的示意图。
图10为本发明相位检测器的第六实施例的示意图。
图11为本发明相位检测器的第七实施例的示意图。
图12为本发明时钟数据恢复装置的一实施例的示意图。
图13为本发明相位检测方法的一操作范例的流程图。
【主要元件符号说明】
100 | 相位检测器 |
110 | 第一采样单元 |
120 | 采样模块 |
130 | 相位决定模块 |
122 | 第二采样单元 |
124 | 第三采样单元 |
触发器 | FF1~FF8 |
异或逻辑门 | XOR1~XOR4 |
具体实施方式
在说明书及所附的权利要求书当中使用了某些词汇来指称特定的元件。本领域技术人员应可理解,硬件制造商可能会用不同的名词来称呼同样的元件。本说明书及所附的权利要求书并不以名称的差异来作为区分元件的方式,而是以元件在功能上的差异来作为区分的准则。在通篇说明书及所附的权利要求书当中所提及的「包含」为一开放式的用语,故应解释成「包含但不限定于」。另外,「耦接」一词在此包含任何直接及间接的电气连接手段。因此,如果文中描述一第一装置耦接于一第二装置,则代表该第一装置可直接电气连接于该第二装置,或通过其他装置或连接手段间接地电气连接至该第二装置。
请参考图1,图1为本发明相位检测器的第一实施例的示意图。如图1所示,相位检测器100包含有(但不局限于)一第一采样单元110、一采样模块120以及一相位决定模块130。第一采样单元110用来依据一第一时钟信号CK1来对一第一数据输入信号DIN1进行采样以产生一第一数据信号D1。采样模块120包含有一第二采样单元122以及一第三采样单元124,其中第二采样单元122用来依据一第二时钟信号CK2来对一第二数据输入信号DIN2进行采样以产生一第二数据信号D2,而第三采样单元124耦接于第二采样单元122,用来依据第一时钟信号CK1来对第二数据信号D2进行采样以产生一第三数据信号D3。相位决定模块130耦接于第一采样单元110以及第三采样单元124,用来依据第一数据信号D1以及第三数据信号D3来产生一相位检测结果DR。请注意,第一数据输入信号DIN1与第二数据输入信号DIN2可为同一数据输入信号,但这并非本发明的限制条件,在本发明其他实施例中,第一数据输入信号DIN1与第二数据输入信号DIN2也可为差动信号对。此外,在本发明的实施例中第一采样单元110、第二采样单元122以及第三采样单元124均可以用触发器(FLIP-FLOP)来实作,但本发明并不局限于此。此外,为搭配上述触发器的运作,在本实施例中,相位决定模块130以一异或(EXCLUSIVE OR,XOR)逻辑门来实作,用来对第一数据信号D1以及第三数据信号D3执行一异或逻辑运算,以产生相位检测结果DR,其中相位检测结果DR代表一提前或一迟延的判别结果,来对第一时钟信号CK1以及第二时钟信号CK2进行向后修正或向前修正,以确保第一时钟信号CK1以及第二时钟信号CK2的采样边沿可大致上对准第一数据输入信号DIN1以及第二数据输入信号DIN2的中央部位或是转态部位,来获得最正确的采样数据,这些异或逻辑门以及触发器的功能将于以下的公开中详述。
请一并参考图2、图3以及图4,图2为本发明相位检测器的第二实施例的示意图。图3为图2所示的相位检测器200进行数据采样的操作示意图。图4为图2所示的相位检测器200的信号时序图。在本实施例中,第一数据输入信号DIN1与第二数据输入信号DIN2为同一数据输入信号DIN来实作,如图2所示,相位检测器200包含有(但不局限于)一第一触发器FF1、一第二触发器FF2、一第三触发器FF3、一第四触发器FF4、一第一异或逻辑门XOR1以及一第二异或逻辑门XOR2,请注意,在此实施例中,时钟信号CK90与时钟信号CK0之间具有90度的相位差。
请参照图1以及图2,在决定提前信号EA1时,第一触发器FF1作为第一采样单元110,第二触发器FF2作为第二采样单元122,第四触发器FF4作为第三采样单元124,时钟信号CK90作为第一时钟信号CK1,时钟信号CK0作为第二时钟信号CK2,第二异或逻辑门XOR2作为相位决定模块130来产生相位检测结果DR,其中相位检测结果DR代表一提前的判别结果;同理,在决定迟延信号LA1时,第二触发器FF2作为第一采样单元110,第一触发器FF1作为第二采样单元122,第三触发器FF3作为第三采样单元124,时钟信号CK0作为第一时钟信号CK1,时钟信号CK90作为第二时钟信号CK2,第一异或逻辑门XOR1作为相位决定模块130来产生相位检测结果DR,其中相位检测结果DR代表一迟延的判别结果。
请再参照图3,如图3所示,数据输入信号DIN包含有数据D0~D12(此仅作为范例说明,并非本发明的限制),第一触发器FF1依据时钟信号CK90来对数据输入信号DIN进行采样以产生采样数据序列A[n],采样数据序列A[n]包含有多个数据信号,例如S1、S3、S5、...、S19,第二触发器FF2依据时钟信号CK0来对数据输入信号DIN进行采样以产生采样数据序列B[n],采样数据序列B[n]包含有多个数据信号,例如S2、S4、S6、...、S20,第三触发器FF3依据时钟信号CK0来对采样数据序列A[n]再进行采样以产生采样数据序列C[n],也就是说,第三触发器FF3对采样数据序列A[n]中的数据信号S1、S3、S5、...、S19再进行采样来产生多个采样后数据信号,例如S1`、S3`、S5`、...、S19`,第四触发器FF4依据时钟信号CK90来对采样数据序列B[n]再进行采样以产生采样数据序列D[n],同理,第四触发器FF4对采样数据序列B[n]中的数据信号S2、S4、S6、...、S20再进行采样来产生多个采样后数据信号,例如S2`、S4`、S6`、...、S20`,之后,第一异或逻辑门XOR1会依据采样数据序列B[n]以及采样数据序列C[n]中的数据信号来产生迟延信号LA1。举例来说,当采样数据序列B[n]中数据信号的逻辑电平为0以及采样数据序列C[n]中数据信号的逻辑电平为1时,所产生的迟延信号LA1的逻辑电平便为1,则相位检测结果DR表示时钟信号CK0落后数据输入信号DIN,意即时钟信号CK0的采样边沿「迟延」(即向右偏移)。同理,第二异或逻辑门XOR2依据采样数据序列A[n]中数据信号的逻辑电平为1以及采样数据序列D[n]中数据信号的逻辑电平为0所产生一相位检测结果为逻辑电平0时,表示时钟信号CK0领先数据输入信号DIN,意即时钟信号CK0的采样边沿「提前」(即向左偏移)。
因为第二触发器FF2以及第三触发器FF3皆依据相同的时钟信号CK0来进行采样,如此一来,采样数据序列B[n]中的数据信号S2便与采样数据序列C[n]中数据信号S1同相,因此,便可解决采样数据序列B[n]以及采样数据序列A[n]之间相位误差的问题。同理,第一触发器FF1以及第四触发器FF4皆依据相同的时钟信号CK90,如此一来,采样数据序列A[n]中数据信号S3便与采样数据序列D[n]中数据信号S2同相,因此,采样数据序列A[n]以及采样数据序列B[n]之间相位误差的问题也相对的被解决了。
请参照图4,如图4所示,就迟延信号LA1而言,在时序t2时,第一异或逻辑门XOR1依据采样数据序列B[n]中数据信号S2(逻辑电平为0)以及采样数据序列C[n]中数据信号S1(逻辑电平为1)所产生一相位检测结果为逻辑电平1,表示时钟信号CK0落后数据输入信号DIN,意即时钟信号CK0的采样边沿「迟延」(即向右偏移)。在时序t4时,第一异或逻辑门XOR1依据采样数据序列B[n]中数据信号S4(逻辑电平为0)以及采样数据序列C[n]中数据信号S3(逻辑电平为0)所产生相位检测结果为逻辑电平0,同理,在时序t6时,第一异或逻辑门XOR1依据采样数据序列B[n]中数据信号S6(逻辑电平为1)以及采样数据序列C[n]中数据信号S5(逻辑电平为0)所产生一相位检测结果为逻辑电平1。另一方面,就提前信号EA1而言,在时序t3时,第二异或逻辑门XOR2依据采样数据序列A[n]中数据信号S2(逻辑电平为0)以及采样数据序列D[n]中数据信号S3(逻辑电平为0)所产生一相位检测结果为逻辑电平0,表示时钟信号CK0并没有领先数据输入信号DIN,意即时钟信号CK0的采样边沿没有「提前」(即向左偏移)。
请一并参考图5、图6以及图7,图5为本发明相位检测器的第三实施例的示意图。图6为图5所示的相位检测器500进行数据采样的操作示意图。图7为图5所示的相位检测器500的信号时序图。图5的相位检测器500的架构与图2的相位检测器200类似,而两者不同之处在于:相位检测器500中的时钟信号CK0、时钟信号CK45、时钟信号CK90与时钟信号CK135之间具有45度的相位差。如图5所示,相位检测器500包含有(但不局限于)一第一触发器FF1、一第二触发器FF2、一第三触发器FF3、一第四触发器FF4、第五触发器FF5、一第六触发器FF6、一第七触发器FF7、一第八触发器FF8、一第一异或逻辑门XOR1、一第二异或逻辑门XOR2、一第三异或逻辑门XOR3以及一第四异或逻辑门XOR4,相位检测器500的运作原理与图2的相位检测器200类似,本领域技术人员应可依据上述对图1的相位检测器100以及图2的相位检测器200的说明来轻易推导图5所示的相位检测器500中的元件、图6中的数据采样操作方法以及图7中的信号时序的相关细节,为简洁起见,在此便不再赘述。值得注意的是,第一异或逻辑门XOR1会依据采样数据序列B1[n]以及采样数据序列C1[n]中的数据信号来产生迟延信号LA1,此时,时钟信号CK90作为第一时钟信号CK1以及时钟信号CK45作为第二时钟信号CK2;第二异或逻辑门XOR2会依据采样数据序列D1[n]以及采样数据序列A2[n]中的数据信号来产生提前信号EA1,此时,时钟信号CK135作为第一时钟信号CK1以及时钟信号CK90作为第二时钟信号CK2;第三异或逻辑门XOR3会依据采样数据序列B2[n]以及采样数据序列C2[n]中的数据信号来产生迟延信号LA2,此时,时钟信号CK0作为第一时钟信号CK1以及时钟信号CK135作为第二时钟信号CK2;此外,第四异或逻辑门XOR4会依据采样数据序列D2[n]以及采样数据序列A1[n]中的数据信号来产生提前信号EA2,此时,时钟信号CK45作为第一时钟信号CK1以及时钟信号CK0作为第二时钟信号CK2。
请参考图8,图8为本发明相位检测器的第四实施例的示意图。图8的相位检测器800的架构与图2的相位检测器200类似,而两者不同之处在于相位检测器800中的第一数据输入信号DIN与第二数据输入信号DIN’系构成一差动信号对,如图8所示,第一触发器FF1依据时钟信号CK90来对第一数据输入信号DIN进行采样以产生采样数据序列A[n],第二触发器FF2依据时钟信号CK0来对第二数据输入信号DIN’进行采样以产生采样数据序列B[n]以及采样数据序列B`[n],第三触发器FF3耦接第一触发器FF1,用以依据时钟信号CK0来对采样数据序列A[n]再进行采样以产生采样数据序列C[n],第四触发器FF4耦接第二触发器FF2,用以依据时钟信号CK90来对采样数据序列B[n]再进行采样以产生采样数据序列D[n]以及采样数据序列D`[n],第一异或逻辑门XOR1会依据采样数据序列B`[n]以及采样数据序列C[n]中的数据信号来产生迟延信号LA1,第二异或逻辑门XOR2依据采样数据序列A[n]以及采样数据序列D`[n]来产生提前信号EA1。值得注意的是,在此实施例中,因为第一数据输入信号DIN与第二数据输入信号DIN’为一差动信号对,故数据输入信号的负载相较于图2的相位检测器200便少了一半。
请参考图9,图9为本发明相位检测器的第五实施例的示意图。图9的相位检测器900的架构与图8的相位检测器800类似,可视为图8的相位检测器800的一变化实施例,两者不同之处在于:相位检测器900中的第四触发器FF4耦接第二触发器FF2的反向输出端,并依据时钟信号CK90来对采样数据序列B`[n]再进行采样以产生采样数据序列D[n]以及采样数据序列D`[n],如此一来,第一异或逻辑门XOR1会依据采样数据序列B`[n]以及采样数据序列C[n]中的数据信号来产生迟延信号LA1,以及第二异或逻辑门XOR2依据采样数据序列A[n]以及采样数据序列D[n]来产生提前信号EA1。
请参考图10,图10为本发明相位检测器的第六实施例的示意图。图10的相位检测器1000的架构与图5的相位检测器500类似,而两者不同之处在于:相位检测器1000中的第一数据输入信号DIN与第二数据输入信号DIN’系构成一差动信号对,本领域技术人员应可依据上述对图5的相位检测器500以及图8的相位检测器800的说明来轻易推导相位检测器1000的运作原理,故在此便不再赘述。
请参考图11,图11为本发明相位检测器的第七实施例的示意图。图11的相位检测器1100的架构与图10的相位检测器1000类似,而两者不同之处在于:相位检测器1100中的第四触发器FF4耦接第二触发器FF2的反向输出端,并依据时钟信号CK135来对采样数据序列B1`[n]再进行采样以产生采样数据序列D1[n]以及采样数据序列D1`[n],第八触发器FF8耦接第六触发器FF6的反向输出端,并依据时钟信号CK45来对采样数据序列B2`[n]再进行采样以产生采样数据序列D2[n]以及采样数据序列D2`[n]。本领域技术人员应可依据上述对图5的相位检测器500以及图9的相位检测器900的说明来轻易推导相位检测器1100的运作原理,故在此便不再赘述。
请注意,上述的实施例仅为用来说明本发明的可行的设计变化,并非本发明的限制条件。上述实施例的电路皆是以逻辑门与触发器连接而成,毫无疑问地,熟知此项技艺者应可了解,在不违背本发明的精神下,同样的一个功能可以应用不同的逻辑门组合来加以实现。举例来说,本领域技术人员可以通过布林代数(Boolean algebra)的运算,来模拟出其他具有相同功能的电路,而这些等效的逻辑电路设计均属本发明的范围。
请参考图12,图12为本发明时钟数据恢复装置1200的一实施例的示意图。如图12所示,时钟数据恢复装置1200包含有一相位检测器1210、一充电泵1220、一回路滤波器1230以及一可控制振荡器(例如电压控制振荡器或其它种类的振荡电路)1240,相位检测器1210用来依据多个时钟信号(例如CK0、CK45、CK90与CK135)来对一第一数据输入信号DIN1以及一第二数据输入信号DIN2进行采样并产生一相位检测结果DR,充电泵1220用来依据相位检测结果DR来产生一充电控制信号CC,回路滤波器1230用来依据充电控制信号CC来产生一振荡器控制信号VC,而可控制振荡器1240用来接收振荡器控制信号VC,并且使用振荡器控制信号VC补偿这些时钟信号的多个频率,并且输出这些补偿过的时钟信号至相位检测器1210。请注意,时钟数据恢复装置1200的运作原理为业界所知悉,本领域技术人员应可轻易将上述图1、图2、图5、图8、图9、图10与图11所示的相位检测器100、200、500、800、900、1000以及1100应用于时钟数据恢复装置1200中,为简洁起见,相关细节在此便不再赘述。
请参考图13,图13为本发明相位检测方法的一操作范例的流程图。本发明相位检测方法可应用于上述的实施例中的相位检测器,并可简单归纳如下(请注意,假若可获得实质上相同的结果,则这些步骤并不一定要遵照图13所示的执行次序来执行):
步骤S1300:开始。
步骤S1310:依据一第一时钟信号来对一第一数据输入信号进行采样以产生一第一数据信号。
步骤S1320:依据一第二时钟信号来对一第二数据输入信号进行采样以产生一第二数据信号。
步骤S1330:依据该第一时钟信号来对该第二数据信号进行采样以产生一第三数据信号。
步骤S1340:依据该第一数据信号以及该第三数据信号来产生一相位检测结果。
由于熟习技艺者可基于上述有关于相位检测器的说明书段落而轻易地了解图13所示的各步骤如何运作,为简洁起见,在此便不再赘述。
上述各流程的步骤仅为本发明所举可行的实施例,并非限制本发明的限制条件,且在不违背本发明的精神的情况下,这些方法可还包含其他的中间步骤或者可将几个步骤合并成单一步骤,以做适当的变化。
由上可知,本发明提供一种相位检测方法、执行此方法的相位检测器以及内建此相位检测器的时钟-数据恢复装置。利用两个时钟信号来对数据输入信号进行两次采样不但可以解决时钟信号之间相位误差的问题,更可确保时钟信号的采样边沿可对准输入信号的中央部位,来获得最正确的采样数据,也可减少异或逻辑门的使用数量。此外,当数据输入信号采用差动信号对,则数据输入信号的负载便可降低。
以上所述仅为本发明的优选实施例,凡依本发明权利要求书所做的均等变化与修饰,皆应属本发明的涵盖范围。
Claims (20)
1.一种相位检测器,包含有:
一第一采样单元,用来依据一第一时钟信号来对一第一数据输入信号进行采样以产生一第一数据信号;
一采样模块,包含有:
一第二采样单元,用来依据一第二时钟信号来对一第二数据输入信号进行采样以产生一第二数据信号;以及
一第三采样单元,耦接于该第二采样单元,用来依据该第一时钟信号来对该第二数据信号进行采样以产生一第三数据信号;以及
一相位决定模块,耦接于该第一采样单元以及该第三采样单元,用来依据该第一数据信号以及该第三数据信号来产生一相位检测结果。
2.如权利要求1所述的相位检测器,其中该相位决定模块为一异或逻辑门,用来对该第一数据信号以及该第三数据信号执行一异或逻辑运算,以产生该相位检测结果。
3.如权利要求1所述的相位检测器,其中该相位检测结果便代表该第一时钟信号以及该第二时钟信号的一提前或一迟延的判别结果。
4.如权利要求1所述的相位检测器,其中该第一采样单元、该第二采样单元以及该第三采样单元均为触发器。
5.如权利要求1所述的相位检测器,其中该第一数据输入信号与该第二数据输入信号为同一数据输入信号。
6.如权利要求1所述的相位检测器,其中该第一数据输入信号与该第二数据输入信号为差动信号对。
7.如权利要求1所述的相位检测器,其中该第一时钟信号与该第二时钟信号之间具有45度或90度的相位差。
8.一种相位检测方法,包含有:
依据一第一时钟信号来对一第一数据输入信号进行采样以产生一第一数据信号;
依据一第二时钟信号来对一第二数据输入信号进行采样以产生一第二数据信号;以及
依据该第一时钟信号来对该第二数据信号进行采样以产生一第三数据信号;以及
依据该第一数据信号以及该第三数据信号来产生一相位检测结果。
9.如权利要求8所述的相位检测方法,其中依据该第一数据信号以及该第三数据信号来产生一相位检测结果的步骤包含有对该第一数据信号以及该第三数据信号执行一异或逻辑运算,以产生该相位检测结果。
10.如权利要求8所述的相位检测方法,其中该相位检测结果便代表该第一时钟信号以及该第二时钟信号的一提前或一迟延的判别结果。
11.如权利要求8所述的相位检测方法,其中该第一数据输入信号与该第二数据输入信号为同一数据输入信号。
12.如权利要求8所述的相位检测方法,其中该第一数据输入信号与该第二数据输入信号为差动信号对。
13.如权利要求8所述的相位检测方法,其中该第一时钟信号与该第二时钟信号之间具有45度或90度的相位差。
14.一种时钟数据恢复装置,包含有:
一相位检测器,包含有:
一第一采样单元,用来依据一第一时钟信号来对一第一数据输入信号进行采样以产生一第一数据信号;
一采样模块,包含有:
一第二采样单元,用来依据一第二时钟信号来对一第二数据输入信号进行采样以产生一第二数据信号;以及
一第三采样单元,耦接于该第二采样单元,用来依据该第一时钟信号来对该第二数据信号进行采样以产生一第三数据信号;以及
一相位决定模块,耦接于该第一采样单元以及该第三采样单元,用来依据该第一数据信号以及该第三数据信号来产生一相位检测结果;
一充电泵,耦接于该相位检测器,用来依据该相位检测结果来产生一充电控制信号;
一回路滤波器,耦接于该充电泵,用来依据该该充电控制信号来产生一振荡器控制信号;以及
一可控制振荡器,耦接于该充电泵以及该回路滤波器,用来接收该振荡器控制信号,并且使用该振荡器控制信号补偿这些时钟信号的多个频率,并且输出这些补偿过的时钟信号。
15.如权利要求14所述的时钟数据恢复装置,其中该相位决定模块为一异或逻辑门,用来对该第一数据信号以及该第三数据信号执行一异或逻辑运算,以产生该相位检测结果。
16.如权利要求14所述的时钟数据恢复装置,其中该相位检测结果便代表该第一时钟信号以及该第二时钟信号的一提前或一迟延的判别结果。
17.如权利要求14所述的时钟数据恢复装置,其中该第一采样单元、该第二采样单元以及该第三采样单元均为触发器。
18.如权利要求14所述的相位检测器,其中该第一数据输入信号与该第二数据输入信号为同一数据输入信号。
19.如权利要求14所述的时钟数据恢复装置,其中该第一数据输入信号与该第二数据输入信号为差动信号对。
20.如权利要求14所述的时钟数据恢复装置,其中该第一时钟信号与该第二时钟信号之间具有45度或90度的相位差。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110008707.3A CN102594340B (zh) | 2011-01-17 | 2011-01-17 | 相位检测器、相位检测方法以及时钟数据恢复装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110008707.3A CN102594340B (zh) | 2011-01-17 | 2011-01-17 | 相位检测器、相位检测方法以及时钟数据恢复装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102594340A true CN102594340A (zh) | 2012-07-18 |
CN102594340B CN102594340B (zh) | 2015-05-27 |
Family
ID=46482599
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110008707.3A Active CN102594340B (zh) | 2011-01-17 | 2011-01-17 | 相位检测器、相位检测方法以及时钟数据恢复装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102594340B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103762976A (zh) * | 2014-01-15 | 2014-04-30 | 四川和芯微电子股份有限公司 | Cdr锁定检测电路 |
CN103812474A (zh) * | 2012-11-13 | 2014-05-21 | 辉达公司 | 高分辨率相位检测器 |
US9471091B2 (en) | 2012-11-28 | 2016-10-18 | Nvidia Corporation | Periodic synchronizer using a reduced timing margin to generate a speculative synchronized output signal that is either validated or recalled |
CN112562307A (zh) * | 2020-12-07 | 2021-03-26 | 深圳创维-Rgb电子有限公司 | Iic信号传输系统、iic信号传输方法及存储介质 |
CN112653451A (zh) * | 2019-10-11 | 2021-04-13 | 瑞昱半导体股份有限公司 | 时钟数据恢复装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5799048A (en) * | 1996-04-17 | 1998-08-25 | Sun Microsystems, Inc. | Phase detector for clock synchronization and recovery |
US6347128B1 (en) * | 1998-07-20 | 2002-02-12 | Lucent Technologies Inc. | Self-aligned clock recovery circuit with proportional phase detector |
CN1913359A (zh) * | 2005-08-11 | 2007-02-14 | 三星电子株式会社 | 具有低时钟频率的时钟数据恢复装置及方法 |
CN1920582A (zh) * | 2005-08-25 | 2007-02-28 | 联发科技股份有限公司 | 相位检测器以及相关相位检测方法 |
CN101064507A (zh) * | 2006-04-26 | 2007-10-31 | 矽统科技股份有限公司 | 取样数据的方法与电路 |
EP2131523A1 (en) * | 2007-11-06 | 2009-12-09 | Thine Electronics, Inc. | Clock data restoration device |
-
2011
- 2011-01-17 CN CN201110008707.3A patent/CN102594340B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5799048A (en) * | 1996-04-17 | 1998-08-25 | Sun Microsystems, Inc. | Phase detector for clock synchronization and recovery |
US6347128B1 (en) * | 1998-07-20 | 2002-02-12 | Lucent Technologies Inc. | Self-aligned clock recovery circuit with proportional phase detector |
CN1913359A (zh) * | 2005-08-11 | 2007-02-14 | 三星电子株式会社 | 具有低时钟频率的时钟数据恢复装置及方法 |
CN1920582A (zh) * | 2005-08-25 | 2007-02-28 | 联发科技股份有限公司 | 相位检测器以及相关相位检测方法 |
CN101064507A (zh) * | 2006-04-26 | 2007-10-31 | 矽统科技股份有限公司 | 取样数据的方法与电路 |
EP2131523A1 (en) * | 2007-11-06 | 2009-12-09 | Thine Electronics, Inc. | Clock data restoration device |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103812474A (zh) * | 2012-11-13 | 2014-05-21 | 辉达公司 | 高分辨率相位检测器 |
US9471091B2 (en) | 2012-11-28 | 2016-10-18 | Nvidia Corporation | Periodic synchronizer using a reduced timing margin to generate a speculative synchronized output signal that is either validated or recalled |
CN103762976A (zh) * | 2014-01-15 | 2014-04-30 | 四川和芯微电子股份有限公司 | Cdr锁定检测电路 |
CN103762976B (zh) * | 2014-01-15 | 2016-09-07 | 四川和芯微电子股份有限公司 | Cdr锁定检测电路 |
CN112653451A (zh) * | 2019-10-11 | 2021-04-13 | 瑞昱半导体股份有限公司 | 时钟数据恢复装置 |
CN112653451B (zh) * | 2019-10-11 | 2024-02-09 | 瑞昱半导体股份有限公司 | 时钟数据恢复装置 |
CN112562307A (zh) * | 2020-12-07 | 2021-03-26 | 深圳创维-Rgb电子有限公司 | Iic信号传输系统、iic信号传输方法及存储介质 |
CN112562307B (zh) * | 2020-12-07 | 2022-04-12 | 深圳创维-Rgb电子有限公司 | Iic信号传输系统、iic信号传输方法及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN102594340B (zh) | 2015-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105391537B (zh) | 在电子设备中执行数据采样控制的方法及其装置 | |
US4535459A (en) | Signal detection apparatus | |
US7482841B1 (en) | Differential bang-bang phase detector (BBPD) with latency reduction | |
CN102594340B (zh) | 相位检测器、相位检测方法以及时钟数据恢复装置 | |
CN100571116C (zh) | 一种数据时钟恢复电路 | |
CN100462726C (zh) | 相位检测器以及相关相位检测方法 | |
CN103475362B (zh) | 基于过采样的无需时钟恢复的数据恢复电路 | |
US9054941B2 (en) | Clock and data recovery using dual manchester encoded data streams | |
CN101867368A (zh) | 时钟数据恢复电路和倍频时钟生成电路 | |
US9543937B2 (en) | Multi-phase clock generation | |
KR20070093322A (ko) | 지연동기회로 및 반도체 집적회로장치 | |
CN104967445B (zh) | 相位检测装置以及相位调整方法 | |
CN109039307A (zh) | 双沿防抖电路结构 | |
US10615956B2 (en) | Clock and data recovery device and phase detection method | |
CN114221651A (zh) | 一种应用于lvds数据接收的时钟相位自动调整电路 | |
CN106209075A (zh) | 数字延迟单元与信号延迟电路 | |
JP2004135318A (ja) | 改善されたタイミングマージンを有する位相検出器 | |
US20130321047A1 (en) | Distortion tolerant clock and data recovery | |
US20160373244A1 (en) | Phase tracking for clock and data recovery | |
US11923858B2 (en) | Clock data recovery circuit | |
US11402431B2 (en) | Detection circuit and detection method | |
KR101593678B1 (ko) | 클럭 및 데이터 복원 회로 및 그 방법 | |
CN105099410A (zh) | 时脉资料回复电路与方法以及等化讯号分析电路与方法 | |
CN102916700B (zh) | 数据传输装置及方法 | |
Bisht | Design of PLL-Based Clock and Data Recovery Circuits for High-Speed SerDes Links |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |