CN100571116C - 一种数据时钟恢复电路 - Google Patents
一种数据时钟恢复电路 Download PDFInfo
- Publication number
- CN100571116C CN100571116C CNB2005100937373A CN200510093737A CN100571116C CN 100571116 C CN100571116 C CN 100571116C CN B2005100937373 A CNB2005100937373 A CN B2005100937373A CN 200510093737 A CN200510093737 A CN 200510093737A CN 100571116 C CN100571116 C CN 100571116C
- Authority
- CN
- China
- Prior art keywords
- clock
- data
- unit
- signal
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明的一种数据时钟恢复电路，包括：分别用于接收正/负极性数据的脉冲宽度/边沿检测单元、脉冲展宽单元、时钟锁相跟踪单元、时钟滤波单元、数据延迟线单元、数据采样锁存单元；所述正/负极性数据依次输入所述脉冲宽度/边沿检测单元，将高速时钟检测到的数据边沿脉冲信号输出给对应的脉冲展宽单元；所述脉冲展宽单元输出的表示展宽信号相位的计数器值分别送入所述时钟锁相跟踪模块，输出滤波后的时钟；经过对应延迟线单元的归零码信号送入对应数据锁存模块；分别用滤波后的时钟将恢复的数据锁存输出，得到恢复的正极性数据和恢复的负极性数据。本发明电路取得了锁相跟踪速度快的进步，达到了提高输入抖动容限，提高了抗抖动能力的效果；本发明采用全同步设计，性能可靠，易于实现。
Description
技术领域
本发明涉及一种数据时钟恢复电路，尤其涉及通讯领域的E1/T1低速数据链路的数据时钟恢复电路。
背景技术
在现有通讯领域中，数据时钟恢复在很多接口上都不可缺少。时钟信息通过数据来传递，需要在数据中恢复出时钟，同时也就恢复出数据。在各种接口上，数据受到外界信号干扰时常有一定的抖动。因此，需要数据时钟恢复电路能够容忍这种抖动，正确地恢复数据，因此，输入抖动容限这个指标与数据时钟恢复电路也密切相关，数据时钟恢复电路的质量决定了时钟数据的质量。
当前时钟数据恢复电路有多种，通常分高速数据和低速数据的恢复。高速数据的恢复常采用多相时钟与模拟数字混合电路的实现，低速数据的恢复常采用高速时钟进行鉴相，并采用全数字电路实现。
目前一般通过加减脉冲的电路来调整时钟的相位。如图1所示为一典型的数据时钟恢复电路，移位电路将数据在高速时钟下串行移入，鉴相器逐个周期地比较输出时钟和输入数据的相位，进行相位检测，根据其相位的超前和滞后相应地输出一个超前和滞后脉冲，以调节输出时钟的相位。鉴相器电路采用相位比较方法，通过比较输入数据和输出时钟的相位来达到鉴相目的。鉴相模块输出的超前滞后脉冲控制加减脉冲计数器。高速时钟经过两次二分频后的时钟，作为加减脉冲计数器的时钟。加减脉冲计数器根据鉴相输出结果调整后就得到恢复时钟，通过恢复时钟对输入数据进行锁存，就可以得到恢复数据。通过加减脉冲的方法在一个信号周期只能比较一次，因此调整的幅度也只有一个高速时钟脉冲的宽度，所以现有技术中的锁相环存在跟踪缓慢的缺点。如图2表示实际的时钟边沿比期望的理想时钟边沿来得早。图3表示该实际的时钟边沿比期望的理想时钟边沿来得晚。如果出现图2和图3中抖动比较大的数据，传统数据时钟恢复电路输入抖动容限值比较低，对高频和低频抖动都不能很好的容忍，因而就会产生误码。因此现有技术的电路中需要较多的异步电路，其可靠性差。
发明内容
本发明的目的是提供一种数据时钟恢复电路，为了克服现有技术中的锁相环跟踪缓慢缺点，解决现有技术中存在的输入抖动容限差较低的问题；同时在整个电路中都采用高速时钟，为同步电路设计，其可靠性高。
本发明的技术方案如下：
一种数据时钟恢复电路，其中，包括：分别用于接收正/负极性数据的脉冲宽度/边沿检测单元、脉冲展宽单元、时钟锁相跟踪单元、时钟滤波单元、数据延迟线单元和数据采样锁存单元；
并且，所述正/负极性数据依次输入所述脉冲宽度/边沿检测单元，将高速时钟检测到的数据脉冲边沿信号输出给对应的所述脉冲展宽单元；所述脉冲展宽单元根据前级送出的所述脉冲边沿信号，通过高速时钟将所述脉冲边沿信号展宽为输入信号标称周期的一半，即归零码信号；同时输出能表示展宽信号相位的计数器；所述脉冲展宽单元输出的归零码信号进入对应的所述数据延迟线单元，延迟的高速时钟周期与所述时钟滤波单元的输入输出延迟周期相同；
所述脉冲展宽单元输出的表示展宽信号相位的计数器值分别送入所述时钟锁相跟踪单元，输出滤波后的时钟；
经过对应的所述数据延迟线单元的归零码信号送入对应的所述数据采样锁存单元；分别用滤波后的时钟将恢复的数据锁存输出，得到恢复的正极性数据和恢复的负极性数据。
所述的电路，其中还包括：当对应的表示展宽信号相位的计数器值为归零码信号高电平中间值时，复位所述时钟锁相跟踪单元的计数器。
所述的电路，其中还包括：所述时钟锁相跟踪单元输出的恢复时钟输入所述时钟滤波单元进行滤波，将恢复时钟小于标称频率50％的高脉冲滤除。
本发明所提供的一种数据时钟恢复电路，与原有技术相比，取得了锁相跟踪速度快的进步，达到了提高输入抖动容限，提高了抗抖动能力的效果。
附图说明
图1是传统的数据时钟恢复电路示意图；
图2是现有技术的时钟压缩抖动的示意图；
图3是现有技术的时钟扩张抖动的示意图；
图4是本发明的数据时钟恢复电路的数据时钟恢复电路实现原理框图：
图5是没有采用本发明电路的数据时钟恢复电路的输入抖动容限指标图；
图6是采用本发明电路的数据时钟恢复电路的输入抖动容限指标图。
具体实施方式
以下结合附图，将对本发明的各较佳实施例进行较为详细的说明。
本发明所述数据时钟恢复电路，如图4所示，其包括：脉冲宽度/边沿检测单元A/B、脉冲展宽单元A/B、时钟锁相跟踪单元、时钟滤波单元、数据延迟线单元A/B、和数据采样锁存单元A/B。本发明电路有接收正极性数据通路和接收负极性数据通路，两者的处理方法是一致的，此处A/B即代表了不同通路，并非部件标号。
将接收正极性数据输入到所述脉冲宽度/边沿检测单元A，将高速时钟检测到的数据边沿脉冲信号输出给脉冲展宽单元A。脉冲展宽单元A根据前级送出的脉冲边沿信号，通过高速时钟将其展宽为输入信号标称周期的一半，即归零码信号；同时输出能表示展宽信号相位的计数器。脉冲展宽单元A输出归零码信号进入数据延迟线A单元，延迟的高速时钟周期与时钟滤波单元的输入输出延迟周期相同。
将接收负极性数据输入脉冲宽度/边沿检测单元B，将高速时钟检测到的数据边沿脉冲信号输出给脉冲展宽单元B。脉冲展宽单元B根据前级送出的脉冲边沿信号，通过高速时钟将其展宽为输入信号标称周期的一半，即归零码信号；同时输出能表示展宽信号相位的计数器。脉冲展宽单元B输出归零码信号进入数据延迟线B单元，延迟的高速时钟周期与时钟滤波单元的输入输出延迟周期相同。
脉冲展宽单元A输出的表示展宽信号相位的计数器与脉冲展宽单元B输出的表示展宽信号相位的计数器值送入时钟锁相跟踪模块，当相位计数器A/B值为归零码信号高电平中间值时，复位时钟锁相跟踪模块单元的计数器。时钟锁相跟踪模块输出的恢复时钟输入时钟滤波模块进行滤波，将恢复时钟小于标称频率50％的高脉冲滤除，输出滤波后的时钟。
经过延迟线A的归零码信号送入数据锁存模块A；经过延迟线B的归零码信号送入数据锁存模块B。数据锁存模块A与数据锁存模块B分别用滤波后的时钟将恢复的数据锁存输出，分别得到恢复的正极性数据和恢复的负极性数据。
现在以E1数据链路来进行说明本发明电路的实施方式，其中E1数据标称频率为2.048MHz，周期为488ns，高速时钟采用标称频率的32倍，即65M时钟。
首先对数据进行脉冲宽度检测与脉冲边沿检测，当输入的脉冲宽度小于4个高速时钟周期即60ns左右时，不认为是有效数据。输入的正负极性数据分别输入脉冲宽度/边沿检测单元A/B，如果脉冲宽度满足要求，脉冲宽度/边沿检测单元A就输出脉冲的边沿，以利于后续脉冲展宽AB单元进行处理。脉冲展宽A单元根据检测到的脉冲边沿将其展宽为244ns宽度(16个周期)的归零信号，同时输出展宽信号的相位计数器，该计数器记录展宽脉冲的16个周期的相位，当没有信号时，保持为固定的相位5’b1_0000。脉冲展宽单元B同脉冲展宽单元A。
时钟锁相跟踪单元为一32分频的计数器，当脉冲展宽单元A/B送出的相位计数器任一个为5’b0_0111时，就同步复位计数器，计数器的最高位输出锁相时钟。得到的锁相时钟送入时钟滤波单元，时钟滤波单元滤除锁相时钟中高电平小于244ns(16个时钟周期)的脉冲，这个滤波过程需要16个时钟周期的信号延迟。该单元输出的信号即为恢复的时钟。
送入时钟延迟线A/B单元的归零信号也需要延迟16个时钟周期以和恢复时钟保持相同的相位。以上描述的电路单元都工作在高速时钟65MHz的频率下。
数据采样锁存单元A/B通过时钟滤波单元输出的恢复时钟，将延迟的归零信号锁存输出，即得到恢复的正负极性数据。
综上所述，本电路实现方法简单，全同步设计，性能指标好。如图5和图6分别表明了采用原有技术和本发明电路技术的输入抖动容限指标。图中下面的虚线表明标准要求的输入抖动容限范围，在虚线上面的距离越大，输入抖动容限越好。从图5和图6可以看出，采用本发明所述方法，与原有技术相比，取得了锁相跟踪速度快的进步，达到了提高输入抖动容限，提高抗抖动能力的效果。
应当理解的是，上述针对具体实施方式的描述较为具体，并不能因此而认为是对本发明专利保护范围的限制，本发明的专利保护范围应以所附权利要求为准。
Claims (3)
1、一种数据时钟恢复电路，其特征在于，包括：分别用于接收正/负极性数据的脉冲宽度/边沿检测单元、脉冲展宽单元、时钟锁相跟踪单元、时钟滤波单元、数据延迟线单元和数据采样锁存单元；
并且，所述正/负极性数据依次输入所述脉冲宽度/边沿检测单元，将高速时钟检测到的数据脉冲边沿信号输出给对应的所述脉冲展宽单元；所述脉冲展宽单元根据前级送出的所述脉冲边沿信号，通过高速时钟将所述脉冲边沿信号展宽为输入信号标称周期的一半，即归零码信号；同时输出能表示展宽信号相位的计数器；所述脉冲展宽单元输出的归零码信号进入对应的所述数据延迟线单元，延迟的高速时钟周期与所述时钟滤波单元的输入输出延迟周期相同；
所述脉冲展宽单元输出的表示展宽信号相位的计数器值分别送入所述时钟锁相跟踪单元，输出滤波后的时钟；
经过对应的所述数据延迟线单元的归零码信号送入对应的所述数据采样锁存单元；分别用滤波后的时钟将恢复的数据锁存输出，得到恢复的正极性数据和恢复的负极性数据。
2、根据权利要求1所述的电路，其特征在于：当对应的表示展宽信号相位的计数器值为归零码信号高电平中间值时，复位所述时钟锁相跟踪单元的计数器。
3、根据权利要求2所述的电路，其特征在于：所述时钟锁相跟踪单元输出的恢复时钟输入所述时钟滤波单元进行滤波，将恢复时钟小于标称频率50％的高脉冲滤除。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100937373A CN100571116C (zh) | 2005-08-29 | 2005-08-29 | 一种数据时钟恢复电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100937373A CN100571116C (zh) | 2005-08-29 | 2005-08-29 | 一种数据时钟恢复电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1925387A CN1925387A (zh) | 2007-03-07 |
| CN100571116C true CN100571116C (zh) | 2009-12-16 |
Family
ID=37817880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100937373A Active CN100571116C (zh) | 2005-08-29 | 2005-08-29 | 一种数据时钟恢复电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100571116C (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4388571B2 (ja) * | 2007-10-31 | 2009-12-24 | Ｏｋｉセミコンダクタ株式会社 | 高速クロック検知回路 |
| CN101674173B (zh) * | 2009-10-26 | 2011-09-21 | 西安空间无线电技术研究所 | 一种高速并行8psk时钟恢复系统及恢复方法 |
| CN101771527A (zh) * | 2009-12-16 | 2010-07-07 | 南京弘毅电气自动化有限公司 | 一种异步通信的时钟提取装置和方法 |
| CN102201810A (zh) * | 2010-03-23 | 2011-09-28 | 奇景光电股份有限公司 | 控制时钟恢复的装置及其方法 |
| CN102075278B (zh) * | 2010-12-22 | 2013-09-04 | 桂林电子科技大学 | 多路自适应泛速率码速调整装置和方法 |
| CN103152155A (zh) * | 2012-10-22 | 2013-06-12 | 杭州开鼎科技有限公司 | 一种快速时钟数据恢复的方法 |
| CN104125178B (zh) * | 2013-04-24 | 2017-08-18 | 中国石油化工股份有限公司 | 一种抑制数字地震仪数据传输码间干扰的解码装置及方法 |
| CN103414452B (zh) * | 2013-07-23 | 2016-08-24 | 华为技术有限公司 | 时钟数据恢复装置及电子设备 |
| CN104503943A (zh) * | 2015-01-06 | 2015-04-08 | 烽火通信科技股份有限公司 | Mdio总线从设备及提高抗干扰能力的方法 |
| CN105007062B (zh) * | 2015-07-28 | 2018-02-23 | 金学成 | 一种智能功率模块高可靠性边沿脉冲产生电路 |
| CN105549487B (zh) * | 2016-01-26 | 2018-01-16 | 广州龙之杰科技有限公司 | 一种数字信号边沿延时修正系统及方法 |
| CN106027160A (zh) * | 2016-07-05 | 2016-10-12 | 桂林创研科技有限公司 | 并行光接收机 |
| US9735950B1 (en) * | 2016-10-18 | 2017-08-15 | Omnivision Technologies, Inc. | Burst mode clock data recovery circuit for MIPI C-PHY receivers |
| CN112039529A (zh) * | 2020-07-27 | 2020-12-04 | 深圳市风云实业有限公司 | 一种hdb3码的解码装置及方法 |
| CN113886315B (zh) * | 2021-09-23 | 2024-05-03 | 珠海一微半导体股份有限公司 | 一种时钟数据恢复系统、芯片及时钟数据恢复方法 |
-
2005
- 2005-08-29 CN CNB2005100937373A patent/CN100571116C/zh active Active
Non-Patent Citations (2)
| Title |
|---|
| EPON系统E1电路仿真及其时钟同步技术. 吴静等.兵工自动化，第23卷第6期. 2004 |
| EPON系统E1电路仿真及其时钟同步技术. 吴静等.兵工自动化，第23卷第6期. 2004 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1925387A (zh) | 2007-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100571116C (zh) | 一种数据时钟恢复电路 | |
| US8320770B2 (en) | Clock and data recovery for differential quadrature phase shift keying | |
| US6628112B2 (en) | System and method for detecting phase offset in a phase-locked loop | |
| CN102510328B (zh) | 一种高速并行接口电路 | |
| US6374361B1 (en) | Skew-insensitive low voltage differential receiver | |
| US7983368B2 (en) | Systems and arrangements for clock and data recovery in communications | |
| US8149980B2 (en) | System and method for implementing a phase detector to support a data transmission procedure | |
| CN102857220A (zh) | Usb2.0高速模式的串行时钟恢复电路 | |
| CN103378854A (zh) | 确保延迟锁定环中的锁定且避免谐波锁定的电路和方法 | |
| CN102931982B (zh) | 高速时钟数据恢复电路中的时钟相位判断电路和判断方法 | |
| CN112073169B (zh) | 一种串行通讯动态位恢复装置及方法 | |
| CA1253582A (en) | Clock recovery circuit | |
| CN102946306B (zh) | 时钟数据恢复电路结构及数字化时钟数据恢复方法 | |
| US20140334584A1 (en) | Systems and methods for tracking a received data signal in a clock and data recovery circuit | |
| CN101964657B (zh) | 低功耗usb电路 | |
| CN100463384C (zh) | 一种数据信号检测装置 | |
| US7209848B2 (en) | Pulse stretching architecture for phase alignment for high speed data acquisition | |
| CN101621346A (zh) | 一种具有自适应反馈的源同步接收装置及源同步方法 | |
| CN101026448A (zh) | 一种同步通信系统时钟再生方法及系统 | |
| CN101582693A (zh) | 时钟数据恢复器的频率检测电路与方法 | |
| CN105553470A (zh) | 一种基于半速率时钟恢复电路的串行器 | |
| CN202841098U (zh) | 高速输入输出接口及其接收电路 | |
| CN201804327U (zh) | 一种通用串行接口电路 | |
| US20140333352A1 (en) | Systems and methods for acquiring a received data signal in a clock and data recovery circuit | |
| CN104038216A (zh) | 一种高速信号中提取比特同步时钟的电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20070307 Assignee: SANECHIPS TECHNOLOGY Co.,Ltd. Assignor: ZTE Corp. Contract record no.: 2015440020319 Denomination of invention: Data clock recovery circuit Granted publication date: 20091216 License type: Common License Record date: 20151123 |
|
| LICC | Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20221116 Address after: 518055 Zhongxing Industrial Park, Liuxian Avenue, Xili street, Nanshan District, Shenzhen City, Guangdong Province Patentee after: SANECHIPS TECHNOLOGY Co.,Ltd. Address before: 518057 Department of law, Zhongxing building, South hi tech Industrial Park, Nanshan District hi tech Industrial Park, Guangdong, Shenzhen Patentee before: ZTE Corp. |
|
| TR01 | Transfer of patent right |