TWI497301B - 訊號處理方法、連接器與記憶體儲存裝置 - Google Patents

訊號處理方法、連接器與記憶體儲存裝置 Download PDF

Info

Publication number
TWI497301B
TWI497301B TW102104953A TW102104953A TWI497301B TW I497301 B TWI497301 B TW I497301B TW 102104953 A TW102104953 A TW 102104953A TW 102104953 A TW102104953 A TW 102104953A TW I497301 B TWI497301 B TW I497301B
Authority
TW
Taiwan
Prior art keywords
frequency
signal string
spread spectrum
signal
string
Prior art date
Application number
TW102104953A
Other languages
English (en)
Other versions
TW201432462A (zh
Inventor
An Chung Chen
Chih Ming Chen
Original Assignee
Phison Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phison Electronics Corp filed Critical Phison Electronics Corp
Priority to TW102104953A priority Critical patent/TWI497301B/zh
Priority to US13/863,386 priority patent/US9059789B2/en
Publication of TW201432462A publication Critical patent/TW201432462A/zh
Application granted granted Critical
Publication of TWI497301B publication Critical patent/TWI497301B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/713—Spread spectrum techniques using frequency hopping
    • H04B1/715—Interference-related aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0053—Closed loops

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

訊號處理方法、連接器與記憶體儲存裝置
本發明是有關於一種訊號處理方法，且特別是有關於一種連接器的訊號處理方法，以及使用此方法的連接器與記憶體儲存裝置。
數位相機、行動電話與MP3播放器在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體模組(例如，快閃記憶體)具有資料非揮發性、省電、體積小，以及無機械結構等特性，所以非常適合內建於上述所舉例的各種可攜式多媒體裝置中。
一般來說，可複寫式非揮發性記憶體模組會透過一個連接器耦接至一個主機系統。在一些通訊標準中，連接器與主機系統之間傳送的訊號串有可能會經過展頻(spread spectrum clock,SSC)操作，即訊號串的頻率會隨著時間在一定範圍內變化，以讓信號能量被分散到一個頻帶頻圍內，藉此使訊號的電磁干擾(Electromagnetic interference，EMI)得到抑制。展頻操作雖然較能 抵抗雜訊(noise)或干擾(interference)等影響，但會使用較大的頻寬，且訊號串的頻率可能會隨著時間變動。然而，在一些應用中，連接器中並沒有石英震盪器來產生準確的時脈訊號，此時連接器是參考主機系統所傳送的訊號串來產生時脈訊號。因此，如何在此沒有石英震盪器的情況下，連接器如何能產生一較精準且符合要求的輸出訊號，為此領域技術人員所關心的議題。
本發明範例實施例提供一種訊號處理方法、連接器與記憶體儲存裝置，可以使沒有石英震盪器的連接器產生一符合特定規範的輸出訊號。
本發明一範例實施例提出一種訊號處理方法，用於一連接器，其中連接器不包括一石英震盪器，訊號處理方法包括：接收來自一主機系統的一個第一訊號串；追蹤第一訊號串的傳輸頻率，並且取得第一訊號串相對於傳輸頻率的一頻率偏移量；根據此頻率偏移量判斷第一訊號串是否經過展頻操作以產生一個判斷結果；根據此判斷結果與傳輸頻率產生一個第二訊號串。
在一範例實施例中，上述追蹤第一訊號串的傳輸頻率的步驟包括：持續偵測第一訊號串的一平均頻率；判斷在一個第一時間區間內，此平均頻率是否在一變動範圍內；以及若在第一時間區間內該平均頻率都在變動範圍內，設定該平均頻率為上述的傳輸頻率。
在一範例實施例中，上述根據頻率偏移量判斷第一訊號串是否經過展頻操作的步驟包括：判斷頻率偏移量是否符合一個第一臨界值；以及若頻率偏移量符合第一臨界值，判斷第一訊號串經過展頻操作。
在一範例實施例中，上述的頻率偏移量為第一訊號串的一最大頻率與傳輸頻率的相減，或者為第一訊號串的一最小頻率與傳輸頻率的相減。
在一範例實施例中，上述根據頻率偏移量判斷第一訊號串是否經過展頻操作的步驟包括：在一個第二時間區間內累加頻率偏移量以產生一累積頻率差異值；判斷此累積頻率差異值是否符合一個第二臨界值；以及若累積頻率差異值符合第二臨界值，判斷第一訊號串經過展頻操作。
在一範例實施例中，上述根據判斷結果與傳輸頻率產生第二訊號串的步驟包括：若第一訊號串是經過展頻操作，根據一調整訊號對符合傳輸頻率的一資料訊號串執行中心展頻操作以產生第二訊號串。
在一範例實施例中，上述根據判斷結果與傳輸頻率產生第二訊號串的步驟包括：若第一訊號串是經過展頻操作，將一資料訊號串從傳輸頻率轉換至一補償頻率，其中補償頻率大於傳輸頻率；根據一調整訊號對符合補償頻率的資料訊號串進行一向下展頻操作以產生第二訊號串。
以另外一個角度來說，本發明一範例實施例提出一種連 接器。此連接器不包括石英震盪器，此連接器包括接收電路、頻率追蹤電路與傳送電路。接收電路是用以接收來自主機系統的第一訊號串。頻率追蹤電路是耦接至接收電路，用以追蹤第一訊號串的傳輸頻率。傳送電路是耦接至接收電路與頻率追蹤電路。接收電路也用以取得第一訊號串相對於傳輸頻率的一頻率偏移量，並且根據此頻率偏移量來判斷第一訊號串是否經過展頻操作以產生判斷結果。傳送電路也用以根據此判斷結果與傳輸頻率產生一個第二訊號串。
在一範例實施例中，上述頻率追蹤電路追蹤第一訊號串的傳輸頻率的操作包括：頻率追蹤器持續偵測第一訊號串的一平均頻率，並且判斷在一個第一時間區間內，此平均頻率是否在一變動範圍內；若在第一時間區間內此平均頻率都在變動範圍內，頻率追蹤器會設定此平均頻率為上述的傳輸頻率。
在一範例實施例中，上述的接收電路包括一展頻偵測器。上述接收電路根據頻率偏移量判斷第一訊號串是否經過展頻操作的操作包括：展頻偵測器判斷頻率偏移量是否符合一個第一臨界值；以及若頻率偏移量符合第一臨界值，展頻偵測器判斷第一訊號串經過展頻操作。
在一範例實施例中，上述接收電路根據頻率偏移量判斷第一訊號串是否經過展頻操作的操作包括：展頻偵測器在一個第二時間區間內累加頻率偏移量以產生一累積頻率差異值；展頻偵測器判斷此累積頻率差異值是否符合一個第二臨界值；若累積頻 率差異值符合第二臨界值，展頻偵測器判斷第一訊號串經過展頻操作。
在一範例實施例中，上述傳送電路根據判斷結果與傳輸頻率產生第二訊號串的操作包括：若第一訊號串是經過展頻操作，傳送電路根據一調整訊號對符合傳輸頻率的一資料訊號串執行一中心展頻操作以產生第二訊號串。
在一範例實施例中，上述傳送電路根據判斷結果與傳輸頻率產生第二訊號串的操作包括：若第一訊號串是經過展頻操作，傳送電路將一資料訊號串從該傳輸頻率轉換至一補償頻率，其中補償頻率大於傳輸頻率；傳送電路根據一調整訊號對符合補償頻率的資料訊號串進行一向下展頻操作以產生第二訊號串。
以另外一個角度來說，本發明一範例實施例提出一種記憶體儲存裝置，包括可複寫式非揮發性記憶體模組、記憶體控制器與連接器。可複寫式非揮發性記憶體模組包括多個實體抹除單元。記憶體控制器是耦接至可複寫式非揮發性記憶體模組。連接器是耦接至記憶體控制器，用以耦接至一主機系統。此連接器不包括一石英震盪器，此連接器包括接收電路、頻率追蹤電路與傳送電路。接收電路是用以接收來自主機系統的第一訊號串。頻率追蹤電路是耦接至接收電路，用以追蹤第一訊號串的傳輸頻率。傳送電路是耦接至接收電路與頻率追蹤電路。接收電路也用以取得第一訊號串相對於傳輸頻率的一頻率偏移量，並且根據此頻率偏移量來判斷第一訊號串是否經過展頻操作以產生判斷結果。傳 送電路也用以根據此判斷結果與傳輸頻率產生一個第二訊號串。
基於上述，本發明範例實施例提出的訊號處理方法、連接器與記憶體儲存裝置，可以在沒有石英震盪器的情況下偵測來自主機系統的訊號串是否經過展頻操作，並且對應地對傳送給主機系統的訊號串進行展頻操作。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
1000‧‧‧主機系統
1100‧‧‧電腦
1102‧‧‧微處理器
1104‧‧‧隨機存取記憶體
1106‧‧‧輸入/輸出裝置
1108‧‧‧系統匯流排
1110‧‧‧資料傳輸介面
1202‧‧‧滑鼠
1204‧‧‧鍵盤
1206‧‧‧顯示器
1208‧‧‧印表機
1212‧‧‧隨身碟
1214‧‧‧記憶卡
1216‧‧‧固態硬碟
1310‧‧‧數位相機
1312‧‧‧SD卡
1314‧‧‧MMC卡
1316‧‧‧記憶棒
1318‧‧‧CF卡
1320‧‧‧嵌入式儲存裝置
100‧‧‧記憶體儲存裝置
102‧‧‧連接器
104‧‧‧記憶體控制器
106‧‧‧可複寫式非揮發性記憶體模組
108(0)~108(R)‧‧‧實體抹除單元
302‧‧‧第一訊號串
304‧‧‧頻率資訊
306‧‧‧時脈訊號
308‧‧‧判斷結果
310‧‧‧接收電路
320‧‧‧頻率追蹤電路
330‧‧‧傳送電路
402‧‧‧控制碼
404‧‧‧參考時脈
410‧‧‧頻率偵測器
420‧‧‧時脈資料回復電路
430‧‧‧展頻偵測器
450‧‧‧時脈產生電路
454‧‧‧參考時脈產生器
452‧‧‧鎖相迴路
502‧‧‧傳輸頻率
602、608、804‧‧‧頻率
604、606‧‧‧頻率偏移量
702、706‧‧‧時間區間
704、708‧‧‧區域
802、806‧‧‧資料訊號串
804‧‧‧補償頻率
S902、S904、S906、S908‧‧‧訊號處理方法的步驟
圖1A是根據一範例實施例所繪示的主機系統與記憶體儲存裝置。
圖1B是根據一範例實施例所繪示的電腦、輸入/輸出裝置與記憶體儲存裝置的示意圖。
圖1C是根據一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。
圖2是繪示圖1A所示的記憶體儲存裝置的概要方塊圖。
圖3是根據一範例實施例繪示連接器的部份方塊圖。
圖4是根據一範例實施例繪示連接器102的部份方塊圖。
圖5是根據一範例實施例繪示追蹤第一訊號串的示意圖。
圖6與7是根據一範例實施例繪示判斷是否經過展頻操作的示意圖。
圖8A與圖8B是根據一範例實施例繪示產生第二訊號串的示意圖。
圖9是根據一範例實施例繪示訊號處理方法的流程圖。
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1A是根據一範例實施例所繪示的主機系統與記憶體儲存裝置。
請參照圖1A，主機系統1000一般包括電腦1100與輸入/輸出(input/output,I/O)裝置1106。電腦1100包括微處理器1102、隨機存取記憶體(random access memory,RAM)1104、系統匯流排1108與資料傳輸介面1110。輸入/輸出裝置1106包括如圖1B的滑鼠1202、鍵盤1204、顯示器1206與印表機1208。必須瞭解的是，圖1B所示的裝置非限制輸入/輸出裝置1106，輸入/輸出裝置1106可更包括其他裝置。
在本發明實施例中，記憶體儲存裝置100是透過資料傳輸介面1110與主機系統1000的其他元件耦接。藉由微處理器1102、隨機存取記憶體1104與輸入/輸出裝置1106的運作可將資料寫入至記憶體儲存裝置100或從記憶體儲存裝置100中讀取資 料。例如，記憶體儲存裝置100可以是如圖1B所示的隨身碟1212、記憶卡1214或固態硬碟(Solid State Drive,SSD)1216等的可複寫式非揮發性記憶體儲存裝置。
一般而言，主機系統1000為可實質地與記憶體儲存裝置100配合以儲存資料的任意系統。雖然在本範例實施例中，主機系統1000是以電腦系統來作說明，然而，在本發明另一範例實施例中主機系統1000可以是數位相機、攝影機、通信裝置、音訊播放器或視訊播放器等系統。例如，在主機系統為數位相機(攝影機)1310時，可複寫式非揮發性記憶體儲存裝置則為其所使用的SD卡1312、MMC卡1314、記憶棒(memory stick)1316、CF卡1318或嵌入式儲存裝置1320(如圖1C所示)。嵌入式儲存裝置1320包括嵌入式多媒體卡(Embedded MMC,eMMC)。值得一提的是，嵌入式多媒體卡是直接耦接於主機系統的基板上。
圖2是繪示圖1A所示的記憶體儲存裝置的概要方塊圖。
請參照圖2，記憶體儲存裝置100包括連接器102、記憶體控制器104與可複寫式非揮發性記憶體模組106。
在本範例實施例中，連接器102是相容於通用序列匯流排(Universal Serial Bus,USB)標準。然而，必須瞭解的是，本發明不限於此，連接器102亦可以是符合序列先進附件(Serial Advanced Technology Attachment,SATA)標準、並列先進附件(Parallel Advanced Technology Attachment,PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers,IEEE)1394標 準、高速周邊零件連接介面(Peripheral Component Interconnect Express,PCI Express)標準、安全數位(Secure Digital,SD)介面標準、超高速一代(Ultra High Speed-I，UHS-I)介面標準、超高速二代(Ultra High Speed-II，UHS-II)介面標準、記憶棒(Memory Stick,MS)介面標準、多媒體儲存卡(Multi Media Card,MMC)介面標準、崁入式多媒體儲存卡(Embedded Multimedia Card，eMMC)介面標準、通用快閃記憶體(Universal Flash Storage，UFS)介面標準、小型快閃(Compact Flash,CF)介面標準、整合式驅動電子介面(Integrated Device Electronics,IDE)標準或其他適合的標準。
記憶體控制器104用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令，並且根據主機系統1000的指令在可複寫式非揮發性記憶體模組106中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組106是耦接至記憶體控制器104，並且用以儲存主機系統1000所寫入之資料。可複寫式非揮發性記憶體模組106具有實體抹除單元108(0)~108(R)。例如，實體抹除單元108(0)~108(R)可屬於同一個記憶體晶粒(die)或者屬於不同的記憶體晶粒。每一實體抹除單元分別具有複數個實體程式化單元，並且屬於同一個實體抹除單元之實體程式化單元可被獨立地寫入且被同時地抹除。例如，每一實體抹除單元是由128個實體程式化單元所組成。然而，必須瞭解的是，本發明不限於此，每一實體抹除單元是可由64個實體程式化單元、256個實體 程式化單元或其他任意個實體程式化單元所組成。
更詳細來說，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。每一實體程式化單元通常包括資料位元區與冗餘位元區。資料位元區包含多個實體存取位址用以儲存使用者的資料，而冗餘位元區用以儲存系統的資料(例如，控制資訊與錯誤更正碼)。在本範例實施例中，每一個實體程式化單元的資料位元區中會包含4個實體存取位址，且一個實體存取位址的大小為512位元組(byte,B)。然而，在其他範例實施例中，資料位元區中也可包含8個、16個或數目更多或更少的實體存取位址，本發明並不限制實體存取位址的大小以及個數。例如，實體抹除單元為實體區塊，並且實體程式化單元為實體頁面或實體扇。
在本範例實施例中，可複寫式非揮發性記憶體模組106為多階記憶胞(Multi Level Cell,MLC)NAND型快閃記憶體模組，即一個記憶胞中可儲存至少2個位元資料。然而，本發明不限於此，可複寫式非揮發性記憶體模組106亦可是單階記憶胞(Single Level Cell,SLC)NAND型快閃記憶體模組、複數階記憶胞(Trinary Level Cell,TLC)NAND型快閃記憶體模組、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
圖3是根據一範例實施例繪示連接器的部份方塊圖。
請參照圖3，連接器102至少包括了接收電路310、頻率 追蹤電路320與傳送電路330。接收電路310會接收來自於主機系統1000的第一訊號串302，並且偵側第一訊號串302的頻率。接收電路310也會把與第一訊號串302相關的頻率資訊304傳送給頻率追蹤電路320。頻率追蹤電路320會追蹤第一訊號串302的一個傳輸頻率，例如，此傳輸頻率為第一訊號串302的平均頻率。頻率追蹤電路320會將符合此傳輸頻率的時脈訊號306傳送給接收電路310與傳送電路330。接收電路310會取得第一訊號串302相對於上述傳輸頻率的一個頻率偏移量。例如，接收電路310是持續的接收到第一訊號串302，並且在某一時間點計算第一訊號串302的頻率與傳輸頻率之間的差值，藉此產生頻率偏移量。接收電路310也會根據此頻率偏移量來判斷第一訊號串302是否經過一個展頻操作，藉此產生一個判斷結果308。若第一訊號串302經過了展頻操作，則表示第一訊號串302的頻率會隨著時間變動。因此，當此頻率偏移量的絕對值越大時，表示第一訊號串越有可能經過了展頻操作。接收電路310會將判斷結果308傳送給傳送電路330，而傳送電路330會跟據此判斷結果與時脈訊號306產生第二訊號串312，並且將第二訊號串312傳送給主機系統1000或另一電子裝置。特別的是，連接器102中並不會包括石英震盪器(crystal oscillator)。
圖4是根據一範例實施例繪示連接器102的部份方塊圖。
請參照圖4，在圖4的範例實施例中，接收電路310包括頻率偵測器410、時脈資料回復(clock data recovery，CDR)電路420 與展頻偵測器430。而頻率追蹤電路320包括頻率追蹤器440與時脈產生電路450。時脈產生電路450還包括鎖相迴路452與參考時脈產生器454。
時脈資料回復電路420是用以根據第一訊號串302回復其中的資料。時脈資料回復電路420也用以確認第一訊號串302是否符合一個傳輸標準的規範。舉例來說，在USB 3.0的規範中限制了展頻操作的範圍(例如，最小的展頻範圍是0~-4000ppm(Parts Per Million)，而最大的展頻範圍是0~-5000ppm)。時脈資料回復電路420會判斷第一訊號串302的頻率是否超出了上述的範圍。
頻率偵測器410是用以持續地偵測第一訊號串302的頻率，並且偵測第一訊號串302的頻率與時脈訊號306的頻率之間的差值。在此範例實施例中，此差值即是頻率資訊304，並且頻率偵測器410會將頻率資訊304傳送給頻率追蹤器440。
頻率追蹤器440會根據頻率資訊304偵側第一訊號串302的一個平均頻率，並且判斷在一個第一時間區間內，此平均頻率是否都在一個變動範圍當中。例如，此變動範圍是300ppm，而第一時間區間可以是任意數值，本發明並不在此限。若在第一時間區間內，此平均頻率都在變動範圍當中，則頻率追蹤器440會設定此平均頻率為第一訊號串302的傳輸頻率。請參照圖5，橫軸為時間，其單位是微秒(microsecond,μs)；縱軸為資料率(data rate)，亦稱頻率，在此用ppm來表示。在圖5所示的範例實施例中，第 一訊號串302經過了一個展頻操作，其範圍是0~-5000ppm。而頻率追蹤器440會追蹤到傳輸頻率502。詳細來說，單位區間(unit interval,UI)為一個標準頻率的倒數。例如，若主機系統1000與記憶體儲存裝置100之間傳輸的標準頻率為5G Hz，則UI是1/5G秒。在此，展頻操作的範圍是0~-5000ppm，因此UI的範圍會是UI~UI+5000ppm。在此用UI來表示頻率的數值，因此對應於UI的頻率會大於對應於UI+5000ppm的頻率，以下不再贅述。在圖5的範例實施例中，傳輸頻率502是UI+2500ppm。
請參照回圖4，頻率追蹤器440會產生一個控制碼402給時脈產生電路450。參考時脈產生器454會產生一個參考時脈404給鎖相迴路452。此時脈產生電路450可為哈特利(Hartley)振盪器、柯比茲(Colpitts)振盪器、克拉普(Clapp)振盪器、相移(phase-shift)振盪器、RC振盪器、LC振盪器或其他不為石英振盪器之振盪器。
鎖相迴路452是用以根據控制碼402校正時脈產生電路450產生的時脈，並修正其為一個較精確的時脈訊號306，並且此時脈訊號306的頻率為傳輸頻率。然而，本領域具有通常知識者應可理解鎖相迴路452的運作，在此便不再贅述。
展頻偵測器430是用以根據時脈訊號306判斷第一訊號串302是否經過了展頻操作。在一範例實施例中，展頻偵測器430會計算某一個時間點第一訊號串302的頻率與傳輸頻率之間的差值以做為一頻率偏移量。展頻偵測器430會判斷此頻率偏移量是 否符合一個第一臨界值。若此頻率偏移量符合第一臨界值，則展頻偵測器430會判斷第一訊號串302經過了展頻操作。舉例來說，如圖6所示，第一臨界值是頻率602與傳輸頻率502的差值(其值為正數)，而頻率偏移量604會大於此第一臨界值。因此，展頻偵測器430會判斷第一訊號串302經過了展頻操作。值得注意的是，實作上展頻偵測器430也可以先將傳輸頻率502減去第一臨界值以取得頻率602，並且會判斷第一訊號串302的頻率是否低於頻率602以決定第一訊號串302是否經過展頻操作。另一方面，在判斷頻率偏移量606大於此第一臨界值以後，展頻偵測器430也會判斷第一訊號串302經過了展頻操作。相同地，實作上展頻偵測器430也可以先將傳輸頻率502加上第一臨界值以計算出頻率608，並且判斷第一訊號串302的頻率是否大於頻率608以決定第一訊號串302是否經過展頻操作。在此，”判斷頻率偏移量是否符合第一臨界值”可包括上述各種態樣，本發明並不在此限。此外，本發明也不限制第一臨界值的數值。
在另一範例實施例中，展頻偵測器430是先偵測第一訊號串302的最大頻率(在此為UI)或是最小頻率(在此為UI+5000ppm)，再判斷此最大頻率與傳輸頻率502的相減是否大於第一臨界值，或者是最小頻率與傳輸頻率502的相減是否小於負的第一臨界值。相同的，實作上展頻偵測器430也可以判斷最大頻率是否大於頻率608，或者是最小頻率是否小於頻率602，藉此判斷第一訊號串302是否經過了展頻操作。
圖7是根據一範例實施例繪示判斷是否經過展頻操作的示意圖。
請參照圖7，在圖7的範例實施例中，展頻偵測器430是在一個第二時間區間內累加頻率偏移量以產生一個累積頻率差異值。展頻偵測器430會判斷此累積頻率差異值是否符合一個第二臨界值。若此累積頻率差異值符合第二臨界值，則展頻偵測器430會判斷第一訊號串302經過了展頻操作。舉例來說，展頻偵測器430會在時間區間702內累加頻率偏移量，而計算出的累積頻率差異值可表示為區域704的面積。若區域704的面積大於第二臨界值，則展頻偵測器430會判斷第一訊號串302經過了展頻操作。或者，展頻偵測器430也可以在時間區間706內累加頻率偏移量，而計算出的累積頻率差異值可表示為區域708的面積。然而，本發明並不限制第二時間區間的範圍，也不限制第二臨界值的數值。
請參照回圖4，展頻偵測器430判斷完第一訊號串302是否經過展頻操作以後，會傳送判斷結果308給傳送電路330。並且，利用第一訊號串302來校正參考時脈之時脈產生電路450可知道所追蹤的傳輸頻率是對應於UI還是UI+2500ppm。如此一來，傳送電路330會知道如何根據所追蹤到的傳輸頻率來產生第二訊號串312。值得注意的是，在另一範例實施例中，第二訊號串312不一定會經過展頻操作。傳送電路330可依據一控制信號來決定是否要對第二訊號串312進行展頻操作，而此控制信號可依據第 二訊號串312要傳送的目的地、功用或主機系統1000之介面而決定。換言之，傳送電路330還會判斷所傳送的第二訊號串312是否要進行展頻操作，藉此在不同的情況下產生第二訊號串312。
具體來說，傳送電路330是要將一個資料訊號串轉換為第二訊號串312，並將第二訊號串312傳送給主機系統1000。若第一訊號串302沒有經過展頻操作，且第二訊號串312沒有要進行展頻操作，則傳送電路330會根據時脈訊號306將符合傳輸頻率的資料訊號串作為第二訊號串312。若第一訊號串302沒有經過展頻操作，但第二訊號串312要進行展頻操作，則傳送電路330會根據一個調整訊號對符合傳輸頻率的資料訊號串執行展頻操作以產生第二訊號串312。
圖8A與圖8B是根據一範例實施例繪示產生第二訊號串的示意圖。
請參照圖8A，若第一訊號串302有經過展頻操作，且第二訊號串312要進行展頻操作，則傳送電路330會將資料訊號串802從傳輸頻率502轉換至補償頻率804。傳送電路330會根據一個調整訊號對符合補償頻率804的資料訊號串802進行向下展頻操作以產生第二訊號串312。在此，補償頻率804會大於傳輸頻率502，並且向下展頻操作的範圍是0~-5000ppm(對應至UI~UI+5000ppm)。然而，在其他範例實施例中，此向下展頻操作可以有其他範圍，本發明並不在此限。
若第一訊號串302有經過展頻操作，但第二訊號串312 不要進行展頻操作，則傳送電路330也可以在將傳輸頻率502轉換至補償頻率804以後，將符合補償頻率804的資料訊號串802作為第二訊號串312。
請參照圖8B，在另一範例實施例中，若第一訊號串302有經過展頻操作，且第二訊號串312要進行展頻操作，則傳送電路330會根據一調整訊號對符合傳輸頻率502的資料訊號串806執行中心展頻操作以產生第二訊號串。在此範例實施例中，中心展頻操作的範圍是-2500ppm~2500ppm，但本發明並不在此限。如此一來，即使連接器102中沒有石英振盪器，連接器102也可以根據傳輸頻率502來產生有經過展頻操作或沒經過展頻操作的第二訊號串312。
圖9是根據一範例實施例繪示訊號處理方法的流程圖。
請參照圖9，在步驟S902中，接收來自主機系統的第一訊號串。在步驟S904中，追蹤第一訊號串的一傳輸頻率，並且取得第一訊號串相對於該傳輸頻率的頻率偏移量。在步驟S906中，根據頻率偏移量判斷第一訊號串是否經過一展頻操作以產生一判斷結果。在步驟S908中，根據該判斷結果與傳輸頻率產生一第二訊號串，並且傳輸第二訊號串至主機系統或另一電子裝置。然而，圖9中各步驟已詳細說明如上，在此便不在贅述。值得注意的是，圖9中各步驟可以實作為多個程式碼或是電路，本發明並不在此限。此外，圖9的方法可以搭配以上範例實施例使用，也可以單獨使用，本發明並不在此限。
綜上所述，本發明範例實施例提出的訊號處理方法、連接器與記憶體儲存裝置，可以在沒有石英震盪器的情況下判斷來自主機系統的訊號串是否經過展頻訊號。並且，根據判斷的結果以及追蹤到的傳輸頻率，傳送給主機系統的訊號串會符合一個傳輸標準。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
S902、S904、S906、S908‧‧‧訊號處理方法的步驟

Claims (18)

  1. 一種訊號處理方法，用於一連接器，其中該連接器不包括一石英震盪器，該訊號處理方法包括：接收來自一主機系統的一第一訊號串；追蹤該第一訊號串的一傳輸頻率，並且取得該第一訊號串相對於該傳輸頻率的一頻率偏移量，其中追蹤該第一訊號串的該傳輸頻率的步驟包括：持續偵測該第一訊號串的一平均頻率；判斷在一第一時間區間內，該平均頻率是否在一變動範圍內；以及若在該第一時間區間內該平均頻率都在該變動範圍內，設定該平均頻率為該傳輸頻率；根據該頻率偏移量判斷該第一訊號串是否經過一展頻操作以產生一判斷結果；以及根據該判斷結果與該傳輸頻率產生一第二訊號串。
  2. 如申請專利範圍第1項所述的訊號處理方法，其中根據該頻率偏移量判斷該第一訊號串是否經過該展頻操作的步驟包括：判斷該頻率偏移量是否符合一第一臨界值；以及若該頻率偏移量符合該第一臨界值，判斷該第一訊號串經過該展頻操作。
  3. 如申請專利範圍第2項所述的訊號處理方法，其中該頻率偏移量為該第一訊號串的一最大頻率與該傳輸頻率的相減，或者 為該第一訊號串的一最小頻率與該傳輸頻率的相減。
  4. 如申請專利範圍第1項所述的訊號處理方法，其中根據該頻率偏移量判斷該第一訊號串是否經過該展頻操作的步驟包括：在一第二時間區間內累加該頻率偏移量以產生一累積頻率差異值；判斷該累積頻率差異值是否符合一第二臨界值；以及若該累積頻率差異值符合該第二臨界值，判斷該第一訊號串經過該展頻操作。
  5. 如申請專利範圍第1項所述的訊號處理方法，其中根據該判斷結果與該傳輸頻率產生該第二訊號串的步驟包括：若該第一訊號串是經過該展頻操作，根據一調整訊號對符合該傳輸頻率的一資料訊號串執行一中心展頻操作以產生該第二訊號串。
  6. 如申請專利範圍第1項所述的訊號處理方法，其中根據該判斷結果與該傳輸頻率產生該第二訊號串的步驟包括：若該第一訊號串是經過該展頻操作，將一資料訊號串從該傳輸頻率轉換至一補償頻率，其中該補償頻率大於該傳輸頻率；根據一調整訊號對符合該補償頻率的該資料訊號串進行一向下展頻操作以產生該第二訊號串。
  7. 一種連接器，該連接器不包括一石英震盪器，該連接器包括：一接收電路，用以接收來自一主機系統的一第一訊號串； 一頻率追蹤電路，耦接至該接收電路，用以追蹤該第一訊號串的一傳輸頻率，其中該頻率追蹤電路追蹤該第一訊號串的該傳輸頻率的操作包括：一頻率追蹤器持續偵測該第一訊號串的一平均頻率，並且判斷在一第一時間區間內，該平均頻率是否在一變動範圍內；以及若在該第一時間區間內該平均頻率都在該變動範圍內，該頻率追蹤器設定該平均頻率為該傳輸頻率；以及一傳送電路，耦接至該接收電路與該頻率追蹤電路，其中，該接收電路用以取得該第一訊號串相對於該傳輸頻率的一頻率偏移量，並且根據該頻率偏移量判斷該第一訊號串是否經過一展頻操作以產生一判斷結果，其中，該傳送電路用以根據該判斷結果與該傳輸頻率產生一第二訊號串。
  8. 如申請專利範圍第7項所述的連接器，其中該接收電路包括一展頻偵測器，該接收電路根據該頻率偏移量判斷該第一訊號串是否經過該展頻操作的操作包括：該展頻偵測器判斷該頻率偏移量是否符合一第一臨界值；以及若該頻率偏移量符合該第一臨界值，該展頻偵測器判斷該第一訊號串經過該展頻操作。
  9. 如申請專利範圍第8項所述的連接器，其中該頻率偏移量為該第一訊號串的一最大頻率與該傳輸頻率的相減，或者為該第一訊號串的一最小頻率與該傳輸頻率的相減。
  10. 如申請專利範圍第7項所述的連接器，其中該接收電路包括一展頻偵測器，該接收電路根據該頻率偏移量判斷該第一訊號串是否經過該展頻操作的操作包括：該展頻偵測器在一第二時間區間內累加該頻率偏移量以產生一累積頻率差異值；該展頻偵測器判斷該累積頻率差異值是否符合一第二臨界值；以及若該累積頻率差異值符合該第二臨界值，該展頻偵測器判斷該第一訊號串經過該展頻操作。
  11. 如申請專利範圍第7項所述的連接器，其中該傳送電路根據該判斷結果與該傳輸頻率產生該第二訊號串的操作包括：若該第一訊號串是經過該展頻操作，該傳送電路根據一調整訊號對符合該傳輸頻率的一資料訊號串執行一中心展頻操作以產生該第二訊號串。
  12. 如申請專利範圍第7項所述的連接器，其中該傳送電路根據該判斷結果與該傳輸頻率產生該第二訊號串的操作包括：若該第一訊號串是經過該展頻操作，該傳送電路將一資料訊號串從該傳輸頻率轉換至一補償頻率，其中該補償頻率大於該傳輸頻率；以及 該傳送電路根據一調整訊號對符合該補償頻率的該資料訊號串進行一向下展頻操作以產生該第二訊號。
  13. 一種記憶體儲存裝置，包括：一可複寫式非揮發性記憶體模組，包括多個實體抹除單元；一記憶體控制器，耦接至該可複寫式非揮發性記憶體模組；以及一連接器，耦接至該記憶體控制器，用以耦接至一主機系統，其中該連接器不包括一石英震盪器，該連接器包括：一接收電路，用以接收來自該主機系統的一第一訊號串；一頻率追蹤電路，耦接至該接收電路，用以追蹤該第一訊號串的一傳輸頻率，其中該頻率追蹤電路追蹤該第一訊號串的該傳輸頻率的操作包括：一頻率追蹤器持續偵測該第一訊號串的一平均頻率，並且判斷在一第一時間區間內，該平均頻率是否在一變動範圍內；以及若在該第一時間區間內該平均頻率都在該變動範圍內，該頻率追蹤器設定該平均頻率為該傳輸頻率；以及一傳送電路，耦接至該接收電路與該頻率追蹤電路，其中，該接收電路用以取得該第一訊號串相對於該傳輸頻率的一頻率偏移量，並且根據該頻率偏移量判斷該第一訊號串是否經過一展頻操作以產生一判斷結果， 其中，該傳送電路用以根據該判斷結果與該傳輸頻率產生一第二訊號串。
  14. 如申請專利範圍第13項所述的記憶體儲存裝置，其中該接收電路包括一展頻偵測器，該接收電路根據該頻率偏移量判斷該第一訊號串是否經過該展頻操作的操作包括：該展頻偵測器判斷該頻率偏移量是否符合一第一臨界值；以及若該頻率偏移量符合該第一臨界值，該展頻偵測器判斷該第一訊號串經過該展頻操作。
  15. 如申請專利範圍第14項所述的記憶體儲存裝置，其中該頻率偏移量為該第一訊號串的一最大頻率與該傳輸頻率的相減，或者為該第一訊號串的一最小頻率與該傳輸頻率的相減。
  16. 如申請專利範圍第13項所述的記憶體儲存裝置，其中該接收電路包括一展頻偵測器，該接收電路根據該頻率偏移量判斷該第一訊號串是否經過該展頻操作的操作包括：該展頻偵測器在一第二時間區間內累加該頻率偏移量以產生一累積頻率差異值；該展頻偵測器判斷該累積頻率差異值是否符合一第二臨界值；以及若該累積頻率差異值符合該第二臨界值，該展頻偵測器判斷該第一訊號串經過該展頻操作。
  17. 如申請專利範圍第13項所述的記憶體儲存裝置，其中該 傳送電路根據該判斷結果與該傳輸頻率產生該第二訊號串的操作包括：若該第一訊號串是經過該展頻操作，該傳送電路根據一調整訊號對符合該傳輸頻率的一資料訊號串執行一中心展頻操作以產生該第二訊號串。
  18. 如申請專利範圍第13項所述的記憶體儲存裝置，其中該傳送電路根據該判斷結果與該傳輸頻率產生該第二訊號串的操作包括：若該第一訊號串是經過該展頻操作，該傳送電路將一資料訊號串從該傳輸頻率轉換至一補償頻率，其中該補償頻率大於該傳輸頻率；以及該傳送電路根據一調整訊號對符合該補償頻率的該資料訊號串進行一向下展頻操作以產生該第二訊號串。
TW102104953A 2013-02-07 2013-02-07 訊號處理方法、連接器與記憶體儲存裝置 TWI497301B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102104953A TWI497301B (zh) 2013-02-07 2013-02-07 訊號處理方法、連接器與記憶體儲存裝置
US13/863,386 US9059789B2 (en) 2013-02-07 2013-04-16 Signal processing method, connector, and memory storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102104953A TWI497301B (zh) 2013-02-07 2013-02-07 訊號處理方法、連接器與記憶體儲存裝置

Publications (2)

Publication Number Publication Date
TW201432462A TW201432462A (zh) 2014-08-16
TWI497301B true TWI497301B (zh) 2015-08-21

Family

ID=51259184

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102104953A TWI497301B (zh) 2013-02-07 2013-02-07 訊號處理方法、連接器與記憶體儲存裝置

Country Status (2)

Country Link
US (1) US9059789B2 (zh)
TW (1) TWI497301B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105634305B (zh) * 2015-11-16 2018-04-20 华北电力大学 一种适用于高电平模块化多电平换流器的定量控制igbt平均开关频率的闭环控制方法
CN106406425A (zh) * 2016-09-05 2017-02-15 乐视控股（北京）有限公司 Emmc访问方法及装置
TWI760833B (zh) * 2020-09-01 2022-04-11 瑞昱半導體股份有限公司 用於進行音訊透通的音訊處理方法與相關裝置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060262835A1 (en) * 2005-04-25 2006-11-23 Andreas Schmid Method and device for estimating a frequency in the acquisition of a spread-spectrum code signal
TW200811875A (en) * 2006-08-21 2008-03-01 Realtek Semiconductor Corp A memory card reader controller with spread spectrum clock
US7421011B2 (en) * 2004-05-27 2008-09-02 Nokia Corporation Performing an acquisition in a receiver
TW201205297A (en) * 2010-07-22 2012-02-01 Genesys Logic Inc Serial bus clock frequency calibration system and method
US8139702B1 (en) * 2004-09-29 2012-03-20 Pmc-Sierra, Inc. Clock and data recovery locking technique for large frequency offsets
US8201010B2 (en) * 2010-05-18 2012-06-12 Plx Technology, Inc. Automatic reference frequency compensation
TW201239621A (en) * 2011-03-31 2012-10-01 Phison Electronics Corp Reference frequency setting method, memory controller and flash memory storage apparatus

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7421011B2 (en) * 2004-05-27 2008-09-02 Nokia Corporation Performing an acquisition in a receiver
US8139702B1 (en) * 2004-09-29 2012-03-20 Pmc-Sierra, Inc. Clock and data recovery locking technique for large frequency offsets
US20060262835A1 (en) * 2005-04-25 2006-11-23 Andreas Schmid Method and device for estimating a frequency in the acquisition of a spread-spectrum code signal
TW200811875A (en) * 2006-08-21 2008-03-01 Realtek Semiconductor Corp A memory card reader controller with spread spectrum clock
US8201010B2 (en) * 2010-05-18 2012-06-12 Plx Technology, Inc. Automatic reference frequency compensation
TW201205297A (en) * 2010-07-22 2012-02-01 Genesys Logic Inc Serial bus clock frequency calibration system and method
TW201239621A (en) * 2011-03-31 2012-10-01 Phison Electronics Corp Reference frequency setting method, memory controller and flash memory storage apparatus

Also Published As

Publication number Publication date
US20140219319A1 (en) 2014-08-07
TW201432462A (zh) 2014-08-16
US9059789B2 (en) 2015-06-16

Similar Documents

Publication Publication Date Title
CN111445942B (zh) 基于保留漂移历史的非易失性存储器读取阈值最优化
US9036685B2 (en) Connecting interface unit and memory storage device
TWI554037B (zh) 時脈資料回復電路模組、記憶體儲存裝置及相位鎖定方法
TWI603175B (zh) 連接介面單元與記憶體儲存裝置
US9424177B2 (en) Clock switching method, memory controller and memory storage apparatus
TWI497301B (zh) 訊號處理方法、連接器與記憶體儲存裝置
US10523223B2 (en) Phase-locked loop circuit calibration method, memory storage device and connection interface circuit
US20190116069A1 (en) Equalizer tuning method, signal receiving circuit and a memory storage device
TW202038037A (zh) 溫度控制電路、記憶體儲存裝置及溫度控制方法
US10627851B2 (en) Reference clock signal generation method, memory storage device and connection interface unit
TW202030986A (zh) 時脈資料回復電路、記憶體儲存裝置及快閃記憶體控制器
US10193537B2 (en) Random data generation circuit, memory storage device and random data generation method
TWI537965B (zh) 取樣電路模組、記憶體控制電路單元及資料取樣方法
US11251799B2 (en) Connection interface circuit, memory storage device and phase-locked loop circuit calibration method
CN108536423B (zh) 随机数据产生电路、存储器存储装置及随机数据产生方法
TWI727656B (zh) 時脈資料回復電路、記憶體儲存裝置及訊號調整方法
TWI498907B (zh) 連接器的控制方法、連接器與記憶體儲存裝置
TW201433901A (zh) 參考頻率設定方法、記憶體控制器及記憶體儲存裝置
CN104008071B (zh) 信号处理方法、连接器与存储器存储装置
TW202111469A (zh) 展頻時脈產生器、記憶體儲存裝置及訊號產生方法
US20170133068A1 (en) Memory system and operation method thereof
CN103926993A (zh) 连接器的控制方法、连接器与存储器储存设备