CN112309445A - 存储器接口电路、存储器存储装置及信号产生方法 - Google Patents

Abstract

本发明提供一种存储器接口电路、存储器存储装置及信号产生方法。存储器接口电路用于连接易失性存储器模块与存储器控制器。存储器接口电路包括时脉产生电路、第一接口电路及第二接口电路。时脉产生电路用以提供参考时脉信号。第一接口电路用以基于参考时脉信号的第一转态点提供地址信号至易失性存储器模块。第二接口电路用以基于参考时脉信号的第二转态点提供指令信号至易失性存储器模块。第一转态点为参考时脉信号的上升缘与下降缘的其中之一。第二转态点为参考时脉信号的上升缘与下降缘的其中的另一。

Description

存储器接口电路、存储器存储装置及信号产生方法

技术领域

本发明涉及一种存储器接口技术，尤其涉及一种存储器接口电路、存储器存储装置及信号产生方法。

背景技术

数码相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(rewritable non-volatilememory module)(例如，快闪存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。

大部分的存储器存储装置都配置有非易失性存储器模块(例如动态随机存取存储器(DRAM))，以暂存数据和/或提高数据存取性能。存储器存储装置中的存储器控制器可发送指令信号与地址信号给非易失性存储器模块，以指示非易失性存储器模块存取存储于某一存储器地址的数据。例如，指令信号与地址信号可通过不同的脚位而传送至非易失性存储器模块。

一般来说，指令信号与地址信号都是根据同一个参考时脉来进行传输。例如，指令信号与地址信号可响应于参考时脉信号的同一个上升缘(或下降缘)而同步进行转态并且在下一个上升缘(或下降缘)而再次进行转态，从而完成一个比特的传输。也就是说，指令信号与地址信号往往具有相同的传输周期。然而，这样的传输机制对于信号间的干扰是较为强烈的，信号接收端和/或信号发送端须具备较强的抗噪音能力才能准确传输数据。

发明内容

本发明提供一种存储器接口电路、存储器存储装置及信号产生方法，可有效提高信号传输效率。

本发明的范例实施例提供一种存储器接口电路，其用于连接易失性存储器模块与存储器控制器。所述存储器接口电路包括时脉产生电路、第一接口电路及第二接口电路。所述时脉产生电路用以提供参考时脉信号。所述第一接口电路连接至所述存储器控制器与所述时脉产生电路并且用以基于所述参考时脉信号的第一转态点提供地址信号至所述易失性存储器模块。所述第二接口电路连接至所述存储器控制器与所述时脉产生电路并且用以基于所述参考时脉信号的第二转态点提供指令信号至所述易失性存储器模块。所述第一转态点为所述参考时脉信号的上升缘与下降缘的其中之一。所述第二转态点为所述参考时脉信号的所述上升缘与所述下降缘的其中的另一。

在本发明的一范例实施例中，所述第一接口电路基于所述参考时脉信号的所述第一转态点提供所述地址信号至所述易失性存储器模块的操作包括：基于所述第一转态点取样来自所述存储器控制器的第一指示信号以产生所述地址信号，并且所述第二接口电路基于所述参考时脉信号的所述第二转态点提供所述指令信号至所述易失性存储器模块的操作包括：基于所述第二转态点取样来自所述存储器控制器的第二指示信号以产生所述指令信号。

在本发明的一范例实施例中，所述第一接口电路基于所述参考时脉信号的所述第一转态点提供所述地址信号至所述易失性存储器模块的操作包括：基于第一参考时脉信号取样来自所述存储器控制器的第一指示信号以产生所述地址信号，并且所述第二接口电路基于所述参考时脉信号的所述第二转态点提供所述指令信号至所述易失性存储器模块的操作包括：基于第二参考时脉信号取样来自所述存储器控制器的一第二指示信号以产生所述指令信号，其中所述第一参考时脉信号与所述第二参考时脉信号反相。

在本发明的一范例实施例中，所述第一接口电路与所述第二接口电路的至少其中之一包括第一取样电路与多路复用器。所述第一取样电路用以根据所述参考时脉信号取样来自所述存储器控制器的指示信号并产生第一输出信号。所述多路复用器连接至所述第一取样电路并且用以根据控制信号输出所述第一输出信号。

在本发明的一范例实施例中，所述第一接口电路与所述第二接口电路的所述至少其中之一还包括第二取样电路。所述第二取样电路连接至所述第一取样电路与所述多路复用器并且用以根据所述参考时脉信号的反相信号取样来自所述存储器控制器的所述指示信号并产生第二输出信号，并且所述多路复用器更用以根据所述控制信号输出所述第二输出信号。

本发明的范例实施例另提供一种存储器存储装置，其包括易失性存储器模块与存储器控制电路单元。所述存储器控制电路单元连接至所述易失性存储器模块。所述存储器控制电路单元用以提供参考时脉信号。所述存储器控制电路单元更用以基于所述参考时脉信号的第一转态点提供地址信号至所述易失性存储器模块。所述存储器控制电路单元更用以基于所述参考时脉信号的第二转态点提供指令信号至所述易失性存储器模块。所述第一转态点为所述参考时脉信号的上升缘与下降缘的其中之一。所述第二转态点为所述参考时脉信号的所述上升缘与所述下降缘的其中的另一。

在本发明的一范例实施例中，所述存储器控制电路单元基于所述参考时脉信号的所述第一转态点提供所述地址信号至所述易失性存储器模块的操作包括：基于所述第一转态点取样来自存储器控制器的第一指示信号以产生所述地址信号，并且所述存储器控制电路单元基于所述参考时脉信号的所述第二转态点提供所述指令信号至所述易失性存储器模块的操作包括：基于所述第二转态点取样来自所述存储器控制器的第二指示信号以产生所述指令信号。

在本发明的一范例实施例中，所述存储器控制电路单元基于所述参考时脉信号的所述第一转态点提供所述地址信号至所述易失性存储器模块的操作包括：基于第一参考时脉信号取样来自存储器控制器的第一指示信号以产生所述地址信号，并且所述存储器控制电路单元基于所述参考时脉信号的所述第二转态点提供所述指令信号至所述易失性存储器模块的操作包括：基于第二参考时脉信号取样来自所述存储器控制器的第二指示信号以产生所述指令信号。所述第一参考时脉信号与所述第二参考时脉信号反相。

在本发明的一范例实施例中，所述存储器控制电路单元包括第一取样电路与多路复用器。所述第一取样电路用以根据所述参考时脉信号取样来自存储器控制器的指示信号并产生第一输出信号。所述多路复用器连接至所述第一取样电路并且用以根据控制信号输出所述第一输出信号。

在本发明的一范例实施例中，所述存储器控制电路单元还包括第二取样电路。所述第二取样电路连接至所述第一取样电路与所述多路复用器并且用以根据所述参考时脉信号的反相信号取样来自所述存储器控制器的所述指示信号并产生第二输出信号，并且所述多路复用器更用以根据所述控制信号输出所述第二输出信号。

本发明的范例实施例另提供一种信号产生方法，其用于存储器控制电路单元以与易失性存储器模块进行通讯，且所述信号产生方法包括：提供参考时脉信号；基于所述参考时脉信号的第一转态点提供地址信号至所述易失性存储器模块；以及基于所述参考时脉信号的第二转态点提供指令信号至所述易失性存储器模块。所述第一转态点为所述参考时脉信号的上升缘与下降缘的其中之一。所述第二转态点为所述参考时脉信号的所述上升缘与所述下降缘的其中的另一。

在本发明的一范例实施例中，所述地址信号的传输周期大于所述指令信号的传输周期。

在本发明的一范例实施例中，基于所述参考时脉信号的所述第一转态点提供所述地址信号至所述易失性存储器模块的步骤包括：基于所述第一转态点取样来自存储器控制器的第一指示信号以产生所述地址信号，并且基于所述参考时脉信号的所述第二转态点提供所述指令信号至所述易失性存储器模块的步骤包括：基于所述第二转态点取样来自所述存储器控制器的第二指示信号以产生所述指令信号。

在本发明的一范例实施例中，基于所述参考时脉信号的所述第一转态点提供所述地址信号至所述易失性存储器模块的步骤包括：基于第一参考时脉信号取样来自存储器控制器的第一指示信号以产生所述地址信号，并且基于所述参考时脉信号的所述第二转态点提供所述指令信号至所述易失性存储器模块的步骤包括：基于第二参考时脉信号取样来自所述存储器控制器的第二指示信号以产生所述指令信号。所述第一参考时脉信号与所述第二参考时脉信号反相。

本发明的范例实施例另提供一种存储器接口电路，用于连接易失性存储器模块与存储器控制器。所述存储器接口电路包括第一接口电路与第二接口电路。所述第一接口电路连接至所述存储器控制器并且用以提供地址信号至所述易失性存储器模块。所述第二接口电路连接至所述存储器控制器并且用以提供指令信号至所述易失性存储器模块。所述地址信号的传输周期大于所述指令信号的传输周期。

本发明的范例实施例另提供一种存储器存储装置，包括易失性存储器模块与存储器控制电路单元。所述存储器控制电路单元连接至所述易失性存储器模块。所述存储器控制电路单元用以提供地址信号与指令信号至所述易失性存储器模块，并且所述地址信号的传输周期大于所述指令信号的传输周期。

本发明的范例实施例另提供一种信号产生方法，其用于存储器控制电路单元以与易失性存储器模块进行通讯。所述信号产生方法包括：提供地址信号与指令信号至所述易失性存储器模块，其中所述地址信号的传输周期大于所述指令信号的传输周期。

基于上述，在部分范例实施例中，指令信号与地址信号可分别基于参考时脉信号的上升缘与下降缘(或下降缘与上升缘)而被提供至易失性存储器模块，和/或在部分范例实施例中，提供至易失性存储器模块的指令信号与地址信号可具有不同的传输周期。藉此，可有效提高存储器接口电路与易失性存储器模块之间的信号传输效率。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1是根据本发明的一范例实施例所示出的存储器存储装置的示意图；

图2是根据本发明的一范例实施例所示出的时脉信号、地址信号及指令信号的示意图；

图3是根据本发明的一范例实施例所示出的接口电路的示意图；

图4是根据本发明的一范例实施例所示出的接口电路产生地址信号的示意图；

图5是根据本发明的一范例实施例所示出的接口电路产生指令信号的示意图；

图6是根据本发明的一范例实施例所示出的存储器存储装置的示意图；

图7是根据本发明的一范例实施例所示出的信号产生方法的流程图；

图8是根据本发明的一范例实施例所示出的信号产生方法的流程图。

附图标号说明：

10、60：存储器存储装置

11、62：存储器控制电路单元

12、64：易失性存储器模块

111：处理器核心

112：存储器控制器

113：存储器接口电路

101：参考时脉产生电路

102、103(1)、103(2)、103(i)：接口电路

ICK、CS(1)、CS(2)、CA(1)、CA(2)、CK、ADD、CMD、CA(i)、CS(i)、S1、S2、ICK’：信号

P(1)～P(4)：转态点

W(1)、W(2)：传输周期

31、32：取样电路

33：多路复用器

301：反向元件

61：连接接口单元

62：存储器控制电路单元

63：可复写式非易失性存储器模块

64：易失性存储器模块

S701：步骤(提供参考时脉信号)

S702：步骤(基于参考时脉信号的第一转态点提供地址信号至易失性存储器模块)

S703：步骤(基于参考时脉信号的第二转态点提供指令信号至易失性存储器模块)

S801：步骤(提供指令信号至易失性存储器模块)

S802：步骤(提供地址信号至易失性存储器模块，其中地址信号的传输周期大于指令信号的传输周期)

具体实施方式

以下提出多个范例实施例来说明本发明，然而本发明不仅限于所例示的多个范例实施例。又范例实施例之间也允许有适当的结合。在本案说明书全文(包括权利要求)中所使用的“连接”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置连接于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。此外，“信号”一词可指至少一电流、电压、电荷、温度、数据、或任何其他一或多个信号。

图1是根据本发明的一范例实施例所示出的存储器存储装置的示意图。请参照图1，存储器存储装置10包括存储器控制电路单元11与易失性存储器模块12。存储器控制电路单元11与易失性存储器模块12可被安装于存储器存储装置10中的一或多个电路板上。存储器控制电路单元11支援对于易失性存储器模块12的单独和/或平行数据存取操作。

在一范例实施例中，存储器控制电路单元11被视为易失性存储器模块12的控制芯片，而易失性存储器模块12可被视为存储器控制电路单元11的快取(cache)存储器或缓冲(buffer)存储器。例如，易失性存储器模块12可包括第一代双倍数据率同步动态随机存取存储器(Double Data Rate Synchronous Dynamic Random Access Memory,DDR SDRAM)、第二代双倍数据率同步动态随机存取存储器(DDR 2SDRAM)、第三代双倍数据率同步动态随机存取存储器(DDR 3SDRAM)或第四代双倍数据率同步动态随机存取存储器(DDR 4SDRAM)等各种类型的易失性存储器模块。

存储器控制电路单元11包括处理器核心111、存储器控制器112及存储器接口电路113。存储器控制器112连接至处理器核心111与存储器接口电路113。处理器核心111用于控制存储器控制电路单元11或存储器存储装置10的整体运作。例如，处理器核心111可以包括单核心或多核心的中央处理器(Central Processing Unit,CPU)或微处理器等处理芯片。

存储器控制器112作为处理器核心111与易失性存储器模块12之间的沟通桥梁并专用于控制易失性存储器模块12。在本范例实施例中，存储器控制器112亦称为动态随机存取存储器控制器(DRAM controller)。

存储器接口电路113用以将存储器控制器112(或存储器控制电路单元11)连接至易失性存储器模块12。当处理器核心111欲从易失性存储器模块12中读取数据或存储数据至易失性存储器模块12中时，存储器控制器112可经由存储器接口电路113发送控制指令给易失性存储器模块12。当易失性存储器模块12接收到控制指令时，易失性存储器模块12可存储对应于此控制指令的写入数据或者经由存储器接口电路113回传对应于此控制指令的读取数据给存储器控制器112。

存储器控制器112可经由存储器接口电路113发送信号(亦称为地址信号)ADD与信号(亦称为指令信号)CMD至易失性存储器模块12。指令信号CMD用以指示易失性存储器模块12执行数据读取、数据写入或数据删除。地址信号ADD用以指示存储器地址。根据指令信号CMD与地址信号ADD，易失性存储器模块12可对地址信号ADD所指示的存储器地址执行指令信号CMD所指示的数据读取、数据写入或数据删除等操作。

存储器接口电路113包括参考时脉产生电路101、接口电路102、接口电路(亦称为第一接口电路)103(1)及接口电路(亦称为第二接口电路)103(2)。参考时脉产生电路101连接至接口电路102、103(1)及103(2)。参考时脉产生电路101用以产生信号(亦称为参考时脉信号)ICK。例如，参考时脉产生电路101可包括石英振荡器、陶瓷振荡器或阻容振荡器等等，本发明不限制参考时脉产生电路101所采用的震荡器的类型。参考时脉产生电路101可将参考时脉信号ICK提供至接口电路102、103(1)及103(2)。接口电路102可接收参考时脉信号ICK并将信号(亦称为时脉信号)CK提供至易失性存储器模块12。例如，参考时脉信号ICK的频率可相同于时脉信号CK的频率。藉此，易失性存储器模块12可根据时脉信号CK来解析指令信号CMD与地址信号ADD。

接口电路103(1)连接至存储器控制器112与参考时脉产生电路101。接口电路103(1)可接收参考时脉信号ICK并基于参考时脉信号ICK的某一转态点(亦称为第一转态点)提供地址信号ADD至易失性存储器模块12。例如，第一转态点可为参考时脉信号ICK的上升缘与下降缘的其中之一。接口电路103(2)也连接至存储器控制器112与参考时脉产生电路101。接口电路103(2)可接收参考时脉信号ICK并基于参考时脉信号ICK的另一转态点(亦称为第二转态点)提供指令信号CMD至易失性存储器模块12。例如，第二转态点可为参考时脉信号ICK的上升缘与下降缘的其中的另一。

换言之，若第一转态点为参考时脉信号ICK的上升缘，则第二转态点为参考时脉信号ICK的下降缘。或者，若第一转态点为参考时脉信号ICK的下降缘，则第二转态点为参考时脉信号ICK的上升缘。

须注意的是，图1的接口电路103(1)与103(2)仅为范例。在另一范例实施例中，接口电路103(1)的数目以及接口电路103(2)的数目皆可以是更多。例如，在一范例实施例中，接口电路103(1)的数目可以是17个，而接口电路103(2)的数目可以是5个。藉此，存储器接口电路113可通过17个脚位同步传送地址信号ADD并通过5个脚位同步传送指令信号CMD。

图2是根据本发明的一范例实施例所示出的时脉信号、地址信号及指令信号的示意图。请参照图2，在转态点P(1)，响应于时脉信号CK的上升缘，地址信号ADD发生转态(例如被拉升)以传递地址信息。接着，在转态点P(2)，响应于时脉信号CK的下降缘，指令信号CMD发生转态(例如被拉升)以传递指令数据。接着，在转态点P(3)，响应于时脉信号CK的下降缘，指令信号CMD再次发生转态(例如被拉低)以结束指令数据的传输。接着，在转态点P(4)，响应于时脉信号CK的上升缘，地址信号ADD再次发生转态(例如被拉低)以结束地址信息的传输。

在一范例实施例中，转态点P(2)与P(3)之间的指令信号CMD的波形可视为指令信号CMD的眼图(以斜线标记)。图1的易失性存储器模块12可于转态点P(2)与P(3)之间对指令信号CMD进行取样，以获取相应的指令数据。此外，指令信号CMD的眼图的宽度可视为指令信号CMD的传输周期W(1)。

在一范例实施例中，转态点P(1)与P(4)之间的地址信号ADD的波形可视为地址信号ADD的眼图(以斜线标记)。图1的易失性存储器模块12可于转态点P(1)与P(4)之间对地址信号ADD进行取样，以获取相应的地址信息。此外，地址信号ADD的眼图的宽度可视为地址信号ADD的传输周期W(2)。

在一范例实施例中，地址信号ADD的传输周期W(2)大于指令信号CMD的传输周期(1)。以图2为例，地址信号ADD的传输周期W(2)可为指令信号CMD的传输周期W(1)的两倍。以图2为例，传输周期W(2)可对应时脉信号CK的一个时脉周期，而传输周期W(1)可对应时脉信号CK的两个时脉周期。须注意的是，实务上信号的传输周期还会受到噪音影响，故传输周期W(1)与W(2)皆可以是更宽或更窄，本发明不加以限制。例如，在另一范例实施例中，传输周期W(2)可为传输周期W(1)的三倍或四倍等。

须注意的是，在一范例实施例中，地址信号ADD的传输周期W(2)大于指令信号CMD的传输周期(1)是由接口电路103(1)与103(2)刻意控制，而非是基于噪音而产生的传输周期差异。因此，图1的易失性存储器模块12将有更高的容忍度来分析地址信号ADD以获得相应的地址信息。在对指令信号CMD进行取样以获取相应的指令数据后，易失性存储器模块12可随即针对地址信号ADD所指示的存储器地址进行数据存取。

请回到图1，在一范例实施例中，接口电路103(1)可从存储器控制器112接收信号(亦称为第一指示信号)CA(1)，且接口电路103(2)可从存储器控制器112接收信号(亦称为第二指示信号)CA(2)。第一指示信号CA(1)可带有地址信息。接口电路103(1)可基于第一转态点取样第一指示信号CA(1)以产生地址信号ADD。第二指示信号CA(2)可带有指令数据。接口电路103(2)可基于第二转态点取样第二指示信号CA(2)以产生指令信号CMD。藉此，所产生的地址信号ADD与指令信号CMD可具有相同或相似于图2所示的信号波形。

在一范例实施例中，接口电路103(1)可基于某一参考时脉信号(亦称为第一参考时脉信号)取样第一指示信号CA(1)以产生地址信号ADD。接口电路103(1)可基于另一参考时脉信号(亦称为第二参考时脉信号)取样第二指示信号CA(2)以产生地址信号ADD。第一参考时脉信号与第二参考时脉信号反相。亦即，第一参考时脉信号的相位与第二参考时脉信号的相位相差90度。第一参考时脉信号与第二参考时脉信号皆可根据参考时脉信号ICK而获得。例如，若第一参考时脉信号的相位与参考时脉信号ICK的相位相同，则第二参考时脉信号的相位与参考时脉信号ICK的相位相反。或者，若第二参考时脉信号的相位与参考时脉信号ICK的相位相同，则第一参考时脉信号的相位与参考时脉信号ICK的相位相反。藉此，接口电路103(1)与103(2)可分别产生地址信号ADD与指令信号CMD。

图3是根据本发明的一范例实施例所示出的接口电路的示意图。请参照图1与图3，标号i可为1或2。若i为1，则接口电路103(i)可表示接口电路103(1)。或者，若i为2，则接口电路103(i)可表示接口电路103(2)。

接口电路103(i)可包括取样电路(亦称为第一取样电路)31、取样电路(亦称为第二取样电路)32及多路复用器33。在本范例实施例中，取样电路31与32皆以正反器做为范例。然而，在另一范例实施例中，取样电路31与32还可包含其他类型的取样电路，本发明不加以限制。

取样电路31可接收指示信号CA(i)与参考时脉信号ICK。指示信号CA(i)可以是图1的指示信号CA(1)或CA(2)。取样电路31可根据参考时脉信号ICK(例如参考时脉信号ICK的上升缘)来取样指示信号CA(i)并产生输出信号(亦称为第一输出信号)S1。输出信号S1可被提供至多路复用器33的一个输入端。

接口电路103(i)还可包括反向元件301。反向元件301可接收参考时脉信号ICK并产生参考时脉信号ICK的反相信号ICK’。例如，反相信号ICK’的相位与参考时脉信号ICK的相位相差90度。取样电路32可接收输出信号S1与反向信号ICK’。取样电路32可根据反相信号ICK’(例如反相信号ICK’的上升缘)来取样指示信号CA(i)(或输出信号S1)并产生输出信号(亦称为第二输出信号)S2。输出信号S2可被提供至多路复用器33的另一个输入端。

多路复用器33可从存储器控制器112接收控制信号CS(i)。控制信号CS(i)可为图1的控制信号CS(1)或CS(2)。多路复用器33可根据控制信号CS(i)选择性地输出输出信号S1或S2作为地址信号ADD或指令信号CMD。例如，若指示信号CA(i)带有地址信息，则信号S1或S2可被输出作为地址信号ADD。或者，若指示信号CA(i)带有指令数据，则信号S1或S2可被输出作为指令信号CMD。

图4是根据本发明的一范例实施例所示出的接口电路产生地址信号的示意图。请参照图4，假设指示信号CA(1)带有地址信息。取样电路31可根据参考时脉信号ICK(例如参考时脉信号ICK的上升缘)来取样指示信号CA(1)并产生输出信号S(1)。多路复用器33可接收输出信号S(1)并根据控制信号CS(1)将输出信号S(1)作为地址信号ADD输出。

图5是根据本发明的一范例实施例所示出的接口电路产生指令信号的示意图。请参照图5，假设指示信号CA(2)带有指令信息。取样电路32可根据反相信号ICK’(例如反相信号ICK’的上升缘)来取样指示信号CA(2)(或输出信号S1)并产生输出信号S2。多路复用器33可接收输出信号S(2)并根据控制信号CS(2)将输出信号S(2)作为指令信号CMD输出。

换言之，在图4的范例实施例中，地址信号ADD可基于参考时脉信号ICK的第一转态点(例如参考时脉信号ICK的上升缘)而输出。在图5的范例实施例中，指令信号CMD则可基于参考时脉信号ICK的第二转态点(例如参考时脉信号ICK的下降缘)而输出。易失性存储器模块12可根据同步接收到的指令信号CMD与地址信号ADD来执行数据存取操作。此外，在图4与图5的一些范例实施例中，参考时脉信号ICK亦可视为第一参考时脉信号，而反相信号ICK’亦可视为第二参考时脉信号。

须注意的是，在图4与图5的另一范例实施例中，控制信号CS(1)亦可指示多路复用器33将输出信号S2作为地址信号ADD输出，和/或控制信号CS(2)亦可指示多路复用器33将输出信号S1作为指令信号CMD输出，本发明不加以限制。

图6是根据本发明的一范例实施例所示出的存储器存储装置的示意图。请参照图6，存储器存储装置60例如是固态硬盘(Solid State Drive,SSD)等同时包含可复写式非易失性存储器模块63与易失性存储器模块64的存储器存储装置。存储器存储装置60可以与一主机系统一起使用，而主机系统可将数据写入至存储器存储装置60或从存储器存储装置60中读取数据。例如，所提及的主机系统为可实质地与存储器存储装置60配合以存储数据的任意系统，例如，台式电脑、笔记本电脑、数码相机、摄影机、通讯装置、音频播放器、视频播放器或平板电脑等。

存储器存储装置60包括连接接口单元61、存储器控制电路单元62、可复写式非易失性存储器模块63及易失性存储器模块64。连接接口单元61用于将存储器存储装置30连接至主机系统。在一范例实施例中，连接接口单元61是相容于串行高级技术附件串行高级技术附件(Serial Advanced Technology Attachment,SATA)标准。然而，必须了解的是，本发明不限于此，连接接口单元61亦可以是符合并行高级技术附件(Parallel AdvancedTechnology Attachment,PATA)标准、高速周边零件连接接口(Peripheral ComponentInterconnect Express,PCI Express)标准、通用串行总线(Universal Serial Bus,USB)标准或其他适合的标准。连接接口单元61可与存储器控制电路单元62封装在一个芯片中，或者连接接口单元61也可以是布设于一包含存储器控制电路单元62的芯片外。

存储器控制电路单元62用以根据主机系统的指令在可复写式非易失性存储器模块63中进行数据的写入、读取与抹除等运作。存储器控制电路单元62可包含图1中的存储器控制电路单元11，以控制易失性存储器模块64。

可复写式非易失性存储器模块63是连接至存储器控制电路单元62并且用以存储主机系统所写入的数据。可复写式非易失性存储器模块63可以是单阶存储单元(SingleLevel Cell,SLC)NAND型快闪存储器模块(即，一个存储单元中可存储1个比特的快闪存储器模块)、多阶存储单元(Multi Level Cell,MLC)NAND型快闪存储器模块(即，一个存储单元中可存储2个比特的快闪存储器模块)、三阶存储单元(Triple Level Cell，TLC)NAND型快闪存储器模块(即，一个存储单元中可存储3个比特的快闪存储器模块)、四阶存储单元(Qual Level Cell，QLC)NAND型快闪存储器模块(即，一个存储单元中可存储4个比特的快闪存储器模块)、其他快闪存储器模块或其他具有相同特性的存储器模块。

在一范例实施例中，存储器控制电路单元62也具有与图1的范例实施例所提及的存储器控制电路单元11相同或相似的功能和/或电子电路结构，并且易失性存储器64相同或相似于图1的范例实施例所提及的易失性存储器模块12。因此，关于存储器控制电路单元62与易失性存储器模块64的说明请参照图1与图2的范例实施例，在此便不赘述。

值得一提的是，图3至图5所示出的电子电路结构仅为部分范例实施例中存储器接口电路113的示意图，而非用以限定本发明。在部分未提及的应用中，更多的电子元件可以被加入至存储器接口电路113中或替换部分电子元件，以提供额外、相同或相似的功能。此外，在部分未提及的应用中，存储器接口电路113内部的电路布局和/或元件连接关系也可以被适当地改变，以符合实务上的需求。

图7是根据本发明的一范例实施例所示出的信号产生方法的流程图。请参照图7，在步骤S701中，提供参考时脉信号。在步骤S702中，基于参考时脉信号的第一转态点提供地址信号至易失性存储器模块。在步骤S703中，基于参考时脉信号的第二转态点提供指令信号至易失性存储器模块。第一转态点为参考时脉信号的上升缘与下降缘的其中之一，而第二转态点为参考时脉信号的上升缘与下降缘的其中的另一。

图8是根据本发明的一范例实施例所示出的信号产生方法的流程图。请参照图8，在步骤S801中，提供指令信号至易失性存储器模块。在步骤S802中，提供地址信号至易失性存储器模块，其中地址信号的传输周期大于指令信号的传输周期。

然而，图7与图8中各步骤已详细说明如上，在此便不再赘述。值得注意的是，图7与图8中各步骤可以实作为多个程序码或是电路，本发明不加以限制。此外，图7与图8的方法可以搭配以上范例实施例使用，也可以单独使用，本发明不加以限制。

综上所述，在部分范例实施例中，指令信号与地址信号可分别基于参考时脉信号的上升缘与下降缘(或下降缘与上升缘)而被提供至易失性存储器模块。此外，在部分范例实施例中，提供至易失性存储器模块的指令信号与地址信号可具有不同的传输周期(亦称为数据传送周期)。例如，地址信号的数据传送周期可大于指令信号的数据传送周期。藉此，在一范例实施例中，即便未在存储器接口电路或易失性存储器模块中设置额外的芯片内终结(ODT)电阻，地址信号与指令信号仍可以被准确分析，从而有效提高存储器接口电路与易失性存储器模块之间的信号传输效率。

虽然本发明已以实施例接揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。

Claims (29)

1.一种存储器接口电路，用于连接易失性存储器模块与存储器控制器，其特征在于，且所述存储器接口电路包括：

时脉产生电路，用以提供参考时脉信号；

第一接口电路，连接至所述存储器控制器与所述时脉产生电路并且用以基于所述参考时脉信号的第一转态点提供地址信号至所述易失性存储器模块；以及

第二接口电路，连接至所述存储器控制器与所述时脉产生电路并且用以基于所述参考时脉信号的第二转态点提供指令信号至所述易失性存储器模块，

其中所述第一转态点为所述参考时脉信号的上升缘与下降缘的其中之一，并且所述第二转态点为所述参考时脉信号的所述上升缘与所述下降缘的其中的另一。

2.根据权利要求1所述的存储器接口电路，其中所述地址信号的传输周期大于所述指令信号的传输周期。

3.根据权利要求1所述的存储器接口电路，其中所述第一接口电路基于所述参考时脉信号的所述第一转态点提供所述地址信号至所述易失性存储器模块的操作包括：

基于所述第一转态点取样来自所述存储器控制器的第一指示信号以产生所述地址信号，并且

所述第二接口电路基于所述参考时脉信号的所述第二转态点提供所述指令信号至所述易失性存储器模块的操作包括：

基于所述第二转态点取样来自所述存储器控制器的第二指示信号以产生所述指令信号。

4.根据权利要求1所述的存储器接口电路，其中所述第一接口电路基于所述参考时脉信号的所述第一转态点提供所述地址信号至所述易失性存储器模块的操作包括：

基于第一参考时脉信号取样来自所述存储器控制器的第一指示信号以产生所述地址信号，并且

所述第二接口电路基于所述参考时脉信号的所述第二转态点提供所述指令信号至所述易失性存储器模块的操作包括：

基于第二参考时脉信号取样来自所述存储器控制器的第二指示信号以产生所述指令信号，

其中所述第一参考时脉信号与所述第二参考时脉信号反相。

5.根据权利要求1所述的存储器接口电路，其中所述第一接口电路与所述第二接口电路的至少其中之一包括：

第一取样电路，用以根据所述参考时脉信号取样来自所述存储器控制器的指示信号并产生第一输出信号；以及

多路复用器，连接至所述第一取样电路并且用以根据控制信号输出所述第一输出信号。

6.根据权利要求5所述的存储器接口电路，其中所述第一接口电路与所述第二接口电路的所述至少其中之一还包括：

第二取样电路，连接至所述第一取样电路与所述多路复用器并且用以根据所述参考时脉信号的反相信号取样来自所述存储器控制器的所述指示信号并产生第二输出信号，并且

所述多路复用器还用以根据所述控制信号输出所述第二输出信号。

7.一种存储器存储装置，其特征在于，包括：

易失性存储器模块；以及

存储器控制电路单元，连接至所述易失性存储器模块；

其中所述存储器控制电路单元用以提供参考时脉信号，

所述存储器控制电路单元还用以基于所述参考时脉信号的第一转态点提供地址信号至所述易失性存储器模块，

所述存储器控制电路单元还用以基于所述参考时脉信号的第二转态点提供指令信号至所述易失性存储器模块，

所述第一转态点为所述参考时脉信号的上升缘与下降缘的其中之一，并且所述第二转态点为所述参考时脉信号的所述上升缘与所述下降缘的其中的另一。

8.根据权利要求7所述的存储器存储装置，其中所述地址信号的传输周期大于所述指令信号的传输周期。

9.根据权利要求7所述的存储器存储装置，其中所述存储器控制电路单元基于所述参考时脉信号的所述第一转态点提供所述地址信号至所述易失性存储器模块的操作包括：

基于所述第一转态点取样来自存储器控制器的第一指示信号以产生所述地址信号，并且

所述存储器控制电路单元基于所述参考时脉信号的所述第二转态点提供所述指令信号至所述易失性存储器模块的操作包括：

基于所述第二转态点取样来自所述存储器控制器的第二指示信号以产生所述指令信号。

10.根据权利要求7所述的存储器存储装置，其中所述存储器控制电路单元基于所述参考时脉信号的所述第一转态点提供所述地址信号至所述易失性存储器模块的操作包括：

基于第一参考时脉信号取样来自存储器控制器的第一指示信号以产生所述地址信号，并且

所述存储器控制电路单元基于所述参考时脉信号的所述第二转态点提供所述指令信号至所述易失性存储器模块的操作包括：

基于第二参考时脉信号取样来自所述存储器控制器的第二指示信号以产生所述指令信号，

其中所述第一参考时脉信号与所述第二参考时脉信号反相。

11.根据权利要求7所述的存储器存储装置，其中所述存储器控制电路单元包括：

第一取样电路，用以根据所述参考时脉信号取样来自存储器控制器的指示信号并产生第一输出信号；以及

多路复用器，连接至所述第一取样电路并且用以根据控制信号输出所述第一输出信号。

12.根据权利要求11所述的存储器存储装置，其中所述存储器控制电路单元还包括：

第二取样电路，连接至所述第一取样电路与所述多路复用器并且用以根据所述参考时脉信号的反相信号取样来自所述存储器控制器的所述指示信号并产生第二输出信号，并且

所述多路复用器更用以根据所述控制信号输出所述第二输出信号。

13.一种信号产生方法，用于存储器控制电路单元以与易失性存储器模块进行通讯，且所述信号产生方法包括：

提供参考时脉信号；

基于所述参考时脉信号的第一转态点提供地址信号至所述易失性存储器模块；以及

基于所述参考时脉信号的第二转态点提供指令信号至所述易失性存储器模块，

其中所述第一转态点为所述参考时脉信号的上升缘与下降缘的其中之一，并且所述第二转态点为所述参考时脉信号的所述上升缘与所述下降缘的其中的另一。

14.根据权利要求13所述的信号产生方法，其中所述地址信号的传输周期大于所述指令信号的传输周期。

15.根据权利要求13所述的信号产生方法，其中基于所述参考时脉信号的所述第一转态点提供所述地址信号至所述易失性存储器模块的步骤包括：

基于所述第一转态点取样来自存储器控制器的第一指示信号以产生所述地址信号，并且

基于所述参考时脉信号的所述第二转态点提供所述指令信号至所述易失性存储器模块的步骤包括：

基于所述第二转态点取样来自所述存储器控制器的第二指示信号以产生所述指令信号。

16.根据权利要求13所述的信号产生方法，其中基于所述参考时脉信号的所述第一转态点提供所述地址信号至所述易失性存储器模块的步骤包括：

基于第一参考时脉信号取样来自存储器控制器的第一指示信号以产生所述地址信号，并且

基于所述参考时脉信号的所述第二转态点提供所述指令信号至所述易失性存储器模块的步骤包括：

基于第二参考时脉信号取样来自所述存储器控制器的第二指示信号以产生所述指令信号，

其中所述第一参考时脉信号与所述第二参考时脉信号反相。

17.一种存储器接口电路，用于连接易失性存储器模块与存储器控制器，其特征在于，且所述存储器接口电路包括：

第一接口电路，连接至所述存储器控制器并且用以提供地址信号至所述易失性存储器模块；以及

第二接口电路，连接至所述存储器控制器并且用以提供指令信号至所述易失性存储器模块，

其中所述地址信号的传输周期大于所述指令信号的传输周期。

18.根据权利要求17所述的存储器接口电路，其中所述第一接口电路还用以：

基于参考时脉信号的第一转态点取样来自所述存储器控制器的第一指示信号以产生所述地址信号，并且

所述第二接口电路还用以：

基于所述参考时脉信号的第二转态点取样来自所述存储器控制器的第二指示信号以产生所述指令信号，

其中所述第一转态点为所述参考时脉信号的上升缘与下降缘的其中之一，并且所述第二转态点为所述参考时脉信号的所述上升缘与所述下降缘的其中的另一。

19.根据权利要求17所述的存储器接口电路，其中所述第一接口电路还用以：

基于第一参考时脉信号取样来自所述存储器控制器的第一指示信号以产生所述地址信号，并且

所述第二接口电路还用以：

基于第二参考时脉信号取样来自所述存储器控制器的第二指示信号以产生所述指令信号，

其中所述第一参考时脉信号与所述第二参考时脉信号反相。

20.根据权利要求17所述的存储器接口电路，其中所述第一接口电路与所述第二接口电路的至少其中之一包括：

第一取样电路，用以根据参考时脉信号取样来自所述存储器控制器的指示信号并产生第一输出信号；以及

多路复用器，连接至所述第一取样电路并且用以根据控制信号输出所述第一输出信号。

21.根据权利要求20所述的存储器接口电路，其中所述第一接口电路与所述第二接口电路的所述至少其中之一还包括：

第二取样电路，连接至所述第一取样电路与所述多路复用器并且用以根据所述参考时脉信号的反相信号取样来自所述存储器控制器的所述指示信号并产生第二输出信号，并且

所述多路复用器还用以根据所述控制信号输出所述第二输出信号。

22.一种存储器存储装置，其特征在于，包括：

易失性存储器模块；以及

存储器控制电路单元，连接至所述易失性存储器模块，

其中所述存储器控制电路单元用以提供地址信号与指令信号至所述易失性存储器模块，并且

所述地址信号的传输周期大于所述指令信号的传输周期。

23.根据权利要求22所述的存储器存储装置，其中所述存储器控制电路单元还用以：

基于参考时脉信号的第一转态点取样来自存储器控制器的第一指示信号以产生所述地址信号，并且

基于所述参考时脉信号的第二转态点取样来自所述存储器控制器的第二指示信号以产生所述指令信号，

其中所述第一转态点为所述参考时脉信号的上升缘与下降缘的其中之一，并且所述第二转态点为所述参考时脉信号的所述上升缘与所述下降缘的其中的另一。

24.根据权利要求22所述的存储器存储装置，其中所述存储器控制电路单元还用以：

基于第一参考时脉信号取样来自存储器控制器的第一指示信号以产生所述地址信号，并且

基于第二参考时脉信号取样来自所述存储器控制器的第二指示信号以产生所述指令信号，

其中所述第一参考时脉信号与所述第二参考时脉信号反相。

25.根据权利要求22所述的存储器存储装置，其中所述存储器控制电路单元包括：

第一取样电路，用以根据参考时脉信号取样来自存储器控制器的指示信号并产生第一输出信号；以及

多路复用器，连接至所述第一取样电路并且用以根据控制信号输出所述第一输出信号。

26.根据权利要求25所述的存储器存储装置，其中所述存储器控制电路单元还包括：

第二取样电路，连接至所述第一取样电路与所述多路复用器并且用以根据所述参考时脉信号的反相信号取样来自所述存储器控制器的所述指示信号并产生第二输出信号，并且

所述多路复用器更用以根据所述控制信号输出所述第二输出信号。

27.一种信号产生方法，用于存储器控制电路单元与易失性存储器模块进行通讯，其特征在于，且所述信号产生方法包括：

提供地址信号与指令信号至所述易失性存储器模块，

其中所述地址信号的传输周期大于所述指令信号的传输周期。

28.根据权利要求27所述的信号产生方法，还包括：

基于参考时脉信号的第一转态点取样来自存储器控制器的第一指示信号以产生所述地址信号；以及

基于所述参考时脉信号的第二转态点取样来自所述存储器控制器的第二指示信号以产生所述指令信号，

其中所述第一转态点为所述参考时脉信号的上升缘与下降缘的其中之一，并且所述第二转态点为所述参考时脉信号的所述上升缘与所述下降缘的其中的另一。

29.根据权利要求27所述的信号产生方法，还包括：

基于第一参考时脉信号取样来自存储器控制器的第一指示信号以产生所述地址信号；以及

基于第二参考时脉信号取样来自所述存储器控制器的第二指示信号以产生所述指令信号，

其中所述第一参考时脉信号与所述第二参考时脉信号反相。

Images