DE102014109471A1 - Takt-Wiederherstellung mit Frequenzsynchronisation - Google Patents

Takt-Wiederherstellung mit Frequenzsynchronisation Download PDF

Info

Publication number
DE102014109471A1
DE102014109471A1 DE102014109471.9A DE102014109471A DE102014109471A1 DE 102014109471 A1 DE102014109471 A1 DE 102014109471A1 DE 102014109471 A DE102014109471 A DE 102014109471A DE 102014109471 A1 DE102014109471 A1 DE 102014109471A1
Authority
DE
Germany
Prior art keywords
frequency divider
frequency
signal
control circuit
transmitted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014109471.9A
Other languages
English (en)
Other versions
DE102014109471B4 (de
Inventor
Bernd Rexhäuser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lear Corp GmbH
Original Assignee
Lear Corp GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lear Corp GmbH filed Critical Lear Corp GmbH
Priority to DE102014109471.9A priority Critical patent/DE102014109471B4/de
Publication of DE102014109471A1 publication Critical patent/DE102014109471A1/de
Application granted granted Critical
Publication of DE102014109471B4 publication Critical patent/DE102014109471B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

Die vorliegende Erfindung betrifft eine Takt-Wiederherstellungsschaltung und ein Takt-Wiederherstellungsverfahren. Bei einem Taktgenerator, aufweisend eine Phasenregelschleife mit einem Phasendetektor (26), einem Filter (28), einem spannungsgesteuerten Oszillator (30) und einem zweiten Frequenzteiler (28), wobei der Taktgenerator ein Eingangstaktsignal erhält und der spannungsgesteuerte Oszillator (30) ein Ausgangstaktsignal erzeugt und der Ausgang des spannungsgesteuerten Oszillators mit dem zweiten Frequenzteiler (28) und der zweite Frequenzteiler (28) mit der Phasenregelschleife (26) verbunden sind, ist der zweite Frequenzteiler (32) mit einer Steuerschaltung (34) verbunden. Die Steuerschaltung (34) ist dazu ausgebildet, in Abhängigkeit von über einen Steuerbus empfangenen Eingangssignalen das Teilungsverhältnis des zweiten Frequenzteilers (32) dynamisch variabel zu steuern.

Description

  • Die vorliegende Erfindung betrifft eine Takt-Wiederherstellung-Schaltung mit einem Taktgenerator aufweisend eine Phasenregelschleife und ein Takt-Wiederherstellungsverfahren mit einer Phasenregelschleife.
  • Phasenregelschleifen (PLL – „phase locked loop“) dienen dazu, die Phasenlage und die Frequenz eines Oszillators über die Phasenregelschleife so zu beeinflussen, dass die Abweichungen in Bezug auf die Phasenlage zwischen einem Referenzsignal und dem von einem Oszillator der Phasenregelschleife ausgegebenen Signal konstant und gering sind und die Frequenz des von dem Oszillator ausgegebenen Signals gleich der Frequenz des Referenzsignals ist.
  • Für die Übertragung von Daten ist es notwendig, die Taktfrequenz von einem Transmitter zu einem Empfänger zu übertragen oder die Taktfrequenz empfängerseitig wiederherzustellen. Im ersten Fall ist eine zusätzliche Datenleitung für den Takt notwendig und im zweiten Fall muss eine Takt-Wiederherstellung erfolgen. Unabhängig davon, ob der Takt übertragen oder aus einem Datensignal wiederhergestellt wird, ist eine Phasenregelschleife empfängerseitig notwendig, um ein Taktsignal mit der richtigen Frequenz und Phase bereitzustellen.
  • Bei herkömmlichen Phasenregelschleifen wird ein spannungsgesteuerter Oszillator (VCO – „voltage controlled oscillator“) in Verbindung mit einer analogen Phasenregelschleifenstruktur verwendet, wobei die Frequenz- und Phaseneinstellung des spannungsgesteuerten Oszillators durch ein analoges Signal gesteuert wird. Das analoge Steuersignal wird aus der Phasendifferenz zwischen Eingangs- und Oszillatorsignal generiert, wobei vor dem spannungsgesteuerten Oszillator (VCO) ein Regelfilter mit entsprechender Charakteristik wie z.B. P, PI, I oder PID angeordnet ist, was die dynamischen Eigenschaften der Phasenregelschleife (PLL) beeinflusst.
  • EP 1 195 903 A2 offenbart eine Takt-Wiederherstellungseinheit mit einer Frequenzdetektorschaltung. Der spannungsgesteuerte Oszillator wird über einen Referenztakt gesteuert, wobei in einer Ausführung ein Teiler vorgesehen ist, dem ein phasenverschobenes Taktsignal zugeführt wird und der daraus ein skaliertes Signal erzeugt. Der Teiler bewirkt hierbei durch die Herabsetzung der Frequenz des phasenverschobenen Taktsignals die Verwendung eines verzögerten Referenztaktsignals. Die in EP 1 195 903 A2 beschriebene Phasenregelschleife entspricht dem vorstehend genannten Beispiel aus dem Stand der Technik.
  • Nachteilig bei den aus dem Stand der Technik bekannten Schaltungen ist jedoch, dass diese einen spannungsgesteuerten Oszillator der Phasenregelschleife direkt mit einem analogen Signal ansteuern, um die Frequenz eines Ausgabesignals des spannungsgesteuerten Oszillators zu ändern. Der spannungsgesteuerte Oszillator solcher Schaltungen wird hierbei direkt über externe Steuerleitungen angesteuert, wobei diese externen Steuerleitungen empfindlich für Rauschen und Verzerrungen sind.
  • Solche PLL-Schaltungen können auch in Kommunikationskomponenten in Computernetzwerken zur Zugriffssteuerung der Komponenten eingesetzt werden. Dabei treten das Problem der Synchronisation und damit die Einstellung auf eine exakte Uhrzeit der im Netzwerk eingebundenen Komponenten auf. üblicherweise überträgt die als Master dienende Komponente einen Zeitstempel, der von der Slave-Komponente zur Synchronisation ausgewertet wird. Unter Verwendung einer PLL wird der entsprechend gleichspannungsgesteuerte Quarz des Oszillators in Abhängigkeit von dem eingangsseitig anliegenden Eingangs- oder Zeitsignal derart geregelt, um auf die Sollfrequenz abgestimmt werden zu können. Solche Regelkreise lassen keine Steuerung von außen zu und sind als zusätzliche Elemente vorgesehen.
  • Aufgabe der vorliegenden Erfindung ist es, eine Schaltung sowie ein Verfahren zur Takt-Wiederherstellung anzugeben, wobei eine feinere Frequenzanpassung bzw. Phasenanpassung gegenüber den aus dem Stand der Technik bekannten Schaltungen und Verfahren möglich und die Steuerung des spannungsgesteuerten Oszillators unempfindlich gegenüber äußeren Einflüssen ist und ohne zusätzliche eingangsseitig vorgesehene Elemente auskommt, um auf eine Sollfrequenz abgestimmt werden zu können.
  • Die Aufgabe wird durch eine Takt-Wiederherstellungsschaltung mit den in Anspruch 1 angegebenen technischen Merkmalen und durch ein Takt-Wiederherstellungsverfahren mit den in Anspruch 7 angegebenen technischen Merkmalen gelöst.
  • Bei einer Takt-Wiederherstellung-Schaltung mit einem Taktgenerator, aufweisend eine Phasenregelschleife mit einem Phasendetektor, einem Filter, einem spannungsgesteuerten Oszillator und einem zweiten Frequenzteiler, wobei der Taktgenerator ein Eingangstaktsignal erhält und der spannungsgesteuerte Oszillator ein Ausgangstaktsignal erzeugt und der Ausgang des spannungsgesteuerten Oszillators mit dem zweiten Frequenzteiler und der zweite Frequenzteiler mit dem Phasendetektor verbunden ist, ist der zweite Frequenzteiler mit einer Steuerschaltung verbunden, wobei die Steuerschaltung dazu ausgebildet ist, in Abhängigkeit von über einen Steuerbus empfangenen Eingangssignalen das Teilungsverhältnis des zweiten Frequenzteils dynamisch variabel zu steuern.
  • Bei der erfindungsgemäßen Schaltung wird über die Steuerschaltung der zweite Frequenzteiler gesteuert, wodurch feinere Abstimmungen möglich sind. Im Gegensatz zu Phasenregelschleifen aus dem Stand der Technik, welche zur Anpassung der Frequenz des Ausgangstaktsignals den spannungsgesteuerte Oszillator direkt über ein Analogsignal ansteuern, wird die Frequenz des Ausgangstaktsignals bei der erfindungsgemäßen Schaltung durch dynamisches Verändern der Teilung des zweiten Frequenzteilers eingestellt. Die Eingangssignale werden über den Steuerbus an die Steuerschaltung übertragen, wobei diese Eingangssignale in der Steuerschaltung ausgewertet werden und zur Einstellung des Teilungsverhältnisses des zweiten Frequenzteilers (N) dienen. Die Steuerschaltung kann dabei mit dem zweiten Frequenzteiler (N(t)) über einen digitalen Bus direkt verbunden sein, wodurch der zweite Frequenzteiler dynamisch variabel verändert wird. Insbesondere werden die Eingangssignale über den Steuerbus empfangen, der mit der Steuerschaltung verbunden ist. Die über den Steuerbus von einer angeschlossenen Komponente empfangenen Bussignale unterliegen keinem Rauschen, welches bei Analogsignalen zur Steuerung eines spannungsgesteuerten Oszillators aus dem Stand der Technik auftritt. Bei der vorliegenden Erfindung erfolgt die Steuerung des zweiten Frequenzteilers über digitale Signale. Daher wird das von dem spannungsgesteuerten Oszillator ausgegebene Signal nicht von Verzerrungen oder anderen Störungen beeinflusst. Es wird dadurch eine kostengünstige Schaltungsanordnung für eine Phasenregelschleife mit einer Frequenzanpassung angegeben. Darüber hinaus sind sehr feine und genaue Frequenz- bzw. Phaseneinstellungen möglich, welche der Ausbildung des zweiten Teilers (N(t)) unterliegen. Die Übertragungscharakteristik des Wiederherstellungsverhaltens hängt daher nur von der in der Steuerschaltung implementierten Übertragungscharakteristik und der Übertragungsrate des verwendeten Bussystems ab.
  • Der Phasendetektor ist dem ersten Frequenzteiler nachgeschaltet und dazu ausgebildet, die Frequenz eines Referenzsignals, das bspw. von einem ersten Frequenzteiler bereitgestellt wird, mit der Frequenz des von dem zweiten Frequenzteiler ausgegebenen Signals miteinander zu vergleichen.
  • Das Filter ist dem Phasendetektor nachgeschaltet und gibt ein gefiltertes Signal an den spannungsgesteuerten Oszillator aus.
  • Die Steuerschaltung kann mit einem Ausgang eines Oszillators verbunden sein, der die Referenzfrequenz für den Phasendetektor bereitstellt. Zudem ist die Steuerschaltung dazu ausgebildet, die Referenzfrequenz des von dem Oszillator ausgegebenen Signals mit den über den Steuerbus empfangenen Eingangssignalen zu vergleichen.
  • Die Steuerschaltung kann auch dazu ausgebildet sein, das Teilungsverhältnis eines ersten Frequenzteilers (M) zu steuern, der dem Phasendetektor das Eingangstaktsignal bereitstellt. Dadurch kann eine noch feinere Frequenzeinstellung erfolgen.
  • In weiteren Ausführungsformen kann die Steuerschaltung dazu ausgebildet sein, aus der Frequenz des von dem spannungsgesteuerten Oszillator ausgegebenen Signals einen Zeitstempel zu generieren und den generierten Zeitstempel mit einem Zeitstempel zu vergleichen, der zusammen mit dem von einem Sender oder Transmitter übermittelten Signal übertragen wird.
  • Die Steuerschaltung kann als Eingangssignale von einem Sender übermittelte Signale oder einen Zeitstempel, der zusammen mit einem von einem Sender übermittelten Signal übertragen wird, erhalten, wobei die übermittelten Signale eine Referenzfrequenz aufweisen und/oder eine übermittelte Referenzfrequenz in entsprechende Daten umgewandelt wird.
  • Ferner kann die Steuerschaltung dazu ausgebildet sein, eine Messung des Speicherbelegungszustands eines Zwischenspeichers zu nutzen und den ersten Frequenzteiler und/oder den zweiten Frequenzteiler in Abhängigkeit des Messergebnisses derart zu steuern, dass ein Überlaufen des Zwischenspeichers vermieden wird.
  • In den verschiedenen Ausgestaltungsmöglichkeiten kann die Steuerschaltung beispielsweise ein empfangenes Eingangssignal mit der Frequenz des von dem spannungsgesteuerten Oszillator ausgegebenen Signals vergleichen. Der Taktgenerator kann als IC ausgebildet sein und wird hierbei extern angesteuert. Dies erfolgt beispielsweise über einen I2C-Bus (wobei auch andere Bussysteme verwendet werden können). Die extern ansteuerbaren Frequenzteiler werden dazu verwendet, die Frequenz des Ausgangstaktsignals von dem spannungsgesteuerten Oszillator zu steuern.
  • Bei einem erfindungsgemäßen Takt-Wiederherstellungsverfahren, wobei die Frequenz eines Eingangstaktsignals durch einen ersten Frequenzteiler geteilt und das geteilte Eingangstaktsignal einer Phasenregelschleife zugeführt wird, wobei die Phasenregelschleife einen Phasendetektor, ein Filter, einen spannungsgesteuerten Oszillator und einen zweiten Frequenzteiler aufweist, wobei das geteilte Eingangstaktsignal und ein Signal von dem zweiten Frequenzteiler dem Phasendetektor zugeführt werden und der Phasendetektor die Frequenzen der Signale miteinander vergleicht und ein Signal an das Filter und das Filter ein Signal an den spannungsgesteuerten Oszillator liefert, wobei dem zweiten Frequenzteiler ein Ausgangstaktsignal von dem spannungsgesteuerten Oszillator zugeführt wird, wird der zweite Frequenzteiler von einer Steuerschaltung gesteuert, wobei die Steuerschaltung das Teilungsverhältnis des zweiten Frequenzteilers in Abhängigkeit von über einen Steuerbus empfangenen Eingangssignalen einstellt.
  • Die Steuerschaltung kann ebenso das Teilungsverhältnis des ersten Frequenzteilers in Abhängigkeit von den empfangenen Eingangssignalen einstellen.
  • Als Eingangssignale können der Steuerschaltung von einem Sender übermittelte Signale oder ein Zeitstempel, der zusammen mit einem von einem Sender übermittelten Signal übertragen wird, zugeführt werden, wobei die übermittelten Signale eine Referenzfrequenz aufweisen und/oder eine übermittelte Referenzfrequenz in entsprechende Daten umgesetzt wird.
  • In der Steuerschaltung kann der mit dem übermittelten Signal übertragene Zeitstempel mit einem in Abhängigkeit der Frequenz des von dem spannungsgesteuerten Oszillators ausgegebenen Signals erzeugte Zeitstempel verglichen werden.
  • Die der Steuerschaltung zugeführten Eingangssignale können in einem Zwischenspeicher zwischengespeichert werden, wobei eine Messung des Speicherbelegungszustands des Zwischenspeichers mit den Eingangssignalen durchgeführt wird und die daraus erhaltenen Daten zur Steuerung des ersten Frequenzteilers und/oder des zweiten Frequenzteilers herangezogen werden, so dass ein Überlaufen des Zwischenspeichers vermieden wird.
  • Die Steuerschaltung kann mit dem zweiten Frequenzteiler über einen digitalen Bus verbunden sein, wodurch der der zweite Frequenzteiler dynamisch variabel verändert wird.
  • In der Steuerschaltung kann die aus den Eingangssignalen gebildete Frequenz mit einer Referenzfrequenz des von einem Oszillator ausgegebenen Signals verglichen werden, wobei der Oszillator ein Signal mit der Referenzfrequenz an den ersten Frequenzteiler oder direkt an den Phasendetektor liefert.
  • Weitere Vorteile, Merkmale und Ausgestaltungsmöglichkeiten ergeben sich aus der nachfolgenden Figurenbeschreibung von nicht einschränkend zu verstehenden Ausführungsbeispielen.
  • In den Zeichnungen zeigt:
  • 1 eine Phasenregelschleife gem. dem Stand der Technik;
  • 2 eine Schaltung zur Takt-Wiederherstellung; und
  • 3 eine weitere Schaltung zur Takt-Wiederherstellung.
  • In den Figuren mit gleichen Bezugszeichen versehene Teile und Komponenten entsprechen im Wesentlichen einander, solange nichts anderes angegeben ist.
  • 1 zeigt eine Phasenregelschleife aus dem Stand der Technik. Die Phasenregelschleife 10 weist einen ersten Frequenzteiler 12 auf, dem ausgehend beispielsweise von einem Quarzoszillator ein Referenzsignal mit einer Frequenz fs zugeführt wird. Der erste Frequenzteiler 12 teilt die Frequenz fs und gibt ein Signal mit einer Frequenz fs/M aus. Das Signal mit der Frequenz fs/M wird einem Phasendetektor 13 zugeführt. Der Phasendetektor 13 erhält von einem zweiten Frequenzteiler 17 ein Signal mit einer Frequenz fosc/N. Der Phasendetektor 13 vergleicht die eingehenden Signale von dem ersten Frequenzteiler 12 und dem zweiten Frequenzteiler 17 und gibt ein Fehlersignal an ein Regelfilter 14 aus. Das Fehlersignal wird im Hinblick auf Phasen- und Frequenzunterschiede ausgehend von den eingehenden Signalen ermittelt. Die Steuerung 15 erzeugt ein Steuersignal für einen spannungsgesteuerten Oszillator 16. Der spannungsgesteuerte Oszillator 16 gibt dann ein Signal mit einer Ausgabefrequenz fosc = fs × N/M aus.
  • Die Ausgangsfrequenz fosc des von dem spannungsgesteuerten Oszillator 16 ausgegebenen Signals hängt von den Teilungsverhältnissen des ersten Frequenzteilers 12 und des zweiten Frequenzteilers 17 ab und wird durch die Steuerung 15 verändert, welche die Ausgangsfrequenz fosc des spannungsgesteuerten Oszillators 16 regelt.
  • 2 zeigt eine Schaltung 20, wobei einer Phasenregelschleife ausgehend von einem Oszillator 22 ein Referenzsignal zugeführt wird. Die Phasenregelschleife umfasst einen Phasendetektor 26, einen Filter 28, einen spannungsgesteuerten Oszillator 30 und einen zweiten Frequenzteiler 32. Das Referenzsignal wird einem ersten Frequenzteiler 24 zugeführt. Das Referenzsignal weist eine bestimmte Frequenz fs auf. Die Frequenz des zugeführten Referenzsignals wird in dem ersten Frequenzteiler 24 um ein bestimmtes Maß M geteilt. Die Frequenz des geteilten Referenzsignals wird anschließend in dem Phasendetektor 26 der Phasenregelschleife mit einer Frequenz eines Signals von dem zweiten Frequenzteiler 32 verglichen, wobei die Ausgangsfrequenz fosc des Ausgangstaktsignals des spannungsgesteuerten Oszillators 30 gleich der Frequenz des geteilten Referenzsignals sein soll.
  • Das geteilte Referenzsignal mit einer Frequenz fs/M wird dem Phasendetektor 26 zugeführt. Zudem wird dem Phasendetektor 26 ein Signal von dem zweiten Frequenzteiler 32 mit einer Frequenz fosc/N(t) zugeführt. Der Phasendetektor vergleicht das geteilte Referenzsignal mit dem Signal von dem zweiten Frequenzteiler und gibt ein Signal an das Filter 28 aus. Das gefilterte Signal wird dem spannungsgesteuerten Oszillator 30 zugeführt. Der spannungsgesteuerte Oszillator 30 der Phasenregelschleife gibt ein Ausgangstaktsignal mit einer Ausgangsfrequenz fosc= fs × N(t)/M aus. Das Ausgangstaktsignal wird dem zweiten Frequenzteiler 32 N(t) zugeführt, welcher von einer Steuerschaltung 34 gesteuert wird. Der zweite Frequenzteiler 32 führt das Ausgangstaktsignal mit der geteilten Frequenz zum Phasendetektor (26) zurück. Im Gegensatz zu der in 1 gezeigten Phasenregelschleife 10 weist die Schaltung 20 von 2 (und von 3) keine Steuerung 15 auf. Die Phasenregelschleife 10 (1) stellt die Ausgabefrequenz fosc durch die Steuerung 15 ein, indem die Steuerung 15 ein Steuersignal an den spannungsgesteuerten Oszillator 16 ausgibt. Das Steuersignal wird in Abhängigkeit des von dem Phasendetektor 13 erzeugten Fehlersignals gebildet. Bei den Schaltungen 20 von 2 und 3 wird hingegen die Teilung des zweiten Frequenzteilers 32 dynamisch gesteuert, so dass die Frequenz des Ausgangstaktsignals gleich der Frequenz des Referenzsignals bzw. der Frequenz des geteilten Referenzsignals ist.
  • Über die Steuerschaltung 34 erfolgt ein dynamisches Ändern des Teilungsverhältnisses des zweiten Frequenzteilers 32. Hierbei wird die Frequenz des Ausgangstaktsignals durch das variable Teilungsverhältnis des zweiten Frequenzteilers 32 verändert und dynamisch angepasst.
  • Die Steuerschaltung 30 empfängt über einen nicht dargestellten Steuerbus Eingangsdaten mit einer Frequenz. Diese Eingangsdaten mit einer Frequenz können von einem Sender übermittelte Signale oder ein Zeitstempel, der zusammen mit dem von einem Sender übermittelten Signal übertragen wird, sein. Die übermittelten Signale können hierbei Datensignale sein oder eine definierte Frequenz eines übertragenen Signals kann in Datensignale umgewandelt werden. Alle übermittelten Signale, unabhängig von ihrer Ausbildung, können in entsprechende Eingangsdaten umgewandelt und zur Steuerung des Teilungsverhältnisses des ersten Frequenzteilers 24 und/oder des zweiten Frequenzteilers 32 an die Steuerschaltung 34 übertragen werden.
  • Die Frequenz des ausgegebenen Signals von dem Oszillator 22 kann in der Steuerschaltung 34 mit der Frequenz von Signalen, die als Eingangsdaten empfangen werden, verglichen werden. Der Steuerschaltung 34 kann auch das Ausgangstaktsignal zugeführt werden. Bei der in 2 gezeigten Schaltung 20 wird der zweite Frequenzteiler 32 durch die empfangenen Eingangsdaten digital angesteuert.
  • Bspw. werden über den Steuerbus Daten empfangen, die eine bestimmte Frequenz vorgeben. Der Oszillator 22 gibt eine Frequenz aus, die durch den ersten Frequenzteiler 24 geteilt wird und dann der bestimmten Frequenz entspricht. Damit durch den spannungsgesteuerten Oszillator 30 ein Ausgangstaktsignal ausgegeben wird, dessen Frequenz gleich der bestimmten übertragenen Frequenz ist, verändert die Steuerschaltung 34 die Teilung N(t) des zweiten Frequenzteilers 32 dynamisch, so dass die Frequenzen gleich sind. Die Frequenz des von dem zweiten Frequenzteiler 32 an den Phasendetektor 26 gesendeten Signals kann im Phasendetektor 26 auch mit anderen Referenzdaten verglichen werden.
  • Die in den 2 und 3 gezeigten Schaltungen 20 dienen in erster Linie zur Frequenzanpassung. Die in 3 gezeigte Schaltung 20 weist zusätzlich zu der in 2 gezeigten Schaltung 20 eine Zeitstempel-Schaltung 36 auf, die ausgehend von dem Ausgangstaktsignal eines spannungsgesteuerten Oszillators 30 der Phasenregelschleife einen Zeitstempel generiert, der der Steuerschaltung 34 zugeführt wird. Die Zeitstempel-Schaltung 36 kann selbstverständlich als Komponente der Steuerschaltung 34 ausgebildet sein. Auch eine Software basierte Lösung ist hierbei denkbar. Bei der in 3 gezeigten Ausführung erhält die Steuerschaltung 34 als Eingangsdaten einen Zeitstempel, der in regelmäßigen Abständen mit einem eingehenden Signal von einem Sender oder einem Transmitter übertragen wird. Dieser übertragene Zeitstempel wird mit dem durch die Zeitstempel-Schaltung 36 generierten Zeitstempel in der Steuerschaltung 34 verglichen. Die Steuerschaltung 34 steuert dann in Abhängigkeit möglicher Abweichungen den zweiten Frequenzteiler 32 so, dass die Frequenz des von dem spannungsgesteuerten Oszillator 30 der Phasenregelschleife ausgegebenen Signals gleich einer Referenzfrequenz ist, welche aus den Eingangsdaten gebildet wird, die über den Steuerbus der Steuerschaltung 34 übermittelt werden.
  • Die in 2 und 3 gezeigten Schaltungen 20 weisen gegenüber der in 1 gezeigten Phasenregelschleife 10 den Vorteil auf, dass die Frequenz des von dem spannungsgesteuerten Oszillator ausgegebenen Signals keinen Abweichungen aufgrund von Störungen (Rauschen) unterliegt. Ferner ermöglicht die digitale Ansteuerung des zweiten Frequenzteilers 32 über den Steuerbus eine sehr feine Einstellung des Teilungsverhältnisses des zweiten Frequenzteilers 32. Eine derartige Teilung ist bei der Schaltung 10 von 1 aufgrund der analogen Ansteuerung nicht möglich.
  • Die Steuerschaltung 34 kann neben der Ansteuerung des zweiten Frequenzteilers 32 auch eine Ansteuerung des ersten Frequenzteilers 24 vornehmen. Dies wirkt sich insbesondere positiv auf die einzustellenden Frequenzen aus.
  • Bezugszeichenliste
  • 10
    Phasenregelschleife
    12
    erster Frequenzteiler
    13
    Phasendetektor
    14
    Filter
    15
    Steuerung
    16
    spannungsgesteuerter Oszillator
    17
    zweiter Frequenzteiler
    20
    Schaltung
    22
    Quarzoszillator
    24
    erster Frequenzteiler
    26
    Phasendetektor
    28
    Filter
    30
    spannungsgesteuerter Oszillator
    32
    zweiter Frequenzteiler
    34
    Steuerschaltung
    36
    Zeitstempel-Schaltung
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • EP 1195903 A2 [0005]

Claims (12)

  1. Takt-Wiederherstellungsschaltung mit einem Taktgenerator, aufweisend eine Phasenregelschleife mit einem Phasendetektor (26), einem Filter (28), einem spannungsgesteuerten Oszillator (30) und einem zweiten Frequenzteiler (32), wobei der Taktgenerator ein Eingangstaktsignal erhält und der spannungsgesteuerte Oszillator (30) ein Ausgangstaktsignal erzeugt und der Ausgang des spannungsgesteuerten Oszillators mit dem zweiten Frequenzteiler (32) und der zweite Frequenzteiler (32) mit dem Phasendetektor (26) verbunden sind, dadurch gekennzeichnet, dass der zweite Frequenzteiler (32) mit einer Steuerschaltung (34) verbunden ist, wobei die Steuerschaltung (34) dazu ausgebildet ist, in Abhängigkeit von über einen Steuerbus empfangenen Eingangssignalen das Teilungsverhältnis des zweiten Frequenzteilers (32) dynamisch variabel zu steuern.
  2. Schaltung nach Anspruch 1, wobei die Steuerschaltung (34) dazu ausgebildet ist, auch das Teilungsverhältnis eines ersten Frequenzteilers (24) zu steuern, der dem Phasendetektor (26) das Eingangstaktsignal bereitstellt.
  3. Schaltung nach Anspruch 1 oder 2, wobei die Steuerschaltung (34) mit dem Teiler (32) über einen digitalen Bus verbunden ist, wodurch der Teiler (32) dynamisch variabel verändert wird.
  4. Schaltung nach einem der Ansprüche 1 bis 3, wobei die Steuerschaltung (34) dazu ausgebildet ist, aus der Frequenz des von dem spannungsgesteuerten Oszillator ausgegebenen Signals einen Zeitstempel zu generieren und den generierten Zeitstempel mit einem Zeitstempel zu vergleichen, der zusammen mit einem von einem Sender übermittelten Signal übertragen wird.
  5. Schaltung nach einem der Ansprüche 1 bis 4, wobei die Steuerschaltung (34) als Eingangssignale von einem Sender übermittelte Signale oder einen Zeitstempel, der zusammen mit dem von einem Sender übermittelten Signal übertragen wird, erhält, wobei die übermittelten Signale eine Referenzfrequenz aufweisen und/oder eine übermittelte Referenzfrequenz in entsprechende Daten umgewandelt wird.
  6. Schaltung nach einem der Ansprüche 1 bis 5, wobei die Steuerschaltung (34) dazu ausgebildet ist, eine Messung des Speicherbelegungszustands eines Zwischenspeichers zu nutzen und den ersten Frequenzteiler (24) und/oder den zweiten Frequenzteiler (32) in Abhängigkeit des Messergebnisses derart zu steuern, dass ein Überlaufen des Zwischenspeichers vermieden wird.
  7. Takt-Wiederherstellungsverfahren, wobei die Frequenz eines Eingangstaktsignals durch einen ersten Frequenzteiler (24) geteilt wird, das geteilte Eingangstaktsignal einer Phasenregelschleife zugeführt wird, wobei die Phasenregelschleife einen Phasendetektor (26), ein Filter (28), einen spannungsgesteuerten Oszillator (30) und einen zweiten Frequenzteiler (32) aufweist, wobei das geteilte Eingangstaktsignal und ein Signal von dem zweiten Frequenzteiler (32) dem Phasendetektor (26) zugeführt werden und der Phasendetektor die Frequenzen miteinander vergleicht und ein Signal an das Filter (28) und das Filter (28) ein Signal an den spannungsgesteuerten Oszillator (30) liefert, wobei dem zweiten Frequenzteiler (32) ein Ausgangstaktsignal von dem spannungsgesteuerten Oszillator zugeführt wird, dadurch gekennzeichnet, dass der zweite Frequenzteiler (32) von einer Steuerschaltung (34) gesteuert wird, wobei die Steuerschaltung (34) das Teilungsverhältnis des zweiten Frequenzteilers (32) in Abhängigkeit von über einen Steuerbus empfangenen Eingangssignalen dynamisch einstellt.
  8. Verfahren nach Anspruch 7, wobei die Steuerschaltung (34) auch das Teilungsverhältnis des ersten Frequenzteilers (24) in Abhängigkeit der empfangenen Eingangssignale einstellt.
  9. Verfahren nach Anspruch 7 oder 8, wobei der Steuerschaltung (34) als Eingangssignale von einem Sender übermittelte Signale oder ein Zeitstempel, der zusammen mit einem von einem Sender übermittelten Signal übertragen wird, zugeführt werden, wobei die übermittelten Signale eine Referenzfrequenz aufweisen und/oder eine übermittelte Referenzfrequenz in entsprechende Daten umgesetzt wird.
  10. Verfahren nach Anspruch 9, wobei in der Steuerschaltung (34) der mit dem übermittelten Signal übertragene Zeitstempel mit einem in Abhängigkeit der Frequenz des von dem spannungsgesteuerten Oszillator ausgegebenen Signals erzeugten Zeitstempel verglichen wird.
  11. Verfahren nach einem der Ansprüche 7 bis 10, wobei durch die Steuerschaltung (34) eine Messung des Speicherbelegungszustands eines Zwischenspeichers mit den Eingangssignalen durchgeführt wird und die daraus erhalten Daten zur Steuerung des ersten Frequenzteilers (24) und/oder des zweiten Frequenzteilers (32) herangezogen werden, so dass ein Überlaufen des Zwischenspeichers vermieden wird.
  12. Verfahren nach einem der Ansprüche 7 bis 11, wobei die Steuerschaltung (34) mit dem Teiler (32) über einen digitalen Bus verbunden ist, wodurch der Teiler (32) dynamisch variabel verändert wird.
DE102014109471.9A 2014-07-07 2014-07-07 Takt-Wiederherstellung mit Frequenzsynchronisation Expired - Fee Related DE102014109471B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102014109471.9A DE102014109471B4 (de) 2014-07-07 2014-07-07 Takt-Wiederherstellung mit Frequenzsynchronisation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014109471.9A DE102014109471B4 (de) 2014-07-07 2014-07-07 Takt-Wiederherstellung mit Frequenzsynchronisation

Publications (2)

Publication Number Publication Date
DE102014109471A1 true DE102014109471A1 (de) 2016-01-07
DE102014109471B4 DE102014109471B4 (de) 2018-06-07

Family

ID=54866074

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014109471.9A Expired - Fee Related DE102014109471B4 (de) 2014-07-07 2014-07-07 Takt-Wiederherstellung mit Frequenzsynchronisation

Country Status (1)

Country Link
DE (1) DE102014109471B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111416618A (zh) * 2020-03-24 2020-07-14 中星联华科技(北京)有限公司 一种时钟数据恢复方法及电路
CN111669173A (zh) * 2020-05-20 2020-09-15 浙江赛思电子科技有限公司 一种时间戳鉴相的方法及设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1195903A2 (de) 2000-10-06 2002-04-10 Vitesse Semiconductor Corporation Taktrückgewinnungeinrichtung mit einer Frequenzdetektorschaltung
US20090232262A1 (en) * 2008-03-17 2009-09-17 Integrated Device Technology, Inc. Circuit for recovering an output clock from a source clock
US20110188551A1 (en) * 2010-01-29 2011-08-04 Jongshin Shin Communication system compensating frequency offset of an external reference clock generator, compensation method thereof and data transceiver equipment including the communication system

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5420545A (en) 1993-03-10 1995-05-30 National Semiconductor Corporation Phase lock loop with selectable frequency switching time

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1195903A2 (de) 2000-10-06 2002-04-10 Vitesse Semiconductor Corporation Taktrückgewinnungeinrichtung mit einer Frequenzdetektorschaltung
US20090232262A1 (en) * 2008-03-17 2009-09-17 Integrated Device Technology, Inc. Circuit for recovering an output clock from a source clock
US20110188551A1 (en) * 2010-01-29 2011-08-04 Jongshin Shin Communication system compensating frequency offset of an external reference clock generator, compensation method thereof and data transceiver equipment including the communication system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111416618A (zh) * 2020-03-24 2020-07-14 中星联华科技(北京)有限公司 一种时钟数据恢复方法及电路
CN111669173A (zh) * 2020-05-20 2020-09-15 浙江赛思电子科技有限公司 一种时间戳鉴相的方法及设备

Also Published As

Publication number Publication date
DE102014109471B4 (de) 2018-06-07

Similar Documents

Publication Publication Date Title
DE102012018538B4 (de) Phasenregelkreis, der einen interpolativen Teiler als digital gesteuerten Oszillator verwendet
DE3841512C2 (de)
DE10130732B4 (de) Signalübertragungsschaltung, Datenpufferschaltung und Signalübertragungsverfahren
DE102015006783B4 (de) Digital-Zeit-Wandler-Störungsreduzierung
DE102013110781A1 (de) Systeme und verfahren für eine verteilung von taktgebersignalen
DE102012107647A1 (de) Fraktionaler Frequenzteiler
DE102008062526A1 (de) Phasenregelkreis mit adaptivem Filter für die Synchronisation eines digital gesteuerten Oszillators
DE112016001357T5 (de) Hybrid-Phasenregelkreis mit breitem Einrastbereich
EP1216509B1 (de) Schaltungsanordnung zum erzeugen eines zu referenztaktsignalen frequenzsynchronen taktsignals
DE112013003477T5 (de) Datenempfangsvorrichtung und Datenkommunikationssystem
DE102006051763A1 (de) Phasenregelschleife zur Taktgewinnung
DE19529179C2 (de) Integrierbare Taktgewinnungsschaltung
EP1525662B1 (de) Digital gesteuerter oszillator
DE102014109471B4 (de) Takt-Wiederherstellung mit Frequenzsynchronisation
DE102013005055A1 (de) Erzeugen einer abgestimmten Frequenzausgabe aus einem Signalgenerator
DE10219857B4 (de) PLL-Schaltung und Verfahren zur Eliminierung von Eigenjitter eines von einer Regelungsschaltung empfangenen Signals
EP0630129A2 (de) Verfahren zur Erzeugung eines synchronisierten Taktes mit einer Schaltungsanordnung für einen regelbaren Oszillator
DE102007054262B4 (de) Asynchrone Phasenakquisitionseinheit mit Dithering
EP1094610A1 (de) Digitaler Phasenregelkreis
EP1573921A1 (de) Digital steuerbarer oszillator
DE102006011682A1 (de) Transceiver-Schaltungsanordnung
DE102015106755B4 (de) Phasendetektor
WO2008116517A1 (de) Verfahren zur erzeugung einer taktfrequenz
DE102019201411B3 (de) Synchronisation einer integrierten Schaltung mit Sensor
WO2005078935A1 (de) Digitaler phasenregelkreis mit schnellem einschwingverhalten

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R082 Change of representative

Representative=s name: DIE PATENTERIE GBR PATENT- UND RECHTSANWALTSSO, DE

R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee