DE102006011682A1 - Transceiver-Schaltungsanordnung - Google Patents

Transceiver-Schaltungsanordnung Download PDF

Info

Publication number
DE102006011682A1
DE102006011682A1 DE200610011682 DE102006011682A DE102006011682A1 DE 102006011682 A1 DE102006011682 A1 DE 102006011682A1 DE 200610011682 DE200610011682 DE 200610011682 DE 102006011682 A DE102006011682 A DE 102006011682A DE 102006011682 A1 DE102006011682 A1 DE 102006011682A1
Authority
DE
Germany
Prior art keywords
frequency signal
signal
pll
locked loop
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE200610011682
Other languages
English (en)
Other versions
DE102006011682B4 (de
Inventor
Bernd Adler
Guenter Dr. Maerzinger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE200610011682 priority Critical patent/DE102006011682B4/de
Priority to US11/685,288 priority patent/US8880005B2/en
Publication of DE102006011682A1 publication Critical patent/DE102006011682A1/de
Priority to US14/516,188 priority patent/US20150103966A1/en
Application granted granted Critical
Publication of DE102006011682B4 publication Critical patent/DE102006011682B4/de
Priority to US15/176,706 priority patent/US9948450B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H04L7/0012—Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transceivers (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

Eine Transceiver-Schaltungsanordnung weist einen ersten Frequenzsignalgenerator (PLL<SUB>1</SUB>) zum Erzeugen eines Empfangsfrequenzsignals und einen zweiten Frequenzsignalgenerator (PLL<SUB>2</SUB>) zum Erzeugen eines Sendefrequenzsignals auf. Der erste Frequenzsignalgenerator (PLL<SUB>1</SUB>) ist an den zweiten Frequenzsignalgenerator (PLL<SUB>2</SUB>) gekoppelt, um diesem das Empfangsfrequenzsignal als Referenzfrequenzsignal zuzuführen.

Description

  • Die vorliegende Erfindung betrifft eine Transceiver-Schaltungsanordnung, beispielsweise für eine Anwendung in einem Kommunikationssystem.
  • Transceiver-Schaltungsanordnung, oder auch Sendeempfangsanordnung, werden zum Übertragen von Informationen in einem Kommunikationssystem, beispielsweise einem Mobilfunksystem oder einem drahtgebundenem Kommunikationssystem, verwendet. In Architekturen zur Implementierung von breitbandigen Übertragungsstandards, beispielsweise UMTS (Universal Mobile Telecommunications System), werden erhöhte Anforderungen an die Erzeugung geeigneter Taktsignale gestellt. Bei zunehmend höheren Übertragungsfrequenzen werden gleichzeitig erhöhte Anforderungen an eine spektrale Reinheit der Taktsignale gestellt. Es werden Taktsignale benötigt, deren Frequenz zu hoch ist, als dass sie direkt mittels einer Quarzoszillatorschaltung erzeugt werden kann. Gleichzeitig ist die Anforderung an eine spektrale Reinheit des Signals jedoch unvermindert hoch. Unter einem spektralreinen Signal wird beispielsweise ein Signal verstanden, welches ein nur geringes Phasenrauschen (Jitter) aufweist.
    •
  • Sobald Taktsignale höherer Frequenz benötigt werden, kann zur Vervielfachung der Frequenz des Quarzoszillators eine DLL-Schaltung (Delay Locked Loop-Schaltung verwendet werden. Eine DLL-Schaltung ist ein Regelkreis, bei dem ein Oszillator mit Hilfe eines Referenzfrequenzsignals stabilisiert ist. Die spektrale Reinheit des so erzeugten Taktes reicht aus, um beispielsweise digitale Blöcke, wie DSP (Digital Signal Processing – Blöcke) und Digital-Analog-Wandler (DAC bzw. Digital- Analog Converter), mit einem Taktsignal zu versorgen. Als Referenzsignal für eine so genannte Phasenregelschleife (PLL bzw. Phase locked Loop-Schaltung), welche hochfrequente Signale für eine Anwendung in einem Kommunikationssystem erzeugt, ist die Qualität mit einer DLL generierten Taktsignal im Hinblick auf die erforderliche spektrale Reinheit jedoch nicht ausreichend. Der Erfindung liegt daher die Aufgabe zugrunde, eine Transceiver-Schaltungsanordnung zur Verfügung zu stellen, welche sowohl für einen Empfangs- als auch für einen Sendepfad über Taktsignale hoher Frequenz bei gleichzeitig hoher spektraler Reinheit verfügt.
    •
  • Diese Aufgabe wird durch eine Transceiver-Schaltungsanordnung gemäß Patentanspruch 1 gelöst.
  • Die Transceiver-Schaltungsanordnung weist dabei einen ersten Frequenzsignalgenerator sowie einen zweiten Frequenzsignalgenerator auf, wobei der erste Frequenzsignalgenerator ein Empfangsfrequenzsignal erzeugt, während der zweite Frequenzsignalgenerator ein Sendefrequenzsignal erzeugt. Der erste Frequenzsignalgenerator ist mit dem zweiten Frequenzsignalgenerator gekoppelt, um diesen das Empfangsfrequenzsignal als Referenzfrequenzsignal zuzuführen.
  • Ein Grundgedanke der Erfindung ist dabei, dass der erste Frequenzsignalgenerator zur Erzeugung eines spektral reinen Referenzfrequenzsignals des zweiten Frequenzsignalgenerators benutzt wird. Bezüglich des zweiten Frequenzsignalgenerators, der ein Taktsignal für einen Sendepfad der Transceiver-Schaltungsanordnung bereitstellt, besteht eine erhöhte Anforderung an dessen spektrale Reinheit und Bandbreite als an den ersten Frequenzsignalgenerator, der ein Taktsignal für einen Empfangspfad der Transceiver-Schaltungsanordnung bereitstellt. Diese Forderungen lassen sich durch die Verwendung eines entsprechend hohen und stabilisierten Referenzfrequenzsignals lösen. Dies geschieht erfindungsgemäß dadurch, dass als Referenzfrequenzsignal für den zweiten Frequenzsignalgenerator das Empfangsfrequenzsignal benutzt wird.
  • Mit anderen Worten stellt die damit bereitgestellte Transceiver-Schaltungsanordnung eine kaskadierte Frequenzsignalgeneratorschaltung dar, die ein spektralreines Taktsignal mit Frequenzen größer als eine Frequenz eines externen Quarzoszillators bei ausreichend hoher spektraler Reinheit bereitstellt.
  • Vorteilhafte Weiterbildungen und Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
  • In einer Weiterbildung ist der zweite Frequenzsignalgenerator eine Phasenregelschleife. Der zweite Frequenzsignalgenerator erzeugt damit das Sendefrequenzsignal aus einem Vergleich desselben oder einen Vielfachen bzw. einen geteilten wertes davon mit dem Referenzfrequenzsignal. Die Phasenregelschleife kann ein stabiles Ausgangssignal, d.h. ein stabiles Sendefrequenzsignal mit verschiedenen Frequenzen erzeugen.
  • In einer anderen Weiterbildung ist der erste Frequenzsignalgenerator eine Phasenregelschleife. Vorteilhafterweise kann der erste Frequenzsignalgenerator ein stabiles Ausgangssignal, d.h. ein stabiles Empfangsfrequenzsignal mit verschiedenen Frequenzen erzeugen.
  • In einer dritten Weiterbildung hat die Transceiver-Schaltungsanordnung einen Quarzoszillator, welcher an den ersten Frequenzsignalgenerator gekoppelt ist, um diesem ein Frequenzsignal als erstes Referenzfrequenzsignal zuzuführen. Der erste Frequenzsignalgenerator hat derart ein sehr stabi les erstes Referenzfrequenzsignal als Referenz zum Erzeugen des Empfangsfrequenzsignals.
  • In einer zusätzlichen Weiterbildung der Transceiver-Schaltungsanordnung ist ein Ausgang des ersten Frequenzsig nalgenerators mit einem Eingang des zweiten Frequenzsignalgenerators über einen Frequenzteiler verbunden ist, um das Empfangsfrequenzsignal als Referenzfrequenzsignal in den zweiten Frequenzsignalgenerator einzukoppeln. Das Referenzfrequenzsignal des zweiten Frequenzsignalgenerator kann derart mit unterschiedlichen Frequenzen und insbesondere mit einer von der Frequenz des Empfangsfrequenzsignals verschiedenen Frequenz dem zweiten Frequenzsignalgenerator zugeführt sein.
  • In einer Weiterbildung ist der Frequenzteiler derart eingerichtet, dass das Referenzfrequenzsignal auf eine Frequenz heruntergeteilt ist, welche zwischen 100 MHz und 300 MHz liegt. Damit ist die Transceiver-Schaltungsanordnung insbesondere für eine Anwndung in Mobilfunksystemen wie beispielsweise UMTS geeignet.
  • In einer Ausgestaltung ist das Empfangsfrequenzsignal zugleich ein Taktsignal für einen Empfangspfad der Transceiver-Schaltungsanordnung.
  • In einer weiteren Ausgestaltung ist das Sendefrequenzsignal ein zweites Taktsignal in einem Sendepfad der Transceiver-Schaltungsanordnung.
  • Nachfolgend werden Ausführungsbeispiele der erfindungsgemäßen Transceiver-Schaltungsanordnung anhand der Zeichnung näher erläutert.
  • Es zeigen
  • 1 das Blockschaltbild eines Polarmodulators eines Mobilfunkgerätes
  • 2 das Blockschaltbild einer Phasenregelschleife mit externem Quarzoszillator zur Referenzerzeugung
  • 3 das Blockschaltbild einer erfindungsgemäßen Transceiver-Schaltungsanordnung.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Elemente.
  • 1 zeigt das Blockschaltbild eines Polarmodulators eines Mobilfunkgerätes mit Blöcken, welche erhöhte Anforderungen an verwendete Taktsignale des Systems haben. Ein digitaler Signalprozessor DSP, an welchem Eingangssignale I und Q anliegen, benötigt eine hohe Betriebsfrequenz DSPCLK. Ein Signal I gibt hierbei den Realteil des hier als komplexes Signal verstandenen Basisband-Signals an, während ein zweites Signal Q dessen Imaginärteil wiedergibt.
  • Ein Digital-Analog-Wandler DAC benötigt sowohl eine hohe Betriebsfrequenz als auch hohe spektrale Reinheit der angelegten Taktsignale DACCLK. Ebenso benötigt eine Phasenregelschleife PLL, die als Phasenmodulator dient, eine hohe Betriebsfrequenz bei hoher spektraler Reinheit der Taktsignale PLLREF.
  • Ein Ausgangssignal des digitalen Signalprozessors DSP wird im Weiteren nun in der polaren Darstellung mit einem Amplitudenanteil A sowie einem Phasenanteil F beschrieben. Das Amplitudensignal A wird in den Digital-Analog-Wandler DAC eingekoppelt, das Phasensignal in die Phasenregelschleife PLL.
  • Zur Verwendung als Polarmodulator wird das Amplitudensignal A über den Digital-Analog-Wandler DAC und einen Filter Filt an den entsprechenden Amplitudensignaleingang A eines Amplitudenmodulators AM angelegt, während das Ausgangssignal der Phasenregelschleife in den Phasensignaleingang F des Amplitudenmodulators AM eingekoppelt wird. Der Amplitudenmodulator generiert an seinem Ausgang ein hochfrequentes Signal RFout.
  • 2 zeigt eine Phasenregelschleife, bei welcher die Referenzfrequenz PLLREF direkt aus einem externen Quarzoszillator XO in einen Phasendetektor PD eingespeist wird. Über einen Loop-Filter LF wird das Ausgangssignal an einen spannungsge regelten Oszillator (Voltage Controlled Oscillator, VCO) angelegt. Der VCO generiert das Ausgangssignal PLLout der PLL-Schaltung PLL. Dieses Ausgangssignal wird über ein Teilerelement DIV als Rückkoppelsignal wieder in den Phasendetektor PD eingespeist.
  • Das Referenzsignal PLLREF kann hierbei zugleich als Taktsignal in einen digitalen Signalprozessor DSP oder einen Digital-Analog-Wandler DAC eingespeist werden.
  • In 3 ist das Blockschaltbild einer kaskadierten PLL-Schaltung wiedergegeben. Ein externer Quarzoszillator XO generiert ein Referenzfrequenzsignal RXREF, welches in einen Phasendetektor PD1 der ersten Phasenregelschleife PLL1 eingekoppelt wird. Über einen Loop-Filter LF1 wird das Signal in einen spannungsgeregelten Oszillator (Voltage Controlled Oscillator) VCO1 eingekoppelt. Dessen Ausgangssignal RXOUT wird nun zum einen als Taktsignal des Empfangspfades der Mobilfunkschaltung verwendet. In der Hochfrequenztechnik wird die ses Signal in der Regel als Lokaloszillator-Signal bezeichnet. Zum anderen wird dieses Signal über ein Teilerelement RXDIV wieder an den Phasendetektor PD1 rückgekoppelt. Schließlich wird erfindungsgemäß das Ausgangssignal dieser Empfangs-Phasenregelschleife PLL1 in eine zweite Phasenregelschleife PLL2 eingekoppelt. Diese Einkopplung kann entweder direkt oder über ein Frequenzteilerelement RDIV erfolgen. Wie im ersten Fall wird auch in der zweiten Phasenregelschleife PLL2 das dadurch erhaltene Referenzfrequenzsignal TXREF an einen zweiten Phasendetektor PD2 eingekoppelt. Das Signal wird zum einen als Taktsignal für den digitalen Signalprozessor DSP oder für den Digital-Analog-Wandler DAC verwendet und zum anderen über einen Loop-Filter LF2 in einen spannungsgeregelten Oszillator VCO2 eingekoppelt, welcher das Ausgangssignal TXOUT dieser zweiten Phasenregelschleife PLL2 erzeugt. Weiterhin wird das Ausgangssignal der zweiten Phasenregelschleife PLL2 über ein weiteres Teilerelement TXDIV an den zweiten Phasendetektor PD2 rückgekoppelt. Über die jeweiligen Regelschleifen der beiden kaskadiert hintereinander geschalteten Phasenregelschleifeen PLL1 und PLL2 wird jeweils sichergestellt, dass die jeweils generierten Frequenzen stabil gehalten werden. Dies führt dazu, dass der Taktsignal-Jitter minimiert wird.
    • DSP
    Digitaler Signal-Prozessor
    DSPCLK
    DSP Taktsignal (DSP Clock)
    DAC
    Digital-Analog Converter
    DACCLK
    DAC Taktsignal (DAC Clock)
    Filt
    Filter
    PLLn
    n-te Phase Locked Loop Schaltung
    PLLREF
    PLL Referenzsignal
    AM
    Amplitudenmodulator
    RFOUT
    Hochfrequentes Ausgangssignal
    XO
    Quarzoszillator
    PDn
    n-ter Phasendetektor
    LFn
    n-ter Loop-Filter
    DIV
    Divider
    VCOn
    n-ter Voltage Controlled Oscillator
    RDIV
    Frequenzteiler
    RXREF
    Empfänger-Referenzsignal
    RXDIV
    Teilerelement, Empfangsseitig
    RXOUT
    Ausgangssignal des Empfängers
    TXREF
    Sender-Referenzsignal
    TXDIV
    Teilerelement, Sendeseitig
    TXOUT
    Ausgangssignal des Senders
    I
    Realteil des komplexen Basisband-Signals
    Q
    Imaginärteil des komplexen Basisband-
    Signals
    A
    Amplitudenanteil des Basisband-Signals in
    der polaren Darstellung
    F
    Phasenanteil des Basisband-Signals in der
    polaren Darstellung

Claims (8)

  1. Transceiver-Schaltungsanordnung mit – einem ersten Frequenzsignalgenerator (PLL1) zum Erzeugen eines Empfangsfrequenzsignals, und – einem zweiten Frequenzsignalgenerator (PLL2) zum Erzeugen eines Sendefrequenzsignals, wobei der erste Frequenzsignalgenerator (PLL1) an den zweiten Frequenzsignalgenerator (PLL2) gekoppelt ist, um diesem das Empfangsfrequenzsignal als Referenzfrequenzsignal zuzuführen.
  2. Transceiver-Schaltungsanordnung gemäß Patentanspruch 2, wobei der zweite Frequenzsignalgenerator (PLL2) eine Phasenregelschleife ist.
  3. Transceiver-Schaltungsanordnung gemäß einem der voranstehenden Patentansprüche, wobei der erste Frequenzsignalgenerator (PLL1) eine Phasenregelschleife ist.
  4. Transceiver-Schaltungsanordnung gemäß einem der voranstehenden Patentansprüche mit einem Quarzoszillator (XO), welcher an den ersten Frequenzsignalgenerator (PLL1) gekoppelt ist, um diesem ein Frequenzsignal als erstes Referenzfrequenzsignal (PLL2) zuzuführen.
  5. Transceiver-Schaltungsanordnung gemäß einem der voranstehenden Patentansprüche, wobei ein Ausgang des ersten Frequenzsignalgenerators (PLL1) mit einem Eingang des zweiten Frequenzsignalgenerators (PLL2) über einen Frequenzteiler (RDIV) verbunden ist, um das Empfangsfrequenzsignal als Referenzfrequenzsignal in den zweiten Frequenzsignalgenerator (PLL2) einzukoppeln.
  6. Transceiver-Schaltungsanordnung gemäß Patentanspruch 5, wobei der Frequenzteiler (RDIV) derart eingerichtet ist, dass das Referenzfrequenzsignal auf eine Frequenz heruntergeteilt ist, welche zwischen 100 MHz und 300 MHz liegt.
  7. Transceiver-Schaltungsanordnung gemäß einem der voranstehenden Patentansprüche, wobei das Empfangsfrequenzsignal zugleich ein Taktsignal für einen Empfangspfad der Transceiver-Schaltungsanordnung ist.
  8. Transceiver-Schaltungsanordnung gemäß einem der voranstehenden Patentsprüche, wobei das Sendefrequenzsignal ein zweites Taktsignal in einem Sendepfad der Transceiver-Schaltungsanordnung ist.
DE200610011682 2006-03-14 2006-03-14 Transceiver-Schaltungsanordnung Active DE102006011682B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE200610011682 DE102006011682B4 (de) 2006-03-14 2006-03-14 Transceiver-Schaltungsanordnung
US11/685,288 US8880005B2 (en) 2006-03-14 2007-03-13 Transceiver with cascaded phase-locked loops
US14/516,188 US20150103966A1 (en) 2006-03-14 2014-10-16 Transceiver
US15/176,706 US9948450B2 (en) 2006-03-14 2016-06-08 Frequency generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200610011682 DE102006011682B4 (de) 2006-03-14 2006-03-14 Transceiver-Schaltungsanordnung

Publications (2)

Publication Number Publication Date
DE102006011682A1 true DE102006011682A1 (de) 2007-09-27
DE102006011682B4 DE102006011682B4 (de) 2015-04-09

Family

ID=38438169

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200610011682 Active DE102006011682B4 (de) 2006-03-14 2006-03-14 Transceiver-Schaltungsanordnung

Country Status (2)

Country Link
US (3) US8880005B2 (de)
DE (1) DE102006011682B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006011682B4 (de) 2006-03-14 2015-04-09 Intel Mobile Communications GmbH Transceiver-Schaltungsanordnung
US20090088194A1 (en) * 2007-09-27 2009-04-02 Telefonaktiebolaget Lm Ericsson (Publ) Single Multi-Mode Clock Source for Wireless Devices
US8588696B2 (en) * 2010-06-04 2013-11-19 Apple Inc. Adaptive cellular power control
US10965295B1 (en) * 2020-05-07 2021-03-30 Shenzhen GOODIX Technology Co., Ltd. Integer boundary spur mitigation for fractional PLL frequency synthesizers

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19913110C1 (de) * 1999-03-23 2000-11-16 Siemens Ag Frequenzsynthesizer
DE19938515A1 (de) * 1999-08-13 2001-03-22 Siemens Ag Synthesizer für ein Kommunikationsgerät

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868524A (en) 1988-10-20 1989-09-19 The Johns Hopkins University RF circuit utilizing a voltage controlled saw oscillator
US5276913A (en) * 1991-11-25 1994-01-04 Motorola, Inc. Phase-locked-loop circuit for radio transceiver
JPH0677823A (ja) 1992-08-24 1994-03-18 Oki Electric Ind Co Ltd 周波数シンセサイザ
EP0680673B1 (de) * 1993-11-22 2001-10-04 Koninklijke Philips Electronics N.V. Telekommunikationssystem, erste und zweite station und funksendeempfänger für ein solches system
US6308048B1 (en) * 1997-11-19 2001-10-23 Ericsson Inc. Simplified reference frequency distribution in a mobile phone
DE19805963C2 (de) * 1998-02-13 2001-02-22 Siemens Ag Integrierbare Schaltung zur Frequenzaufbereitung eines im UHF-Bereich arbeitenden Funk-Sende-Empfängers, insbesondere eines Schnurlostelefons
FR2786342B1 (fr) * 1998-08-28 2004-04-02 Samsung Electronics Co Ltd Synthetiseur de frequence et procede de saut de frequence double avec un temps de verrouillage rapide
DE19842711C2 (de) * 1998-09-17 2002-01-31 Infineon Technologies Ag Schaltung zur Datensignalrückgewinnung und Taktsignalregenerierung
US6297702B1 (en) * 2000-01-10 2001-10-02 Honeywell International Inc. Phase lock loop system and method
US6735426B1 (en) * 2001-01-25 2004-05-11 National Semiconductor Corporation Multiple-band wireless transceiver with quadrature conversion transmitter and receiver circuits
JP2002252559A (ja) * 2001-02-23 2002-09-06 Rohm Co Ltd 基準クロック生成システム
US7120427B1 (en) * 2001-03-19 2006-10-10 Cisco Systems Wireless Networking (Australia) Pty Limited CMOS wireless transceiver with programmable characteristics
US6920324B2 (en) * 2001-04-10 2005-07-19 Ericsson Inc. Methods, receivers, transmitters, and systems for performing a soft hand-over of a mobile terminal between base stations that communicate using different communication channels
US6952593B2 (en) * 2001-08-07 2005-10-04 Matsushita Mobile Communications Development Corporation Of U.S.A. Multi-band tranceivers with reduced frequency sources for digital transmissions
US20030078011A1 (en) * 2001-10-18 2003-04-24 Integrated Programmable Communications, Inc. Method for integrating a plurality of radio systems in a unified transceiver structure and the device of the same
US20030190903A1 (en) * 2002-07-22 2003-10-09 Envara Ltd. Zero-loss front end for wireless communication
GB0220616D0 (en) * 2002-09-05 2002-10-16 Koninkl Philips Electronics Nv Improvements relating to phase-lock loops
US7457271B2 (en) * 2003-09-19 2008-11-25 Marvell International Ltd. Wireless local area network ad-hoc mode for reducing power consumption
US7747237B2 (en) 2004-04-09 2010-06-29 Skyworks Solutions, Inc. High agility frequency synthesizer phase-locked loop
DE102004021224B4 (de) * 2004-04-30 2006-11-09 Advanced Micro Devices, Inc., Sunnyvale Frequenzmultiplikatorvorstufe für gebrochen-N-phasenarretierte Schleifen
US7587131B1 (en) * 2004-05-28 2009-09-08 Magnum Semiconductor, Inc. Audio clocking in video applications
US7301404B2 (en) * 2005-07-21 2007-11-27 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for transceiver frequency synthesis
DE102006011682B4 (de) * 2006-03-14 2015-04-09 Intel Mobile Communications GmbH Transceiver-Schaltungsanordnung
US20080065927A1 (en) * 2006-09-11 2008-03-13 Jin-Xiao Wu Circuit for controlling operations of universal serial bus (usb) device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19913110C1 (de) * 1999-03-23 2000-11-16 Siemens Ag Frequenzsynthesizer
DE19938515A1 (de) * 1999-08-13 2001-03-22 Siemens Ag Synthesizer für ein Kommunikationsgerät

Also Published As

Publication number Publication date
US8880005B2 (en) 2014-11-04
DE102006011682B4 (de) 2015-04-09
US20070275672A1 (en) 2007-11-29
US9948450B2 (en) 2018-04-17
US20150103966A1 (en) 2015-04-16
US20160285618A1 (en) 2016-09-29

Similar Documents

Publication Publication Date Title
DE10257185B3 (de) Phasenregelschleife mit Sigma-Delta-Modulator
DE102012212397B4 (de) Schaltung und Verfahren
DE102008023516A1 (de) System und Verfahren zum Erzeugen von LO-Frequenzen mit einer Phasenverriegelung in 2 Schritten
DE102011053004A1 (de) Für monolithische Integration in Einchipsystemen geeigneter polarer Sender
DE102004017527B4 (de) Transceiverschaltung und Verfahren zur Bereitstellung von Lokaloszillatorsignalen in einer Transceiverschaltung
DE60022159T2 (de) Sender mit einer geschlossenen Rückkopplung zur Modulation
DE4498745B4 (de) Funkfrequenztransceiver und Verfahren zum Betrieb desselben
DE102007057524A1 (de) Direkte Breitbandmodulation eines Frequenzsynthesizers
DE69017077T2 (de) Verfahren zur Erzeugung der Frequenzen eines digitalen Funktelefons.
DE102008045042B4 (de) Regelschleifensystem
DE102005024624B3 (de) Schaltungsanordnung zur Erzeugung eines Referenzsignals
DE10330822A1 (de) Zwei-Punkt-Modulator-Anordnung sowie deren Verwendung in einer Sende- und in einer Empfangsanordnung
DE102006011682B4 (de) Transceiver-Schaltungsanordnung
EP1063766A2 (de) Modulator und Verfahren zur Phasen-oder Frequenzmodulation mit einer PLL-Schaltung
DE102014108156A1 (de) System und Verfahren zur adaptiven N-Phase Taktgenerierung für einen N-Phase Empfänger
WO2004054107A2 (de) Phasenregelkreis mit modulator
DE102005013497B4 (de) Steuerbare Frequenzteilerschaltung, Sende-Empfänger mit steuerbarer Frequenzteilerschaltung und Verfahren zur Durchführung eines Loop-Back-Tests
DE3311784C2 (de)
EP1356651A2 (de) Abgleichverfahren für einen transceiver mit zwei-punkt-modulation
DE102014109471B4 (de) Takt-Wiederherstellung mit Frequenzsynchronisation
DE10317598A1 (de) Integrierter Transceiverschaltkreis
EP1483828A2 (de) Sendeanordnung für frequenzmodulation
DE10308921B4 (de) Phasenregelanordnung zur Frequenzsynthese
DE2729499A1 (de) Einseitenband-sende-empfangs-einrichtung
DE102004010365A1 (de) Phasenregelskreis, Verfahren zur Frequenzumschaltung in einem Phasenregelkreis und Verwendung des Phasenregelkreises

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R082 Change of representative

Representative=s name: SCHOPPE, ZIMMERMANN, STOECKELER, ZINKLER & PAR, DE

Representative=s name: SCHOPPE, ZIMMERMANN, STOECKELER, ZINKLER & PARTNER

R082 Change of representative

Representative=s name: SCHOPPE, ZIMMERMANN, STOECKELER, ZINKLER & PAR, DE

Representative=s name: SCHOPPE, ZIMMERMANN, STOECKELER, ZINKLER & PARTNER

R081 Change of applicant/patentee

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20120302

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE

Effective date: 20120307

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE

Effective date: 20120307

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20120302

R082 Change of representative

Representative=s name: 2SPL PATENTANWAELTE PARTG MBB SCHULER SCHACHT , DE

Effective date: 20120307

Representative=s name: 2SPL PATENTANWAELTE PARTG MBB SCHULER SCHACHT , DE

Effective date: 20120302

R082 Change of representative

Representative=s name: 2SPL PATENTANWAELTE PARTG MBB SCHULER SCHACHT , DE

R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102006063009

Country of ref document: DE

R130 Divisional application to

Ref document number: 102006063009

Country of ref document: DE

Effective date: 20150108

R081 Change of applicant/patentee

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE

R082 Change of representative

Representative=s name: 2SPL PATENTANWAELTE PARTG MBB SCHULER SCHACHT , DE

R020 Patent grant now final
R082 Change of representative

Representative=s name: WITHERS & ROGERS LLP, DE

R081 Change of applicant/patentee

Owner name: APPLE INC., CUPERTINO, US

Free format text: FORMER OWNER: INTEL DEUTSCHLAND GMBH, 85579 NEUBIBERG, DE

R082 Change of representative

Representative=s name: WITHERS & ROGERS LLP, DE