DE102012212397B4 - Schaltung und Verfahren - Google Patents

Schaltung und Verfahren Download PDF

Info

Publication number
DE102012212397B4
DE102012212397B4 DE102012212397.0A DE102012212397A DE102012212397B4 DE 102012212397 B4 DE102012212397 B4 DE 102012212397B4 DE 102012212397 A DE102012212397 A DE 102012212397A DE 102012212397 B4 DE102012212397 B4 DE 102012212397B4
Authority
DE
Germany
Prior art keywords
signal
digital
frequency
phase
frequency signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102012212397.0A
Other languages
English (en)
Other versions
DE102012212397A1 (de
Inventor
Bernd-Ulrich Klepser
Zdravko Boos
Thomas Mayer
Markus Scholz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE102012212397.0A priority Critical patent/DE102012212397B4/de
Application filed by Apple Inc filed Critical Apple Inc
Priority to CN201280063335.7A priority patent/CN103999423B/zh
Priority to US13/976,649 priority patent/US9041576B2/en
Priority to US13/976,677 priority patent/US9077375B2/en
Priority to CN201610198639.4A priority patent/CN105847206B/zh
Priority to PCT/EP2012/076405 priority patent/WO2013092876A1/en
Publication of DE102012212397A1 publication Critical patent/DE102012212397A1/de
Priority to US14/720,155 priority patent/US9692443B2/en
Application granted granted Critical
Publication of DE102012212397B4 publication Critical patent/DE102012212397B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H04L27/2003—Modulator circuits; Transmitter circuits for continuous phase modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/361—Modulation using a single or unspecified number of carriers, e.g. with separate stages of phase and amplitude modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/82—Digital/analogue converters with intermediate conversion to time interval

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Amplitude Modulation (AREA)

Abstract

Schaltung (100, 200a-200c, 300a-300c, 400a-400d, 800, 800b) mit folgenden Merkmalen:einem Digital-zu-Zeit-Wandler (101, 101a) aufweisend einen Hochfrequenzeingang (101, 101a-1) zum Empfangen eines Hochfrequenzsignals (105), einen Digitaleingang (101-3, 101a-3) zum Empfangen eines ersten Digitalsignals (107, 107a) und einen Hochfrequenzausgang (101-5, 101a-5) zum Bereitstellen einer zeitlich verzögerten Version (109, 109a) des Hochfrequenzsignals (105); undeiner Oszillatoranordnung (103, 103') zum Bereitstellen des Hochfrequenzsignals (105) mit einer Phasenregelschleife (111, 111') zur Einstellung einer Frequenz des Hochfrequenzsignals (105); undwobei der Digital-zu-Zeit-Wandler (101, 101a) ausgebildet ist, um das empfangene Hochfrequenzsignal (105) basierend auf dem an seinem Digitaleingang (101-3, 101a-3) empfangenen ersten Digitalsignal (107, 107a) zeitlich zu verzögern; undwobei das erste Digitalsignal (107, 107a) und das Hochfrequenzsignal (105) derart gewählt sind, dass die Frequenz des Hochfrequenzsignal (105) keine Harmonische der Frequenz der verzögerten Version (109, 109a) des Hochfrequenzsignals (105) ist.

Description

  • Technisches Gebiet
  • Ausführungsbeispiele der vorliegenden Erfindung schaffen eine Schaltung, wie sie beispielsweise in einem Polarmodulator Verwendung finden kann. Weitere Ausführungsbeispiele der vorliegenden Erfindung schaffen ein Verfahren, wie es beispielsweise zur Polarmodulation verwendet werden kann.
  • Technischer Hintergrund
  • Der technische Aufwand höhere Modulationsbandbreiten mittels Polarmodulation oder RFDAC-Sendearchitekturen zu generieren ist sehr groß. Speziell weil am Modulationspunkt am DCO (DCO - Digitally Controlled Oscillator, digital gesteuerter Oszillator) sowohl sehr kleine Frequenzschritte (aufgrund einer benötigten Genauigkeit - EVM) als auch große Frequenzschritte (wegen einer Modulationsbandbreite + Frequenztoleranzen) erzeugt werden müssen. Zudem muss bei bekannten Systemen mit mehreren Transmittern oder Sendern bei der Nutzung von DCO-modulierten Polarmodulatoren pro Kanal ein eigenständiger DCO verwendet werden.
  • Yong-Chang Choi; Sang-Sun Yoo; Hyung-Joun Yoo: A fully digital polar transmitter using a digital-to-time converter for high data rate system, IN: 2009 IEEE International Symposium on Radio-Frequency Integration Technology (RFIT), Year: 2009, Pages: 56 - 59, IEEE Conferences lehrt einen vollständig digitalen Polar Sender mit Digital-to-Time Konverter für System mit hoher Datenrate.
  • John Groe: Polar Transmitters for Wireless Communications, IN: IEEE Communications Magazine, Year: 2007, Volume: 45, Issue: 9, Pages: 58 - 63, Referenced In: IEEE RFIC Virtual Journal IEEE RFID Virtual Journal, IEEE Journals & Magazines, lehrt die Entwicklung von Polar Sendern für Multimode-Anwendungen.
  • Best,; Roland: BEST, Roland: Theorie und Anwendungen des Phase-Iocked Loops, 4., überarb. Aufl. Aarau :AT-Verlag, 1987, ISBN3-85502-132-5 lehrt die Theorie und Anwendungen des Phase-Iocked Loops.
  • Zusammenfassung der Erfindung
  • Ausführungsbeispiele der vorliegenden Erfindung schaffen eine Schaltung mit einem Digital-zu-Zeit-Wandler aufweisend einen Hochfrequenzeingang zum Empfangen eines Hochfrequenzsignals, einen Digitaleingang zum Empfangen eines ersten Digitalsignals und einen Hochfrequenzausgang zum Bereitstellen einer zeitlich verzögerten Version des Hochfrequenzsignals. Ferner weist die Schaltung eine Oszillatoranordnung zum Bereitstellen des Hochfrequenzsignals mit einer Phasenregelschleife zur Einstellung einer Frequenz des Hochfrequenzsignals auf. Der Digital-zu-Zeit-Wandler ist ausgebildet, um das an seinem Hochfrequenzeingang empfangene Hochfrequenzsignal basierend auf dem an seinem Digitaleingang empfangenen ersten Digitalsignal zeitlich zu verzögern.
  • Im Folgenden kann Hochfrequenz auch durch HF abgekürzt werden.
  • Kurze Beschreibung der Figuren
  • Ausführungsbeispiele der vorliegenden Erfindung werden im Folgenden anhand der beiliegenden Figuren beschrieben. Es zeigen:
    • 1a ein Blockschaltbild einer Schaltung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
    • 1b ein Blockschaltbild einer Schaltung gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung;
    • 2a ein Blockschaltbild einer Schaltung gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung;
    • 2b ein Polarmodulator gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung basierend auf dem Small-Signal-Polar-Prinzip;
    • 2c ein Blockschaltbild eines Polarmodulators gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung basierend auf dem Large-Signal-Polar-Prinzip;
    • 3a ein Blockschaltbild einer Schaltung gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung;
    • 3b ein Blockschaltbild eines Polarmodulators gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung;
    • 4a ein Blockschaltbild einer Schaltung gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung;
    • 4b ein Blockschaltbild eines Polarmodulators gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung;
    • 4c ein Blockschaltbild einer Schaltung gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung;
    • 4d ein Blockschaltbild eines Polarmodulators gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung;
    • 4e ein weiteres Blockschaltbild des Polarmodulators aus 4b mit einer möglichen Implementierung eines Polarkoordinatenbereitstellers;
    • 4f ein weiteres Blockschaltbild des Polarmodulators aus 4b mit einer weiteren Implementierungsmöglichkeit des Polarkoordinatenbereitstellers;
    • 5 ein Flussdiagramm eines Verfahrens gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung;
    • 6 Diagramme zum Vergleich eines konventionellen Frequenzplans mit einem Frequenzplan für Ausführungsbeispiele der vorliegenden Erfindung;
    • 7a ein Blockschaltbild einer Schaltung gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung; und
    • 7b ein Blockschaltbild einer Schaltung gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung.
  • Detaillierte Beschreibung von Ausführungsbeispielen der vorliegenden Erfindung
  • Bevor im Folgenden Ausführungsbeispiele der vorliegenden Erfindung detailliert beschrieben werden, wird darauf hingewiesen, dass in den Figuren Elemente gleicher Funktion oder gleiche Elemente mit denselben Bezugszeichen versehen sind und dass auf eine wiederholte Beschreibung dieser Elemente verzichtet wird. Beschreibungen von Elementen mit denselben Bezugszeichen sind daher untereinander austauschbar.
  • 1a zeigt eine Schaltung 100 mit einem Digital-zu-Zeit-Wandler 101 und einer Oszillatoranordnung 103. Ein Digital-zu-Zeit-Wandler kann im Folgenden auch als DTC (Digital to Time Converter) bezeichnet werden. Der Digital-zu-Zeit-Wandler 101 umfasst einen Hochfrequenzeingang 101-1 zum Empfangen eines Hochfrequenzsignals 105, einen Digitaleingang 101-3 zum Empfangen eines Digitalsignals und einen Hochfrequenzausgang 101-5 zum Bereitstellen einer zeitlich verzögerten Version 109 des Hochfrequenzsignals 105. Die zeitlich verzögerte Version 109 des Hochfrequenzsignals 105 kann im Folgenden auch als (zeitlich) verzögertes Hochfrequenzsignal 109 bezeichnet werden.
  • Die Oszillatoranordnung 103 ist ausgebildet, um das Hochfrequenzsignal 105 (den Digital-zu-Zeit-Wandler 101) bereitzustellen. Ferner weist die Oszillatoranordnung 103 eine Phasenregelschleife 111 auf. Die Phasenregelschleife 111 ist ausgebildet, um eine Frequenz des Hochfrequenzsignals 105 einzustellen. Eine Phasenregelschleife kann im Folgenden auch als PLL (Phase Locked Loop) bezeichnet werden.
  • Der Digital-zu-Zeit-Wandler 101 ist ausgebildet, um das an seinem Hochfrequenzeingang 101-1 empfangene Hochfrequenzsignal 105 basierend auf dem an seinem Digitaleingang 101-3 empfangenen Digitalsignal 107 zeitlich zu verzögern.
  • Schaltungen gemäß Ausführungsbeispielen der vorliegenden Erfindung können bevorzugt Hochfrequenzschaltungen sein, so kann beispielsweise das Hochfrequenzsignal 105 eine Frequenz größer oder gleich 100 kHz aufweisen.
  • Gemäß einigen Ausführungsbeispielen kann das Hochfrequenzsignal 105 eine Frequenz aufweisen, wie sie beispielsweise von einem Funkstandard vorgegeben ist. Beispielsweise kann das Hochfrequenzsignals 105 eine Frequenz in einem Bereich von (einschließlich) 700 MHz bis (einschließlich) 12 GHz aufweisen.
  • Es ist eine Idee von Ausführungsbeispielen der vorliegenden Erfindung, dass durch die Nutzung des Digital-zu-Zeit-Wandlers 101 eine Phasenmodulation des Hochfrequenzsignals 105 ermöglicht wird, ohne dabei die Phasenregelschleife 111 zur Phasenmodulation verwenden zu müssen. Die Nutzung des Digital-zu-Zeit-Wandlers 101 zur Phasenmodulation des Hochfrequenzsignals 105 anstelle der Phasenregelschleife 111 zur Phasenmodulation ermöglicht eine höhere Modulationsbandbreite, d.h. größere Phasensprünge können einfacher generiert werden.
  • Um solche großen Modulationsbandbreiten, die mit Ausführungsbeispielen der vorliegenden Erfindung ermöglicht werden, bei bekannten Systemen ermöglichen zu können, werden entweder DCOs (digital gesteuerte Oszillatoren) mit sehr vielen kleinen und großen Varaktoren entwickelt oder es wird auf eine Direktmodulationsarchitektur ausgewichen. Der Nachteil vieler solcher Tuningkapazitäten ist der Stromverbrauch und eine erhöhte Anzahl an Oszillatorkernen. Zudem gibt es ein technisches Limit bezüglich der erreichbaren Modulationsbandbreite. Der Nachteil der Direktmodulationsarchitektur ist der Stromverbrauch, weshalb für die Standards mit kleinen Bandbreiten zusätzlich eine Polarmodulationskette mit zusätzlicher Chipfläche platziert wird.
  • Zudem hat die Polarmodulationsarchitektur den Nachteil, dass man bei mehreren Sendepfaden auch mehrere Oszillatoren und Synthesizer platzieren muss.
  • Dahingegen wird bei Ausführungsbeispielen der vorliegenden Erfindung durch die Nutzung des Digital-zu-Zeit-Wandlers 101 mit einem geringen Aufwand eine Phasenmodulation des Hochfrequenzsignals 105 über große Modulationsbandbreiten hinweg ermöglicht.
  • Die Schaltung 100 kann auch als RFDAC (Radio Frequency Digital to Analog Converter, Funkfrequenz-Digital-zu-Analogwandler) bezeichnet werden.
  • Die in 1a gezeigte Schaltung 100 lässt sich in Polarmodulatoren einsetzen, und ermöglicht daher eine Polarmodulationsarchitektur. Durch die Nutzung der Schaltung 100 in einem Polarmodulator lassen sich kleinere und stromsparende Multi-Transmitter, Multi-Antennenarchitekturen entwickeln.
  • 1b zeigt eine mögliche Implementierung der Oszillatoranordnung 103 in der Schaltung 100. In dem in 1b gezeigten Ausführungsbeispiel weist die Oszillatoranordnung 103 zusätzlich zu der Phasenregelschleife 111 einen Oszillator 113 und ein Schleifenfilter 115 auf. Der Oszillator 113 ist ausgebildet, um das Hochfrequenzsignal 105 bereitzustellen. Die Phasenregelschleife 111 empfängt das Hochfrequenzsignal 105 und kann dieses Hochfrequenzsignal 105 mit einem Referenzsignal vergleichen, um dem Schleifenfilter 115 ein Fehlersignal 117 bereitzustellen, basierend auf welchem das Schleifenfilter 115 ein Einstellsignal 119 zur Einstellung der Frequenz des Hochfrequenzsignals 105 dem Oszillator 113 bereitstellt.
  • Gemäß einigen Ausführungsbeispielen kann die Schaltung 100 ferner einen zusätzlichen Teiler zwischen dem Oszillator 113 und dem Digital-zu-Zeit-Wandler 101 aufweisen. Solch ein Teiler kann beispielsweise ausgebildet sein, um die Frequenz des Hochfrequenzsignals 105 herunterzuteilen, bevor dieses dem Digital-zu-Zeit-Wandler 101 bereitgestellt wird.
  • Gemäß einigen Ausführungsbeispielen der vorliegenden Erfindung kann die Oszillatoranordnung 103 digital aufgebaut sein, d.h. die Phasenregelschleife 111 kann eine digitale Phasenregelschleife sein (sogenannte DPLL) und der Oszillator 113 kann beispielsweise ein digitalgesteuerter Oszillator (DCO) oder ein numerisch gesteuerter Oszillator (NCO) sein.
  • Ferner ist es gemäß weiteren Ausführungsbeispielen der vorliegenden Erfindung aber auch möglich, dass die Oszillatoranordnung 103 analog aufgebaut ist, beispielsweise so, dass der Oszillator 113 ein spannungsgesteuerter Oszillator (sogenannter VCO) ist und die Phasenregelschleife 111 eine analoge Phasenregelschleife 111 ist.
  • In den folgenden Ausführungsbeispielen werden jeweils digitale Implementierungen der Oszillatoranordnungen verwendet, wobei, wie eingangs beschrieben, auch analoge Implementierungen denkbar sind.
  • Gemäß einigen Ausführungsbeispielen kann die Oszillatoranordnung 103 (wie in 1b gezeigt) das Hochfrequenzsignal 105 unabhängig von dem Digitalsignal 107, und damit unabhängig von der gewünschten Verzögerung des Hochfrequenzsignals 105 bereitstellen. Wie bereits erwähnt, kann die Schaltung 100 dazu genutzt werden, um das Hochfrequenzsignal 105 in einer Phase zu modulieren, so dass das verzögerte Hochfrequenzsignal 109 eine phasenmodulierte Version des Hochfrequenzsignals 105 ist. Eine Phasenänderung bzw. eine Phase des verzögerten Hochfrequenzsignals 109 kann durch das Digitalsignal 107 vorgegeben werden und die Oszillatoranordnung 103 kann ausgebildet sein, um das Hochfrequenzsignal 105 unabhängig von der durch das Digitalsignal 107 vorgegebenen Phase für das verzögerte Hochfrequenzsignal 109 bereitzustellen.
  • Dies ist im Folgenden anhand denen in den 2a bis 3b gezeigten Ausführungsbeispiele gezeigt, welche darauf basieren, dass bei der Phasenmodulation (beispielsweise bei einer Polarmodulation) eine PLL ohne Modulation eingesetzt wird, und die Phase direkt mit dem Digital-zu-Zeit-Wandler 101 moduliert wird.
  • Gemäß weiteren Ausführungsbeispielen ist es aber auch möglich, dass die Oszillatoranordnung 103 bereits einen Teil der Phase des verzögerten Hochfrequenzsignals 109 bei der Bereitstellung des Hochfrequenzsignals 105 moduliert, und ein anderer Teil der Phase mittels des Digital-zu-Zeit-Wandlers 101 moduliert wird. Ein solches Prinzip wird im Folgenden noch anhand der 4a bis 4c detailliert beschrieben.
  • 2a zeigt ein Blockschaltbild einer Schaltung 200a gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung.
  • Die Schaltung 200a weist alle Bestandteile der Schaltung 100 gemäß 1b auf. Mit anderen Worten weist die Schaltung 200a sowohl den Digital-zu-Zeit-Wandler 101 als auch die Oszillatoranordnung 103 auf. Ferner weist die Schaltung 200a einen Polarkoordinatenbereitsteller 201 auf, welcher ausgebildet ist, um das Digitalsignal 107 dem Digital-zu-Zeit-Wandler 101 bereitzustellen. Wie bereits oben beschrieben, kann das Digitalsignal 107 eine Phase oder eine Phasenänderung des verzögerten HF-Signals 109 vorgeben. Das von dem Polarkoordinatenbereitsteller 201 bereitgestellte Digitalsignal 107 kann daher ein Phasensignal sein, welches Phasenänderungen des verzögerten Hochfrequenzsignals 109 vorgibt, das das Digitalsignal 107 umfasst (oder wie in 2a gezeigt) gleich dem ersten Digitalsignal 107 ist.
  • Mit anderen Worten kann das Digitalsignal 107 ein phasenmoduliertes Signal repräsentieren.
  • Gemäß weiteren Ausführungsbeispielen kann der Polarkoordinatenbereitsteller 201 (und die im Folgenden beschriebenen Polarkoordinatenbereitsteller) auch ausgebildet sein, das Digitalsignal 107 eine Superposition aus einem oder mehreren (modulierten) Nutzdatensignal(en) und einem Signal mit einer vorgegebenen (beispielsweise über einen bestimmten Zeitabschnitt) konstanten Frequenz aufweisen. Mit anderen Worten kann das Digitalsignal 107 zusätzlich zu den Nutzdaten einen Frequenzversatz (oder Frequenzoffset) aufweisen. Dadurch wird ermöglicht, dass in Verbindung mit dem Digital-zu-Zeit-Wandler 101 das verzögerte HF-Signal 109 eine Frequenz aufweisen kann, welche verschieden zu der Frequenz des Hochfrequenzsignals 105 ist. Insbesondere kann erreicht werden, dass die Frequenz des verzögerten Hochfrequenzsignals 109 keine Harmonische der Frequenz des Hochfrequenzsignals 105 ist.
  • Mit anderen Worten kann in solchen Ausführungsbeispielen der Digital-zu-Zeit-Wandler 101 genutzt werden, um Frequenzen zu erzeugen, die keine Harmonische der Frequenz des von dem Oszillator 113 erzeugten Hochfrequenzsignals 105 sind.
  • Mit anderen Worten lässt sich dadurch, dass das erste Digitalsignal 107 die oben beschriebene Superposition aus Nutzdatensignal(en) und dem Signal vorgegebener konstanter Frequenz aufweist, ein Digital-zu-Zeit-Wandler-System mit rotierender Phase erzeugen, wodurch auch eine nichtharmonische RF-Mittenfrequenz generiert werden kann. Dies lässt sich auch auf TX-MIMO erweitern mit der Besonderheit, dass nun auch zwei verschiedene Sendesignale aus einer einzigen PLL generiert werden können.
  • Ferner kann der Polarkoordinatenbereitsteller 201 ausgebildet sein, um ein digitales Amplitudensignal 203 bereitzustellen. Die Schaltung 200a kann dazu ferner eine Digital-zu-Analog-Wandleranordnung 205 aufweisen, die ausgebildet ist, um basierend auf dem digitalen Amplitudensignal 203 ein amplitudenmoduliertes Signal 207 bereitzustellen.
  • In dem in 2a gezeigten Ausführungsbeispiel weist die Digital-zu-Analog-Wandleranordnung 205 einen Abtastratenkonverter (SRC - Sample Rate Converter) 209 sowie einen Digital-zu-Analog-Wandler 211 auf.
  • Der Abtastratenkonverter 209 ist ausgebildet, um das digitale Amplitudensignal 203 zu empfangen, eine Abtastratenkonvertierung durchzuführen, und ein daraus resultierendes Signal 213 dem Digital-zu-Analog-Wandler 211 bereitzustellen. Der Digital-zu-Analog-Wandler 211 ist ausgebildet, um das von dem Abtastratenkonverter 205 bereitgestellte Signal 213 digital-zu-analog zu wandeln, um das amplitudenmodulierte Signal 207 zu erhalten.
  • Das verzögerte (oder phasenmodulierte) HF-Signal 109 kann zusammen mit dem amplitudenmodulierten Signal 207 ein Sendesignal beschreiben, wobei die Phase des Sendesignals durch das verzögerte HF-Signal 109 beschrieben wird und die Amplitude oder der Betrag des Sendesignals durch das amplitudenmodulierte Signal 207 beschrieben wird.
  • So kann beispielsweise der Polarkoordinatenbereitsteller 210 ausgebildet sein, um dieses Sendesignal in einer digitalen IQ (I - in Phase, Q - Quadratur) Repräsentation zu empfangen und dieses Sendsignal von der IQ-Repräsentation in Polarkoordinaten zu überführen, wobei die Amplitude oder der Betrag durch das digitale Amplitudensignal 203 beschrieben wird und die Phase durch das von dem Polarkoordinatenbereitsteller 201 bereitgestellte Phasensignal (was bei dem in 2a gezeigten Ausführungsbeispiel dem Digitalsignal 107 entspricht) beschrieben wird.
  • Das Sendesignal in der digitalen IQ Repräsentation 215 kann beispielsweise von einem optionalen digitalen Signalprozessor (DSP) 217 bereitgestellt wird, welcher extern zu der Schaltung 200a sein kann, oder Bestandteil der Schaltung 200a sein kann. Ferner kann der Polarkoordinatenbereitsteller 201 ausgebildet sein, einen sogenannten CORDIC-Algorithmus durchzuführen (CORDIC - Coordinate Rotation Digital Computer), um das Digitalsignal 107 sowie das digitale Amplitudensignal 203 zu erhalten.
  • Die in 2a gezeigte Schaltung 200a kann beispielsweise in Polarmodulatoren eingesetzt werden.
  • 2b zeigt dazu eine Schaltung 200b bzw. einen Polarmodulator 200b, der ausgebildet ist, um basierend auf dem verzögerten HF-Signal 109 sowie dem amplitudenmodulierten Signal 207 ein phasen- und amplitudenmoduliertes Sendesignal 219 bereitzustellen. Der Polarmodulator 200b weist dazu zusätzlich zu der Schaltung 200a einen Mischer 221 auf, welcher ausgebildet ist, um das amplitudenmodulierte Signal 207 und das verzögerte (bzw. phasenmodulierte) Hochfrequenzsignal 109 zu mischen, um als Ergebnis der Mischung das amplituden- und phasenmodulierte Sendesignal 219 zu erhalten.
  • Die Benutzung des Mischers 221, um das amplitudenmodulierte Signal 207 mit dem verzögerten HF-Signal 109 zu kombinieren, kann auch als Small-Signal-Polar-Architektur bezeichnet werden.
  • Der DSP 217 kann beispielsweise ein Prozessor (beispielsweise ein Basisbandprozessor) oder Teil eines solchen Prozessors sein. Beispielsweise kann der DSP217 ein Prozessor eines tragbaren Mobilfunkgerätes (sogenanntes Handset, wie beispielsweise eines Mobiltelefons oder Smartphones) oder auch eines Tablet-Computers oder Laptops sein.
  • Ferner kann ein Ausgang des Mischers 221 mit einer optionalen Antenne 233 gekoppelt sein (beispielsweise über einen geeigneten optionalen Sendepfad 231, beispielsweise aufweisend einen Verstärker und ein Anpassnetzwerk), um das amplituden- und phasenmodulierte Sendesignal 219 auf die Antenne 233 zu geben.
  • Gemäß weiteren Ausführungsbeispielen kann die Schaltung 200a auch in sogenannten Large-Signal-Polararchitekturen Anwendung finden. Dieses ist in 2c anhand einer Schaltung 200c bzw. eines Polarmodulators 200c gezeigt, welcher, wie der Polarmodulator 200b die Schaltung 200a aufweist und ausgebildet ist, um basierend auf einer Kombination des verzögerten (bzw. phasenmodulierten) HF-Signals 109 und des amplitudenmodulierten Signals 207 ein Sendesignal 223 bereitzustellen. Im Gegensatz zu dem Polarmodulator 200b weist der Polarmodulator 200c jedoch keinen Mischer 221, sondern einen Verstärker (oder Leistungsverstärker, PA - Power Amplifier) 225 auf. Der Verstärker 225 ist ausgebildet, um das verzögerte HF-Signal 109 basierend auf dem amplitudenmodulierten Signal 207 zu verstärken, um basierend auf der Verstärkung das Sendesignal 223 zu erhalten. Mit anderen Worten ist der Verstärker 225 ausgebildet, um eine Verstärkung des verzögerten HF-Signals 109 basierend auf dem amplitudenmodulierten Signal 207 einzustellen.
  • Ferner kann, wie bei dem Polarmodulator 200b gemäß 2b, auch bei dem Polarmodulator 200c ein Ausgang des Verstärkers 225 ferner mit einer optionalen Antenne 233 gekoppelt sein (beispielsweise über einen geeigneten optionalen Sendepfad 231, beispielsweise aufweisend einen weiteren Verstärker und ein Anpassnetzwerk), um das Sendesignal 223 auf die Antenne 233 zu geben.
  • Weitere Ausführungsbeispiele der vorliegenden Erfindung schaffen daher auch eine Vorrichtung mit einem Basisbandprozessor, einer Antenne, einer Schaltung gemäß einem Ausführungsbeispiels der vorliegenden Erfindung die mit der Antenne und dem Basisbandprozessor gekoppelt ist.
  • In einigen Applikationen kann es nötig sein, mehrere Funksignale mit derselben Trägerfrequenz, aber unterschiedlichen Daten zu generieren bzw. auszugeben. Auch dies lässt sich mit Ausführungsbeispielen der vorliegenden Erfindung einfach realisieren.
  • 3a zeigt dazu eine Schaltung 300a gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung.
  • Die Schaltung 300a unterscheidet sich von den oben beschriebenen Schaltungen dadurch, dass sie einen ersten Digital-zu-Zeit-Wandler 101a und einen zweiten Digital-zu-Zeit-Wandler 101b aufweist. Die Schaltung 300a ist daher ausgebildet, um ein erstes verzögertes HF-Signal 109a und ein zweites verzögertes HF-Signal 109b bereitzustellen.
  • Der erste Digital-zu-Zeit-Wandler 101a weist einen Digitaleingang 101a-1 zum Empfangen eines ersten Digitalsignals 107a, einen HF-Eingang 101a-3 zum Empfangen des HF-Signals 105 und einen HF-Ausgang zum Bereitstellen des ersten verzögerten HF-Signals 109a auf. Der zweite Digital-zu-Zeit-Wandler 101b weist einen Digitaleingang 101b-1 zum Empfangen eines zweiten Digitalsignals 107b, einen HF-Eingang 101b-3 zum Empfangen des HF-Signals 105 und einen HF-Ausgang 101b-5 zum Bereitstellen des zweiten verzögerten HF-Signals 109b auf.
  • Ferner weist die Schaltung 300a einen Polarkoordinatenbereitsteller 201' auf, welcher ausgebildet ist, das erste Digitalsignal 107a dem ersten Digital-zu-Zeit-Wandler 101a bereitzustellen und um das zweite Digitalsignal 107b dem zweiten Digital-zu-Zeit-Wandler 101b bereitzustellen.
  • Ferner ist der Polarkoordinatenbereitsteller 201' ausgebildet, um ein erstes digitales Amplitudensignal 203a und ein zweites digitales Amplitudensignal 203b bereitzustellen.
  • Die Schaltung 300a weist daher ferner eine erste Digital-zu-Analog-Wandlerranordnung 205a und eine zweite Digital-zu-Analog-Wandleranordnung 205b auf.
  • Die erste Digital-zu-Analog-Wandleranordnung 205a weist einen ersten Digital-zu-Analog-Wandler 211a und einen ersten Abtastratenkonvertierer 209a auf, die zweite Digital-zu-Analog-Wandleranordnung 205b weist einen zweiten Digital-zu-Analog-Wandler 211 b und einen zweiten Abtastratenkonvertierer 209b auf.
  • Die erste Digital-zu-Analog-Wandleranordnung 205a ist ausgebildet, um das erste digitale Amplitudensignal 203a digital-zu-analog zu wandeln, um ein erstes amplitudenmoduliertes Signal 207a zu erhalten und die zweite Digital-zu-Analog-Wandleranordnung 205b ist ausgebildet, um das zweite digitale Amplitudensignal 203b digital-zu-analog zu wandeln, um ein zweites amplitudenmoduliertes Signal 207b zu erhalten.
  • Der erste Digital-zu-Zeit-Wandler 101a ist ausgebildet, um das HF-Signal 105, welches von der Oszillatoranordnung 103 bereitgestellt wird, basierend auf dem ersten Digitalsignal 107a zeitlich zu verzögern, um das erste (zeitlich) verzögerte HF-Signal 109a bzw. eine erste (zeitlich) verzögerte Version 109a des HF-Signals 105 zu erhalten.
  • Der zweite Digital-zu-Zeit-Wandler 101b ist ausgebildet, um das von der Oszillatoranordnung 103 bereitgestellte HF-Signal 105 basierend auf dem zweiten Digitalsignal 107b zeitlich zu verzögern, um das zweite (zeitlich) verzögerte HF-Signal 109b bzw. eine zweite (zeitlich) verzögerte Version 109b des HF-Signals 105.zu erhalten.
  • Die Oszillatoranordnung 103 kann daher einen Synthesizer sowohl für den ersten Digital-zu-Zeit-Wandler 101a als auch für den zweiten Digital-zu-Zeit-Wandler 101b bilden. Mit anderen Worten empfangen der erste Digital-zu-Zeit-Wandler 101a und der zweite Digital-zu-Zeit-Wandler 101b dasselbe Trägesignal 105, welches sie in Abhängigkeit ihrer empfangenen Digitalsignale 107a, 107b (unterschiedlich) verzögern.
  • Die von den Digital-zu-Zeit-Wandlern 101a, 101b generierten verzögerten HF-Signale 109a, 109b weisen daher dieselbe Trägerfrequenz auf, aber unterscheiden sich in ihrer Phase.
  • In einem einfachen Ausführungsbeispiel der vorliegenden Erfindung unter Nutzung zweier Digital-zu-Zeit-Wandler 101a , 101b können die Digital-zu-Analog-Wandleranordnungen 205a, 205b, der Polarkoordinatenbereitsteller 201' und der Digitalsignalprozessor 217 nicht vorhanden sein. Beispielsweise können die beiden Digitalsignale 107a, 107b von einer der Schaltung 300a externen Schaltung bereitgestellt werden.
  • Durch das in 3a gezeigte Konzept wird eine Beam-Forming- (Strahlformungs-) Architektur bzw. eine MIMO- (Multiple Input, Multiple Output, mehrere Eingänge, mehrere Ausgänge) Architektur mit zwei Sendesignalen und einem einzigen Synthesizer (der Oszillatoranordnung 103) ermöglicht. Der digitale Signalprozessor 217 kann dazu beispielsweise ausgebildet sein, um gleichzeitig IQ-Repräsentationen für zwei verschiedene Sendesignale bereitzustellen.
  • So kann beispielsweise ein erstes Sendesignal auf einer Kombination des amplitudenmodulierten HF-Signals 107a und des ersten verzögerten HF-Signals 109a basieren und ein zweites Sendesignal kann auf einer Kombination des zweiten amplitudenmodulierten Signals 207b und des zweiten verzögerten HF-Signals 109b basieren.
  • 3b zeigt dazu anhand eines Polarmodulators 300b, wie das erste amplitudenmodulierte Signal 207a mit dem ersten verzögerten HF-Signal 109a kombiniert werden kann, um ein erstes Sendesignal 219a zu erhalten und wie das zweite amplitudenmodulierte Signal 207b mit dem zweiten verzögerten HF-Signal 109b kombiniert werden kann, um ein zweites Sendesignal 219b zu erhalten.
  • Der Polarmodulator 300b weist dazu einen ersten Mischer 221a und einen zweiten Mischer 221b auf. Der erste Mischer 221a ist ausgebildet, um das erste amplitudenmodulierte Signal 207a mit dem ersten verzögerten HF-Signal 109a zu mischen, um als Ergebnis der Mischung das erste Sendesignal 219a zu erhalten. Der zweite Mischer 221b ist ausgebildet, um das erste amplitudenmodulierte Signal 207b mit dem ersten verzögerten HF-Signal 109b zu mischen, um als Ergebnis dieser Mischung das zweite Sendesignal 219b zu erhalten.
  • Der in 3b gezeigte Polarmodulator 300b basiert daher auf dem Small-Signal-Polar-Prinzip.
  • Gemäß weiteren Ausführungsbeispielen ist es aber auch möglich, die beiden Mischer 221a, 221b durch Verstärker (wie beispielsweise der Verstärker 225 in 2c) zu ersetzen, so dass der Polarmodulator 300b dann auf dem Large-Signal-Polar-Prinzip basiert.
  • In denen in den 2a-3c beschriebenen Ausführungsbeispielen wurde eine Phase der generierten verzögerten HF-Signale 109, 109a, 109b jeweils nur basierend auf den Digitalsignalen 107a, 107b und damit nur basierend auf der durch die Digital-zu-Zeit-Wandler 101a, 101b generierten Verzögerung des HF-Signals 105 eingestellt.
  • Wie bereits erläutert, ist es gemäß einigen Ausführungsbeispielen jedoch auch möglich, die Phase der verzögerten HF-Signale 109, 109a, 109b mittels der Phasenregelschleife einzustellen. Dies soll im Folgenden anhand der in den 4a-4d gezeigten Ausführungsbeispielen erläutert werden.
  • 4a zeigt ein Blockschaltbild einer Schaltung 400a gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung.
  • Die Schaltung 400a unterscheidet sich von der Schaltung 200a gemäß 2a dadurch, dass sie eine leicht veränderte Oszillatoranordnung 103' und einen anderen Polarkoordinatenbereitsteller 201" aufweist.
  • Während bei den in den 2a-3b gezeigten Ausführungsbeispielen die Polarkoordinatenbereitsteller jeweils Phasensignale bereitstellen, welche gleich den Digitalsignalen 107, 107a, 107b sind und eine Phase bzw. eine Phasenänderung der verzögerten HF-Signale 109, 109a, 109b vollständig vorgeben, so ist der Polarkoordinatenbereitsteller 201" ausgebildet, um das erste Digitalsignal 107 und ein weiteres Digitalsignal 401 bereitzustellen, welche zusammen das Phasensignal, welches eine Phase oder eine Phasenänderung des verzögerten HF-Signals 109 beschreibt, bilden. In anderen Worten ist der Polarkoordinatenbereitsteller 201" ausgebildet, um ein Phasensignal bereitzustellen, welches sowohl das erste Digitalsignal 107 als auch das weitere Digitalsignal 401 umfasst und eine Phase bzw. eine Phasenänderung des verzögerten HF-Signals 109 (komplett) vorgibt. So kann beispielsweise das erste Digitalsignal 107 einen ersten Anteil an der Phase bzw. Phasenänderung des verzögerten HF-Signals 109 vorgeben und das weitere Digitalsignal 401 kann einen zweiten Anteil an der Phase bzw. der Phasenänderung des verzögerten HF-Signals 109 vorgeben. Die beiden Anteile zusammen beschreiben dann die gesamte Phase bzw. Phasenänderung des verzögerten HF-Signals 109.
  • Wie auch schon bei den anderen Ausführungsbeispielen stellt der Polarkoordinatenbereitsteller 201" das Digitalsignal 107 dem Digital-zu-Zeit-Wandler 101 bereit. Der Digital-zu-Zeit-Wandler 101 ist ausgebildet, um das HF-Signal 105 basierend auf dem Digitalsignal 107 zeitlich zu verzögern.
  • Ferner ist, im Gegensatz zu den in den 2a-3b beschriebenen Ausführungsbeispielen, die Oszillatoranordnung 103' ausgebildet, um eine Phase des HF-Signals 105 basierend auf dem weiteren Digitalsignal 401 zu variieren. Der Polarkoordinatenbereitsteller 201" ist daher ausgebildet, um das weitere Digitalsignal 401 der Oszillatoranordnung 103' bereitzustellen. Die Oszillatoranordnung 103' kann dabei ausgebildet sein, um das weitere Digitalsignal 401 dem Oszillator 113 direkt bereitzustellen (beispielsweise über einen eigenen Eingang des Oszillators 113) oder zusammen mit dem Einstellsignal 119 des Schleifenfilters 115 an einem gemeinsamen Eingang des Oszillators 113.
  • Ferner kann die Oszillatoranordnung 103' auch ausgebildet sein, um das weitere Digitalsignal 401 (zusätzlich zu dem Oszillator 113) einer Phasenregelschleife 111' der Oszillatoranordnung 103' bereitzustellen.
  • Die Phasenregelschleife 111' der Oszillatoranordnung 103' kann dann in Verbindung mit dem Oszillator 113 und dem Schleifenfilter 115 und in Abhängigkeit von dem empfangenen weiteren Digitalsignal 401 die Phase des HF-Signals 105 variieren.
  • Die Phase bzw. Phasenänderung des verzögerten HF-Signals 109 basiert daher auf einer Phasenverschiebung bereits in der Oszillatoranordnung 103' des HF-Signals 105 sowie einer Verzögerung des HF-Signals 105 durch den Digital-zu-Zeit-Wandler 101.
  • Bei der Schaltung 400a in 4a basiert daher die Phase bzw. eine Phasenänderung des verzögerten HF-Signals 109 auf einer Kombination aus einer Digital-zu-Zeit-Wandlung sowie einer Modulation durch die Phasenregelschleife 111'.
  • Dieses Konzept ermöglicht beispielsweise, dass große Phasenänderungen (beispielsweise codiert in dem Digitalsignal 107) mit Hilfe des Digital-zu-Zeit-Wandlers 101 moduliert werden, während kleine Phasenänderungen (beispielsweise codiert in dem weiteren Digitalsignal 401) mit der Oszillatoranordnung 103' moduliert werden. Ferner ist es auch möglich, eine Phasenänderung, wie bereits beschrieben, in einen ersten Anteil und einen zweiten Anteil aufzuteilen, wobei der erste Anteil in dem Digitalsignal 107 codiert sein kann und der zweite Anteil in dem weiteren Digitalsignal 401 codiert sein kann.
  • So kann beispielsweise bei einer Phasenänderung um 92° diese Phasenänderung in einen ersten Anteil von 90° und einen zweiten Anteil von 2° aufgeteilt werden. In diesem Fall kann die Oszillatoranordnung 103' ausgebildet sein, um die Phase des HF-Signals 105 so zu variieren, dass dies bereits wenn es die Oszillatoranordnung 103' verlässt, eine Phasenänderung von 2° erfahren hat. Die restlichen 90° Phasenänderung können dann mit Hilfe des Digital-zu-Zeit-Wandlers 101 moduliert werden, so dass das resultierende verzögerte HF-Signal 109 eine Phasenänderung um 92° erfahren hat.
  • Mit anderen Worten kann der erste Anteil der Phasenänderung größer sein als der zweite Anteil der Phasenänderung und eine Summe des ersten Anteils und des zweiten Anteils kann die Phasenänderung ergeben.
  • Gemäß weiteren Ausführungsbeispielen ist es aber auch möglich, dass der erste Anteil der Phasenänderung größer ist als der zweite Anteil der Phasenänderung und eine Summe des ersten Anteils und des zweiten Anteils die Phasenänderung ergibt.
  • Dies hat den Vorteil, dass insbesondere kleine Phasenänderungen mit der Phasenregelschleife 111' durchgeführt werden können, während große Phasenänderungen mit dem Digital-zu-Zeit-Wandler 101 durchgeführt werden können. Insbesondere kleinere Phasenänderungen lassen sich leicht und präzise mit der Phasenregelschleife 111' realisieren, während die Phasenregelschleife 111' bei großen Phasenänderungen an ihre Grenzen stoße würde, was dadurch umgangen wird, dass für große Phasenänderungen der Digital-zu-Zeit-Wandler 101 verwendet wird.
  • Die Generierung des amplitudenmodulierten Signals 207 kann wie bei den oben bereits beschriebenen Ausführungsbeispielen mit der Digital-zu-Analog-Wandleranordnung 205 erfolgen. Daher werden hier nicht nochmals Ausführungen zu dieser Digital-zu-Analog-Wandleranordnung 205 gemacht.
  • Die Schaltung 400a kann beispielsweise in Polarmodulatoren gemäß Ausführungsbeispielen der vorliegenden Erfindung Verwendung finden.
  • 4b zeigt dazu einen Polarmodulator 400b gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung.
  • Der Polarmodulator 400b weist einen Mischer 221 auf, welcher ausgebildet ist, um das von der Schaltung 400a bereitgestellte amplitudenmodulierte Signal 207 und das von der Schaltung 400a bereitgestellte verzögerte HF-Signal 109 zu mischen, um als Ergebnis dieser Mischung ein Sendesignal 219 zu erhalten.
  • Der in 4b gezeigte Polarmodulator ist ein Modulator basierend auf dem Small-Signal-Polar-Prinzip.
  • Gemäß weiteren Ausführungsbeispielen ist es natürlich auch möglich, den Mischer 221 durch einen Verstärker (wie beispielsweise den Verstärker 225 gemäß 2c) zu ersetzen, um einen Polarmodulator gemäß dem Large-Signal-Polar-Prinzip zu erhalten.
  • Gemäß weiteren Ausführungsbeispielen ist es auch möglich, die in 4a gezeigte Schaltung 400 dahin gehend zu erweitern, dass, trotz der Nutzung eines gemeinsamen Synthesizers, zwei unterschiedliche Sendesignale generiert werden können.
  • Solch ein Konzept wird im Folgenden anhand der 4c beschrieben.
  • 4c zeigt ein Blockschaltbild einer Schaltung 400c gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung.
  • Die Schaltung 400c unterscheidet sich von der Schaltung 300a dadurch, dass anstelle der Oszillatoranordnung 103, welche das HF-Signal 105 unabhängig von den Digitalsignalen 107a, 107b generiert, die Oszillatoranordnung 103', wie sie anhand von 4a bereits beschrieben wurde, verwendet wird. Ferner unterscheidet sich ein Polarkoordinatenbereitsteller 201''' der Schaltung 400c von dem Polarkoordinatenbereitsteller 201' der Schaltung 300a dadurch, dass der Polarkoordinatenbereitsteller 201''' ferner ausgebildet ist, um das weitere Digitalsignal 401 der Oszillatoranordnung 103' bereitzustellen.
  • Der Polarkoordinatenbereitsteller 201''' stellt das weitere Digitalsignal 401 so bereit, dass dieses sowohl einen zweiten Anteil an einer Phase bzw. Phasenänderung des ersten verzögerten HF-Signals 109a als auch einen zweiten Anteil an einer Phase bzw. Phasenänderung des zweiten verzögerten HF-Signals 109b vorgibt. Diese zweiten Anteile der Phasen bzw. Phasenänderungen der verzögerten HF-Signale 109a, 109b sind daher identisch.
  • Phasenunterschiede zwischen den beiden verzögerten HF-Signalen 109a, 109b codiert der Polarkoordinatenbereitsteller 201''' in die beiden Digitalsignale 107a, 107b, welche jeweils einen ersten Anteil an der Phase bzw. einer Phasenänderung der verzögerten HF-Signale 109a, 109b vorgeben.
  • In anderen Worten stellt der Polarkoordinatenbereitsteller 201''' ein erstes Phasensignal bereit, welches eine Phase des ersten verzögerten HF-Signals 109a beschreibt. Das erste Phasensignal umfasst dabei das erste Digitalsignal 107a sowie das weitere Digitalsignal 401. Das erste Digitalsignal 107a gibt dabei einen ersten Anteil an der Phase bzw. einer Phasenänderung des ersten verzögerten HF-Signals 109a vor und das weitere Digitalsignal 401 gibt einen zweiten Anteil an der Phase bzw. einer Phasenänderung des ersten verzögerten HF-Signals 109a vor.
  • Ferner stellt der Polarkoordinatenbereitsteller 201''' ein zweites Phasensignal bereit, welches die Phase bzw. eine Phasenänderung des zweiten verzögerten HF-Signals 109b beschreibt. Das zweite Phasensignal umfasst das zweite Digitalsignal 107b und das weitere Digitalsignal 401. Das zweite Digitalsignal 107b gibt einen ersten Anteil an der Phase bzw. einer Phasenänderung des zweiten HF-Signals 109b vor und das weitere Digitalsignal 401 gibt einen zweiten Anteil an der Phase bzw. einer Phasenänderung des zweiten verzögerten HF-Signals 109b vor.
  • Wie bereits oben beschrieben, sind die zweiten Anteile an den Phasen bzw. Phasenänderungen der verzögerten HF-Signale 109a, 109b gleich.
  • Ein Phasenunterschied zwischen dem ersten verzögerten HF-Signal 109a und dem zweiten verzögerten HF-Signal 109b basiert daher auf einem Unterschied zwischen dem ersten Digitalsignal 107a und dem zweiten Digitalsignal 107b.
  • Wie in 4c beispielhaft gezeigt, kann der Polarkoordinatenbereitsteller 201''' die Phase des zweiten verzögerten HF-Signals 109b um einen Wert σ (beispielsweise eine MIMO Phase) zu der Phase des ersten verzögerten HF-Signals 109a verschieben. Dieser Phasenversatz zwischen den beiden verzögerten HF-Signalen 109a, 109b kann für einen vorgegebenen Zeitraum (beispielsweise für eine vorbestimmte Anzahl von Symbolen, die in Sendesignalen, welche auf den verzögerten HF-Signalen 109a, 109b basieren; codiert sind) konstant gehalten werden.
  • Wie in 4c ersichtlich, weist die Schaltung 400c ferner die erste Analog-zu-Digital-Wandleranordnung 205a und die zweite Analog-zu-Digital-Wandleranordnung 205b auf. Die Schaltung 400c kann daher ausgebildet sein, um die beiden amplitudenmodulierten Signale 207a, 207b unabhängig voneinander (d.h. verschieden zueinander) bereitzustellen.
  • Gemäß einigen Ausführungsbeispielen der vorliegenden Erfindung kann der Polarkoordinatenbereitsteller 201''' ausgebildet sein, um das erste digitale Amplitudensignal 203a und das zweite digitale Amplitudensignal 203b so bereitzustellen, dass diese beiden identisch sind. Mit anderen Worten kann die Schaltung 400c ausgebildet sein, um das erste amplitudenmodulierte Signal 207a und das zweite amplitudenmodulierte Signal 207b so bereitzustellen, dass diese beiden identisch sind.
  • Die in 4c gezeigte Schaltung 400c kann beispielsweise in Polarmodulatoren gemäß Ausführungsbeispielen der vorliegenden Erfindung verwendet werden.
  • 4d zeigt dazu ein Blockschaltbild eines Polarmodulators 400d gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung.
  • Der Polarmodulator 400d weist die Schaltung 400c, sowie einen ersten Mischer 221a und einen zweiten Mischer 221b auf.
  • Der erste Mischer 221a ist ausgebildet, um das erste amplitudenmodulierte Signal 207a mit dem ersten verzögerten HF-Signal 109a zu mischen, um als Ergebnis dieser Mischung ein erstes Sendesignal 219a zu erhalten.
  • Ferner ist der zweite Mischer 221b ausgebildet, um das zweite amplitudenmodulierte Signal 207b mit dem zweiten verzögerten HF-Signal 109b zu mischen, um als Ergebnis dieser Mischung ein zweites Sendesignal 219b zu erhalten.
  • Der in 4d dargestellte Polarmodulator 400d basiert auf dem Small-Signal-Polar-Prinzip.
  • Gemäß weiteren Ausführungsbeispielen kann, wie bereits oben beschrieben, auch hier der Polarmodulator 400d auf das Large-Signal-Polar-Prinzip abgewandelt werden und zwar dadurch, dass die Mischer 221a, 221b durch geeignete Verstärker (wie beispielsweise den Verstärker 225) ersetzt werden.
  • Die Einstellung der Phase des HF-Signals 105 bei der Oszillatoranordnung 103' kann beispielsweise mittels einer Kapazitätenmatrix in dem Oszillator 113 erfolgen. Die Oszillatoranordnung 103' kann dazu eine zusätzliche Kapazitätenmatrix aufweisen oder es kann eine bereits vorhandene Oszillatormatrix verwendet werden.
  • Natürlich ist es auch möglich, in einem Polarmodulator gemäß weiteren Ausführungsbeispielen der vorliegenden Erfindung zwei oder mehr Sendesignale zu generieren, welche völlig unabhängig voneinander sind, aber trotzdem die Möglichkeit der Einstellung der Phase mittels der Oszillatoranordnung 103' und des Digital-zu-Zeit-Wandlers 101 zu haben. In diesen Fällen kann beispielsweise die Schaltung 400a oder der Polarmodulator 400b mehrfach nebeneinander vorliegen. Ferner ist es auch möglich ein MIMO System mit zwei unabhängigen Signalen und verschiedenen Bändern zu schaffen. In solch einem MIMO-System bzw. solche einer Schaltung kann beispielsweise die HF-Schaltung 400c, oder der Polarmodulator 400d mehrfach vorliegen.
  • Im Folgenden werden anhand der 4e und 4f mögliche Implementierungen für den Polarkoordinatenbereitsteller 201" gezeigt. Obwohl in den folgenden beiden Figuren der Polarkoordinatenbereitsteller 201" Bestandteil des Polarmodulators 400b ist, so kann dieser Polarkoordinatenbereitsteller 202" gemäß weiteren Ausführungsbeispielen auch in weiteren Schaltungen gemäß Ausführungsbeispielen der vorliegenden Erfindung (beispielsweise losgelöst von dem Mischer 211) Verwendung finden.
  • 4e zeigt ein weiteres Blockschaltbild des Polarmodulators 400b aus 4b mit einer möglichen Realisierung des Polarkoordinatenbereitstellers 201".
  • Der Polarkoordinatenbereitsteller 201" weist ein CORDIC-Modul 411, einen Signallimitierer 413 und einen Signalrestbestimmer 415 auf.
  • Wie auch schon in 4b ist der Polarkoordinatenbereitsteller 201" ausgebildet, um der Oszillatoranordnung 103' das weitere Digitalsignal 401 und dem Digital-zu-Zeit-Wandler 101 das erste Digitalsignal 107 bereitzustellen, wobei das erste Digitalsignal 107 den ersten Anteil an der Phase bzw. Phasenänderung des verzögerten HF-Signals 109 vorgibt und das weitere Digitalsignal 401 den zweiten Anteil an der Phase bzw. der Phasenänderung des verzögerten HF-Signals 109 vorgibt. Die beiden Anteile zusammen beschreiben dann die gesamte Phase bzw. Phasenänderung des verzögerten HF-Signals 109.
  • Das CORDIC-Modul 411 ist ausgebildet, um dem Signallimitierer 413 und dem Signalrestbestimmer 415 das Phasensignal 417 bereitzustellen, welches sowohl das erste Digitalsignal 107 als auch das zweite Digitalsignal 401 umfasst und die Phase bzw. Phasenänderung des verzögerten HF-Signals 109 (komplett) vorgibt.
  • Der Signallimitierer 413 ist ausgebildet, um basierend auf dem Phasensignal 417 das weitere Digitalsignal 401 zu bestimmen, so dass das weitere Digitalsignal 401 den zweiten Anteil an der Phase bzw. Phasenänderung des verzögerten HF-Signals 109 vorgibt. Der Signalrestbestimmer 415 ist ausgebildet, um basierend auf dem weiteren Digitalsignal 401 und dem Phasensignal 417 das erste Digitalsignal 107 zu bestimmen, das den ersten Anteil an der Phase bzw. Phasenänderung des verzögerten HF-Signals 109 vorgibt.
  • Wie in 4e symbolisch gezeigt, kann dazu der Signalrestbestimmer 415 das weitere Digitalsignal 401 von dem Phasensignal 417 abziehen, um den verbleibenden Rest (in Form des ersten Digitalsignals 107) zu ermitteln.
  • Hieraus wird deutlich, dass das weitere Digitalsignal 401 und das erste Digitalsignal 107 komplementär zueinander sind, und dass die Summe aus dem ersten Digitalsignal 107 und dem weiteren Digitalsignal 401 gleich dem Phasensignal 417 ist, welches die Phase bzw. Phasenänderung des verzögerten HF-Signals 109 komplett vorgibt.
  • Wie in 4e gezeigt, kann die Oszillatoranordnung 103' ausgebildet sein, um das weitere Digitalsignal 401 direkt an dem Oszillator 113 aufzubringen. Gemäß weiteren Ausführungsbeispielen ist es aber auch möglich, anstatt den Signalanteil der PLL (in Form des weiteren Digitalsignals 401) nur am Oszillator 113 (beispielsweise am DCO) aufzubringen, den Signalanteil (das weitere Digitalsignal 401) auch auf einem zweiten Eingang der Phasenregelschleife 111' (wie beispielsweise an einem Teiler der Phasenregelschleife 111') aufzubringen, um ein möglichst frequenzunabhängiges Modulationsverhalten dieses Signalanteils durch die Phasenregelschleife 111' zu erhalten (sogenannte Zweipunktmodulation).
  • Der Begriff „Limitierung“ im Sinne des Signallimitierers 413 kann dabei jegliche Entfernung von Signalanteilen umfassen, also z.B. sowohl eine Einschränkung des absoluten Signalbereichs (Sättigung) als auch eine Einschränkung der Signalauflösung (Quantisierung), aber auch eine Beschränkung des spektralen Frequenzbereichs (Hochpass-, Tiefpassfilterung). Je nachdem werden damit gröbere Signalanteile am Oszillator 113 (wie beispielsweise DCO 113) und feinere Anteile an dem Digital-zu-Zeit-Wandler 101 oder eben umgekehrt aufgebracht. Wie bereits erläutert, sind die beiden Signalanteile (das erste Digitalsignal 107 und das weitere Digitalsignal 401) jedoch immer zueinander komplementär, so dass die Summe wieder das Gesamtsignal 417 ergibt.
  • 4e zeigt dazu eine erste mögliche Architektur, bei der eine Signallimitierung durch den Signallimitierer 413 zum Oszillator 113 erfolgt, während der Limitierungsrest 107 zu dem Digital-zu-Zeit-Wandler 101 weitergeleitet wird.
  • 4f zeigt ferner eine weitere mögliche Architektur des Polarkoordinatenbereitstellers 201", bei dem eine Signallimitierung zu dem Digital-zu-Zeit-Wandler 101 hin erfolgt, während der Limitierungsrest (das weitere Digitalsignal) 401 zu dem Oszillator 113 weitergeleitet wird.
  • 4f zeigt dazu ein weiteres Blockschaltbild des Polarmodulators 400b mit einer weiteren möglichen Implementierung des Polarkoordinatenbereitstellers 201". Wie auch schon in 4e weist der Polarkoordinatenbereitsteller 201" das CORDIC-Modul 411, den Signallimitierer 413 und den Signalrestbestimmer 415 auf.
  • Der Unterschied zwischen der in 4e gezeigten Implementierung des Polarkoordinatenbereitstellers 201" und der in 4f gezeigten Implementierung des Polarkoordinatenbereitstellers 201" ist, dass bei der in 4f gezeigten Implementierung der Signallimitierer 413 zwischen das CORDIC-Modul 411 und den Digital-zu-Zeit-Wandler 401 geschaltet ist und der Signalrestbestimmer 415 zwischen das CORDIC-Modul 411 und den Oszillator 113 geschaltet ist.
  • In dem in 4f gezeigten Ausführungsbeispiel ist daher der Signallimitierer 413 ausgebildet, um das von dem CORDIC-Modul 411 bereitgestellte Phasensignal 417 zu limitieren, um basierend auf diesem Phasensignal 417 das erste Digitalsignal 107 zu erhalten. Der Signalrestbestimmer 415 ist ausgebildet, um das erste Digitalsignal 107 von dem Phasensignal 417 abzuziehen, um als Restsignal das weitere Digitalsignal 401 zu erhalten. Wie auch schon bei dem in 4e gezeigten Ausführungsbeispiel ergibt somit die Summe aus dem ersten Digitalsignal 107 und dem weiteren Digitalsignal 401 das Phasensignal 417, welches die Phase bzw. die Phasenänderung des verzögerten HF-Signals 109 komplett vorgibt.
  • Natürlich ist es auch wie bei dem in 4 gezeigten Ausführungsbeispiel möglich, dass das weitere Digitalsignal 401 ferner der Phasenregelschleife 111' bereitgestellt wird, um auch hier eine Zweipunktmodulation zu ermöglichen.
  • Zusammenfassend wird durch das in den 4a bis 4f gezeigte Konzept ermöglicht, dass die Designanforderungen an den Digital-zu-Zeit-Wandler 111 und den Oszillator 113 hinsichtlich Auflösung und Ansteuerungsbereich erleichtert werden, indem die Modulation auf diese beiden Blöcke (Oszillator 113 und Digital-zu-Zeit-Wandler 111) aufgeteilt wird.
  • Zusammenfassend kombinieren Ausführungsbeispiele der vorliegenden Erfindung eine Phasenmodulation mit der in 1 gezeigten RFDAC Phasenmodulationsarchitektur, so dass die bestehenden Limitationen überwunden werden und damit eine neue einfache Sendearchitektur mit besserer Modulationsbandbreitenkonfigurierbarkeit generiert wird.
  • Ausführungsbeispiele der vorliegenden Erfindung ermöglichen eine direkte Phasenmodulation bei einem RFDAC unter Benutzung von Digital-zu-Zeit-Wandlern.
  • Ein Digital-zu-Zeit-Wandler kann ferner auch als Phasenschieber bezeichnet werden.
  • 5 zeigt ein Flussdiagramm eines Verfahrens 500 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
  • Das Verfahren 500 weist einen Schritt 501 des Bereitstellens eines HF-Signals auf, wobei eine Frequenz des HF-Signals mittels einer Phasenregelschleife eingestellt wird.
  • Ferner umfasst das Verfahren 500 einen Schritt 503 des Empfangens eines Digitalsignals.
  • Ferner umfasst das Verfahren 500 einen Schritt 505 des zeitlichen Verzögerns des HF-Signals mittels einer Digital-zu-Zeit-Wandlung basierend auf dem ersten Digitalsignal, um eine verzögerte Version des HF-Signals zu erhalten.
  • Das Verfahren 500 kann beispielsweise mit einer Schaltung oder einem Polarmodulator gemäß einem der Ausführungsbeispiele der vorliegenden Erfindung durchgeführt werden.
  • Ferner wurde erkannt, dass insbesondere bei der Implementierung von einem HF-Sendeempfängersynthesizer zusammen mit einem integrierten Leistungsverstärker Übersprechen auftreten kann.
  • Einige Ausführungsbeispiele der vorliegenden Erfindung eliminieren dieses Problem des Übersprechens durch eine geeignete Wahl der Frequenzen des Hochfrequenzsignals 105, wie es von der Oszillatoranordnung 103 bereitgestellt wird und der Frequenz der verzögerten Version 109 des Hochfrequenzsignals 105, wie es an dem Hochfrequenzausgang 101-5 des Digital-zu-Zeit-Wandlers 101 bereitgestellt wird.
  • Gemäß einigen Ausführungsbeispielen (wie beispielsweise bei der Schaltung 100, wie sie in 1a gezeigt ist) sind daher das erste Digitalsignal 107 und das Hochfrequenzsignal 105 derart gewählt, dass die Frequenz des Hochfrequenzsignals 105 keine Harmonische der Frequenz der verzögerten Version 109 des Hochfrequenzsignals 105 ist.
  • So wird ermöglicht, dass es zu keinem Übersprechen zwischen dem von der Oszillatoranordnung 103 generierten Hochfrequenzsignal 105 und der verzögerten Version 109 des Hochfrequenzsignals 105 kommt.
  • 6 zeigt dazu in einem oberen Diagramm einen Frequenzplan einer Architektur, bei der eine Frequenz des LO-Signals eine Harmonische einer Frequenz eines resultierenden RF-Signals ist. Es wird deutlich, dass eine Remodulation auftreten kann und damit ein Übersprechen zwischen dem LO-Pfad (der das LO-Signal führt) und dem RF-Pfad (der das RF-Signal führt) auftreten kann.
  • Im Gegensatz dazu ist in dem unteren Diagramm von 6 der Frequenzplan für einen sogenannten „Fractional Synthesizer (deutsch: Bruchzahlsynthesizer)“ gemäß einem Ausführungsbeispiel der vorliegenden Erfindung gezeigt, bei dem die Frequenz des Hochfrequenzsignals 105 (welches beispielsweise ein LO-Signal ist) keine Harmonische der Frequenz der verzögerten Version 109 des Hochfrequenzsignals 105 ist. Die Frequenz der verzögerten Version 109 des Hochfrequenzsignals 105 kann dabei einer Trägerfrequenz des RF-Signals entsprechen.
  • Aus dem unteren Diagramm in 6 wird ersichtlich, dass durch die beschriebene Wahl der Frequenzen des Hochfrequenzsignals 105 und der Frequenz der verzögerten Version 109 des Hochfrequenzsignals 105 keine Remodulation und damit kein Übersprechen zwischen dem LO-Pfad und dem RF-Pfad auftreten kann. In anderen Worten wird ein Übersprechen zwischen einem RF-Ausgang und dem DCO-Synthesizer aufgrund der nicht-harmonischen Frequenzbeziehung zwischen dem Hochfrequenzsignal 105 und der verzögerten Version 109 des Hochfrequenzsignals 105 eliminiert.
  • Aufgrund dessen, dass dieser Übersprechpfad eliminiert wird, ist die beschriebene Architektur insbesondere für hohe Ausgangsleistungen geeignet und ermöglicht damit eine Integration des Leistungsverstärkers.
  • Wie bereits beschrieben, ist der Digital-zu-Zeit-Wandler 101 ausgebildet, um die verzögerte Version 109 des Hochfrequenzsignals 105 durch Herunterteilen der Frequenz des Hochfrequenzsignals 105 basierend auf dem Digitalsignal 107 bereitzustellen. Gemäß einigen Ausführungsbeispielen ist daher der Digital-zu-Zeit-Wandler 101 ausgebildet, um die Frequenz des Hochfrequenzsignals 105 um einen Teilerwert, der auf dem ersten Digitalsignal 107 basiert, herunterzuteilen, um die verzögerte Version 109 des Hochfrequenzsignals 105 zu erhalten. Wie bereits erwähnt, können dabei die Frequenz des Hochfrequenzsignals 105 und die Frequenz der verzögerten Version 109 des Hochfrequenzsignals 105 derart gewählt werden, dass diese beiden keine Harmonischen voneinander sind. Gemäß einigen Ausführungsbeispielen kann dies dadurch erreicht werden, dass ein Polarkoordinatenbereitsteller (beispielsweise einer der Polarkoordinatenbereitsteller 201, 201', 201'', 201''') ausgebildet ist, um das erste Digitalsignal 107 derart bereitzustellen, dass der auf dem ersten Digitalsignal 107 basierende Teilerwert nicht ganzzahlig ist. In anderen Worten kann der Digital-zu-Zeit-Wandler 101 eine nicht-ganzzahlige Frequenzumsetzung durchführen. Die Kombination aus der Digital-zu-Zeit-Wandler-basierten Senderarchitektur mit solch einer nicht-ganzzahligen Frequenzumsetzung und einer Integration des Leistungsverstärkers führt zu einem DCO-Synthesizer (DCO - digital gesteuerter Oszillator), der auf einer nicht-harmonischen (nicht-ganzzahlig vielfachen) festen Frequenz im Vergleich zu einer Frequenz des RF-Ausgangssignals (beispielsweise des Sendesignals 219, 223) schwingt.
  • Die oben beschriebene Wahl der Frequenz des Hochfrequenzsignals 105 und der Frequenz der verzögerten Version 109 des Hochfrequenzsignals 105 lässt sich auf alle hierin beschriebenen Ausführungsbeispiele anwenden. Im Folgenden sollen daher lediglich beispielhaft anhand der 7a und 7b zwei weitere Ausführungsbeispiele beschrieben werden, in denen die oben beschriebene Wahl der Frequenzen des Hochfrequenzsignals 105 und der verzögerten Version 109 des Hochfrequenzsignals 105 als Nichtharmonische voneinander durchgeführt werden.
  • 7a zeigt dazu ein Blockschaltbild einer Schaltung 800a gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung. Die Schaltung 800a basiert auf der in 4b gezeigten Schaltung 400b, wobei bei der in 7a gezeigten Schaltung 800a ein Polarkoordinatenbereitsteller 801 sich von dem in 4b gezeigten Polarkoordinatenbereitsteller 201" dadurch unterscheidet, dass der Polarkoordinatenbereitsteller 801 ausgebildet ist, um das erste Digitalsignal 107 und das weitere Digitalsignal 401 derart bereitzustellen, dass die Frequenzen des Hochfrequenzsignals 105 und der verzögerten Version 109 des Hochfrequenzsignals 105 keine Harmonischen (keine ganzzahligen Vielfachen) voneinander sind.
  • Obwohl bei dem in 7a gezeigten Ausführungsbeispiel der Polarkoordinatenbereitsteller 801 sowohl das erste Digitalsignal 107 als auch das weitere Digitalsignal 401 bereitstellt, so ist es gemäß weiteren Ausführungsbeispielen auch möglich, dass der Polarkoordinatenbereitsteller 801 nur das erste Digitalsignal 107 bereitstellt, und die Oszillatoranordnung 103' auf einer fixen Frequenz schwingt, also beispielsweise eine Frequenz des Hochfrequenzsignals 105 nicht einstellbar ist, sondern fest eingestellt ist. Die Frequenz des Hochfrequenzsignals 105 kann dabei so gewählt sein, dass diese keine Harmonische einer anderen Signalfrequenz ist, welche in einem System, in dem die Schaltung 800a eingesetzt wird, auftritt. Beispielsweise kann die Frequenz des Hochfrequenzsignals 105 so gewählt werden, dass sie keine Harmonische einer durch einen Mobiltelekommunikationsstandard vorgegebenen Trägerfrequenz ist.
  • Ferner weist die Schaltung 800a einen Leistungsverstärker 803 auf der ausgebildet ist, um das Sendesignal 219 zu empfangen und um eine verstärkte Version 805 des Sendesignals 219 bereitzustellen. Wie bereits oben beschrieben, ermöglicht die nicht-harmonische Wahl der Frequenzen des Hochfrequenzsignals 105 und der verzögerten Version 109 des Hochfrequenzsignals 105 eine Integration des Leistungsverstärkers 803 zusammen mit der Oszillatoranordnung 103' auf ein und demselben Chip, da ein Übersprechen zwischen dem Hochfrequenzsignal 105 und der verzögerten Version 109 des Hochfrequenzsignals 105 (und damit auch zwischen dem Hochfrequenzsignal 105 oder LO-Signal 105 und dem Sendesignal 219 oder RF Signal 219) vermieden wird.
  • Gemäß einigen Ausführungsbeispielen ist daher der Leistungsverstärker 803 zusammen mit der Oszillatoranordnung 103' auf einem gemeinsamen Chip (beispielsweise auf einem gemeinsamen Halbleitersubstrat) integriert angeordnet.
  • Wie bereits in Verbindung mit 4b beschrieben, ist der Polarkoordinatenbereitsteller 801 ausgebildet, um das erste Digitalsignal 107 dem Digital-zu-Zeit-Wandler 101 bereitzustellen und um das weitere Digitalsignal 401 zur Einstellung der Frequenz des Hochfrequenzsignals 105 der Oszillatoranordnung 103' entsprechend einer vorgegebenen Phase oder Phasenänderung der verzögerten Version 109 des Hochfrequenzsignals 105 bereitzustellen.
  • Ferner ist der in 7a gezeigte Polarkoordinatenbereitsteller 801 auch ausgebildet, um für eine vorgegebene Phase oder Phasenänderung der verzögerten Version 109 des Hochfrequenzsignals 105 in einem ersten Modus der Schaltung 800a das weitere Digitalsignal 401 so bereitzustellen, dass das Hochfrequenzsignal 105 eine erste Frequenz annimmt, und um in einem zweiten Modus der Schaltung 800a das weitere Digitalsignal 401 so bereitzustellen, dass das Hochfrequenzsignal 105 eine zweite Frequenz annimmt, wobei die erste und die zweite Frequenz verschieden zueinander sind und keine Harmonischen voneinander sind.
  • So wird beispielsweise ermöglicht, dass, falls die Schaltung 800a in dem ersten Modus ist und eine gewünschte Frequenz des Sendesignals 219 eine Harmonische der aktuellen Frequenz des Hochfrequenzsignals 105 ist, die Schaltung 800a in den zweiten Modus schaltet, um die Frequenz des Hochfrequenzsignals 105 zu wechseln, und zwar so, dass in dem zweiten Modus die Frequenz des Hochfrequenzsignals 105 keine Harmonische zu der Frequenz des Hochfrequenzsignals 105 in dem ersten Modus ist und damit auch keine Harmonische zu der gewünschten Frequenz des Sendesignals 219 ist.
  • Gemäß weiteren Ausführungsbeispielen der vorliegenden Erfindung kann der Polarkoordinatenbereitsteller 801 auch ausgebildet sein, um zusätzlich das erste Digitalsignal 107 in dem ersten Modus und dem zweiten Modus der Schaltung 800a derart bereitzustellen, dass für die vorgegebene Phase oder Phasenänderung der verzögerten Version des Hochfrequenzsignals 105 eine resultierende Frequenz der verzögerten Version 109 des Hochfrequenzsignals 105 in dem ersten Modus gleich einer resultierenden Frequenz der verzögerten Version 109 des Hochfrequenzsignals 105 in dem zweiten Modus ist. So wird beispielsweise ermöglicht, dass die Frequenz des Hochfrequenzsignals 105 (durch die Änderung des weiteren Digitalsignals 401) verändert werden kann, ohne dabei die Frequenz des Sendesignals 219 zu ändern. Dies kann beispielsweise in Fällen sinnvoll sein, in denen eine zusätzliche Signalquelle (wie beispielsweise eine weitere Oszillatoranordnung 807) zusammen mit der Schaltung 800a oder beispielsweise als Bestandteil der Schaltung 800a vorliegt, welche ein Oszillatorsignal 809 erzeugt, dessen Frequenz eine Harmonische der Frequenz des Hochfrequenzsignals 105 in dem ersten Modus ist. Mit anderen Worten kann die Schaltung 800a eine weitere Oszillatoranordnung 807 aufweisen, die ausgebildet ist, um in einem aktiven Zustand ein Oszillatorsignal 809 zu erzeugen, das eine Frequenz aufweist, die eine Harmonische der Frequenz des Hochfrequenzsignals 105 in dem ersten Modus ist. Die Schaltung 800a kann dabei ausgebildet sein, um bei der Aktivierung der weiteren Oszillatorschaltung 807 (so dass diese das Oszillatorsignal 809 bereitstellt) von dem ersten Modus in den zweiten Modus zu schalten, so dass die Frequenz des Hochfrequenzsignals 105 in dem zweiten Modus und die Frequenz des Oszillatorsignal 809 keine Harmonischen mehr voneinander sind, aber die Frequenz des resultierenden Sendesignal 219 von der Umschaltung unberührt bleibt.
  • Die weitere Oszillatoranordnung 807 kann beispielsweise Bestandteil zumindest einer Sender- oder Empfängerschaltung sein. Solch eine Sender- oder Empfängerschaltung kann beispielsweise zum Senden und/oder Empfangen von Signalen gemäß einem der folgenden Mobiltelekommunikationsstandards ausgebildet sein: FM-Radio, Bluetooth, GPS, WLAN, NFC, UMTS, GSM, LTE, WiFi.
  • Zusammenfassend ermöglicht die in 7a beschriebene Architektur eine Optimierung der Frequenz des Hochfrequenzsignals 105, wie es von der Oszillatoranordnung 103' (oder dem Synthesizer 103') erzeugt wird unter verschiedenen spezifischen Umständen. Beispielsweise kann, wie oben beschrieben, die Frequenz des Hochfrequenzsignals 105 so gewählt werden, dass Übersprechen zwischen verschiedenen Systemen (welche beispielsweise in einem Mobiltelefon implementiert sind und/oder gleichzeitig betrieben werden) reduziert wird. Dementsprechend kann die Frequenz des Hochfrequenzsignals 105 der Oszillatoranordnung 103' (welche beispielsweise ein Sendesynthesizer sein kann) zwischen verschiedenen Betriebsmodi der Schaltung 800a und damit auch zwischen verschiedenen Betriebsmodi eines Mobiltelefons, in welchem die Schaltung 800a verwendet wird, variiert werden.
  • Ferner kann das beschriebene Konzept auch auf Senderarchitekturen ausgeweitet werden, welche mehrere Sendepfade aufweisen (wie beispielsweise für Trägeraggregation), welche unter anderem in den Mobilfunkstandards für 3G, 4G und WiFi definiert sind. 7b zeigt dementsprechend eine Basisarchitektur für mehrere verschiedene Sendepfade.
  • Die in 7b gezeigte Schaltung 800b erweitert die in 7a gezeigte Schaltung 800a dahin gehend, dass die Schaltung 800b ausgebildet ist, um die zwei Sendesignale 219a und 219b und damit auch zwei verstärkte Versionen 805a, 805b der Sendesignale 219a, 219b bereitzustellen.
  • Die in 7b gezeigte Schaltung 800b basiert auf der in 3b gezeigten Schaltung 300b. Ein Polarkoordinatenbereitsteller 801' der Schaltung 800b erweitert den in 3b gezeigten Polarkoordinatenbereitsteller 201' dadurch, dass der Polarkoordinatenbereitsteller 801' ausgebildet ist, um die beiden Digitalsignale 107a, 107b so bereitzustellen, dass die Frequenz des Hochfrequenzsignals 105 keine Harmonische einer Frequenz der ersten verzögerten Version 109a des Hochfrequenzsignals 105 ist und auch keine Harmonische einer Frequenz der zweiten verzögerten Version 109b des Hochfrequenzsignals 105 ist.
  • Dementsprechend sind auch die Frequenz des Hochfrequenzsignals 105 und die Frequenz des ersten Sendesignals 219a keine Harmonischen voneinander und auch die Frequenz des Hochfrequenzsignals 105 und die Frequenz des zweiten Sendesignals 219b keine Harmonischen voneinander.
  • Ferner weist die in 3b gezeigte Schaltung 800b einen ersten Leistungsverstärker 803a und einen zweiten Leistungsverstärker 803b auf. Der erste Leistungsverstärker 803a ist ausgebildet, um das erste Sendesignal 219a zu empfangen und zu verstärken, um ein erstes verstärktes Sendesignal 805a zu erhalten. Der zweite Leistungsverstärker 803b ist ausgebildet, um das zweite Sendesignal 219b zu empfangen und zu verstärken, um ein zweites verstärktes Sendesignal 805b zu erhalten.
  • Obwohl bei der in 7b gezeigten Schaltung 800b der Polarkoordinatenbereitsteller 801' das unter anderem in 4d gezeigte weitere Digitalsignal 401 nicht der Oszillatoranordnung 103 bereitstellt, so kann gemäß weiteren Ausführungsbeispielen der Polarkoordinatenbereitsteller 801' natürlich auch ausgebildet sein, um dieses weitere Digitalsignal 401 der Oszillatoranordnung 103 zur Einstellung der Frequenz des Hochfrequenzsignals 105 bereitzustellen.
  • Wie auch schon bei der in 7a gezeigten Schaltung 800a wird durch die Wahl der Frequenzen des Hochfrequenzsignals 105 und der verzögerten Versionen 109a, 109b des Hochfrequenzsignals 105 ermöglicht, dass die Leistungsverstärker 803a, 803b zusammen mit der Oszillatoranordnung 103 auf ein und demselben Chip (beispielsweise sogar auf ein und demselben Substrat) der Schaltung 800b implementiert werden.
  • Obwohl das beschriebene Prinzip der Wahl der Frequenz des Hochfrequenzsignals 105 als Nichtharmonische zu den Frequenzen der resultierenden Sendesignals 219, 219a, 219b nur in Verbindung mit den in 7a und 7b gezeigten Ausführungsbeispielen beschrieben wurde, so ist dieses Prinzip natürlich auch auf die anderen hierin beschriebenen Ausführungsbeispiele der vorliegenden Erfindung anwendbar und nicht auf die in den 7a und 7b detailliert beschriebenen Ausführungsbeispiele beschränkt. Obwohl manche Aspekte im Zusammenhang mit einer Vorrichtung beschrieben wurden, versteht es sich, dass diese Aspekte auch eine Beschreibung des entsprechenden Verfahrens darstellen, sodass ein Block oder ein Bauelement einer Vorrichtung auch als ein entsprechender Verfahrensschritt oder als ein Merkmal eines Verfahrensschrittes zu verstehen ist. Analog dazu stellen Aspekte, die im Zusammenhang mit einem oder als ein Verfahrensschritt beschrieben wurden, auch eine Beschreibung eines entsprechenden Blocks oder Details oder Merkmals einer entsprechenden Vorrichtung dar. Einige oder alle der Verfahrensschritte können durch einen Hardware-Apparat (oder unter Verwendung eines Hardware-Apparats), wie zum Beispiel einen Mikroprozessor, einen programmierbaren Computer oder eine elektronische Schaltung ausgeführt werden. Bei einigen Ausführungsbeispielen können einige oder mehrere der wichtigsten Verfahrensschritte durch einen solchen Apparat ausgeführt werden.
  • Je nach bestimmten Implementierungsanforderungen können Ausführungsbeispiele der Erfindung in Hardware oder in Software implementiert sein. Die Implementierung kann unter Verwendung eines digitalen Speichermediums, beispielsweise einer Floppy-Disk, einer DVD, einer Blu-ray Disc, einer CD, eines ROM, eines PROM, eines EPROM, eines EEPROM oder eines FLASH-Speichers, einer Festplatte oder eines anderen magnetischen oder optischen Speichers durchgeführt werden, auf dem elektronisch lesbare Steuersignale gespeichert sind, die mit einem programmierbaren Computersystem derart zusammenwirken können oder zusammenwirken, dass das jeweilige Verfahren durchgeführt wird. Deshalb kann das digitale Speichermedium computerlesbar sein.
  • Manche Ausführungsbeispiele gemäß der Erfindung umfassen also einen Datenträger, der elektronisch lesbare Steuersignale aufweist, die in der Lage sind, mit einem programmierbaren Computersystem derart zusammenzuwirken, dass eines der hierin beschriebenen Verfahren durchgeführt wird.
  • Allgemein können Ausführungsbeispiele der vorliegenden Erfindung als Computerprogrammprodukt mit einem Programmcode implementiert sein, wobei der Programmcode dahin gehend wirksam ist, eines der Verfahren durchzuführen, wenn das Computerprogrammprodukt auf einem Computer abläuft.
  • Der Programmcode kann beispielsweise auch auf einem maschinenlesbaren Träger gespeichert sein.
  • Andere Ausführungsbeispiele umfassen das Computerprogramm zum Durchführen eines der hierin beschriebenen Verfahren, wobei das Computerprogramm auf einem maschinenlesbaren Träger gespeichert ist.
  • Mit anderen Worten ist ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens somit ein Computerprogramm, das einen Programmcode zum Durchführen eines der hierin beschriebenen Verfahren aufweist, wenn das Computerprogramm auf einem Computer abläuft.
  • Ein weiteres Ausführungsbeispiel der erfindungsgemäßen Verfahren ist somit ein Datenträger (oder ein digitales Speichermedium oder ein computerlesbares Medium), auf dem das Computerprogramm zum Durchführen eines der hierin beschriebenen Verfahren aufgezeichnet ist.
  • Ein weiteres Ausführungsbeispiel des erfindungsgemäßen Verfahrens ist somit ein Datenstrom oder eine Sequenz von Signalen, der bzw. die das Computerprogramm zum Durchführen eines der hierin beschriebenen Verfahren darstellt bzw. darstellen. Der Datenstrom oder die Sequenz von Signalen kann bzw. können beispielsweise dahin gehend konfiguriert sein, über eine Datenkommunikationsverbindung, beispielsweise über das Internet, transferiert zu werden.
  • Ein weiteres Ausführungsbeispiel umfasst eine Verarbeitungseinrichtung, beispielsweise einen Computer oder ein programmierbares Logikbauelement, die dahin gehend konfiguriert oder angepasst ist, eines der hierin beschriebenen Verfahren durchzuführen.
  • Ein weiteres Ausführungsbeispiel umfasst einen Computer, auf dem das Computerprogramm zum Durchführen eines der hierin beschriebenen Verfahren installiert ist.
  • Ein weiteres Ausführungsbeispiel gemäß der Erfindung umfasst eine Vorrichtung oder ein System, die bzw. das ausgelegt ist, um ein Computerprogramm zur Durchführung zumindest eines der hierin beschriebenen Verfahren zu einem Empfänger zu übertragen. Die Übertragung kann beispielsweise elektronisch oder optisch erfolgen. Der Empfänger kann beispielsweise ein Computer, ein Mobilgerät, ein Speichergerät oder eine ähnliche Vorrichtung sein. Die Vorrichtung oder das System kann beispielsweise einen Datei-Server zur Übertragung des Computerprogramms zu dem Empfänger umfassen.
  • Bei manchen Ausführungsbeispielen kann ein programmierbares Logikbauelement (beispielsweise ein feldprogrammierbares Gatterarray, ein FPGA) dazu verwendet werden, manche oder alle Funktionalitäten der hierin beschriebenen Verfahren durchzuführen. Bei manchen Ausführungsbeispielen kann ein feldprogrammierbares Gatterarray mit einem Mikroprozessor zusammenwirken, um eines der hierin beschriebenen Verfahren durchzuführen. Allgemein werden die Verfahren bei einigen Ausführungsbeispielen seitens einer beliebigen Hardwarevorrichtung durchgeführt. Diese kann eine universell einsetzbare Hardware wie ein Computerprozessor (CPU) sein oder für das Verfahren spezifische Hardware, wie beispielsweise ein ASIC.
  • Die oben beschriebenen Ausführungsbeispiele stellen lediglich eine Veranschaulichung der Prinzipien der vorliegenden Erfindung dar. Es versteht sich, dass Modifikationen und Variationen der hierin beschriebenen Anordnungen und Einzelheiten anderen Fachleuten einleuchten werden. Deshalb ist beabsichtigt, dass die Erfindung lediglich durch den Schutzumfang der nachstehenden Patentansprüche und nicht durch die spezifischen Einzelheiten, die anhand der Beschreibung und der Erläuterung der Ausführungsbeispiele hierin präsentiert wurden, beschränkt sei.

Claims (25)

  1. Schaltung (100, 200a-200c, 300a-300c, 400a-400d, 800, 800b) mit folgenden Merkmalen: einem Digital-zu-Zeit-Wandler (101, 101a) aufweisend einen Hochfrequenzeingang (101, 101a-1) zum Empfangen eines Hochfrequenzsignals (105), einen Digitaleingang (101-3, 101a-3) zum Empfangen eines ersten Digitalsignals (107, 107a) und einen Hochfrequenzausgang (101-5, 101a-5) zum Bereitstellen einer zeitlich verzögerten Version (109, 109a) des Hochfrequenzsignals (105); und einer Oszillatoranordnung (103, 103') zum Bereitstellen des Hochfrequenzsignals (105) mit einer Phasenregelschleife (111, 111') zur Einstellung einer Frequenz des Hochfrequenzsignals (105); und wobei der Digital-zu-Zeit-Wandler (101, 101a) ausgebildet ist, um das empfangene Hochfrequenzsignal (105) basierend auf dem an seinem Digitaleingang (101-3, 101a-3) empfangenen ersten Digitalsignal (107, 107a) zeitlich zu verzögern; und wobei das erste Digitalsignal (107, 107a) und das Hochfrequenzsignal (105) derart gewählt sind, dass die Frequenz des Hochfrequenzsignal (105) keine Harmonische der Frequenz der verzögerten Version (109, 109a) des Hochfrequenzsignals (105) ist.
  2. Schaltung (400a-400d) gemäß Anspruch 1, wobei die Oszillatoranordnung (103') ferner ausgebildet ist, um eine Phase des Hochfrequenzsignals (105) basierend auf einem weiteren Digitalsignal (401) zu variieren.
  3. Schaltung (200a-200c, 300a, 300b, 400a-400d) gemäß einem der Ansprüche 1 oder 2, ferner aufweisend: einen Polarkoordinatenbereitsteller (201, 201', 201'', 201'''), der ausgebildet ist, um ein erstes Phasensignal bereitzustellen, welches eine Phasenänderung oder eine Phase der verzögerten Version (109, 109a) des Hochfrequenzsignals (105) vorgibt; und wobei das erste Phasensignal das erste Digitalsignal (107, 107a) umfasst oder das erste Digitalsignal (107, 107a) ist.
  4. Schaltung (400a-400d) gemäß Anspruch 3, wenn rückbezogen auf Anspruch 2, wobei der Polarkoordinatenbereitsteller (201'', 201''') ausgebildet ist, das erste Phasensignal so bereitzustellen, dass es das erste Digitalsignal (107, 107a) und ein weiteres Digitalsignal (401) umfasst; wobei der Polarkoordinatenbereitsteller (201'', 201''') ferner ausgebildet ist, um das erste Digitalsignal (107, 107a) dem Digital-zu-Zeit-Wandler (101, 101a) bereitzustellen und um das weitere Digitalsignal (401) der Oszillatoranordnung (103') bereitzustellen; und wobei der Polarkoordinatenbereitsteller (201'', 201''') ferner ausgebildet ist, um das erste Digitalsignal (107, 107a) und das weitere Digitalsignal (401) so bereitzustellen, dass das erste Digitalsignal (107, 107a) einen ersten Anteil an der Phase oder der Phasenänderung der verzögerten Version (109, 109a) des Hochfrequenzsignals (105) vorgibt und das weitere Digitalsignal (401) einen zweiten Anteil an der Phase oder der Phasenänderung der verzögerten Version (109, 109a) des Hochfrequenzsignals (105) vorgibt, so dass das erste Digitalsignal (107, 107a) und das weitere Digitalsignal (401) zusammen die Phase oder die Phasenänderung der verzögerten Version (109, 109a) des Hochfrequenzsignals (105) vollständig vorgeben.
  5. Schaltung (400a-400d) gemäß Anspruch 4, wobei der Polarkoordinatenbereitsteller (201'', 201''') ferner so ausgebildet ist, das erste Digitalsignal (107, 107a) und das weitere Digitalsignal (401) so bereitzustellen, dass der erste Anteil an der Phase oder der Phasenänderung der verzögerten Version (109, 109a) des Hochfrequenzsignals (105) größer ist als der zweite Anteil an der Phase oder der Phasenänderung der verzögerten Version (109, 109a) des Hochfrequenzsignals (105).
  6. Schaltung (200a-200c, 300a, 300b, 400a-400d) gemäß einem der Ansprüche 1 bis 5, ferner aufweisend eine Digital-zu-Analog-Wandleranordnung (205, 205a), die ausgebildet ist, um basierend auf einem empfangenen digitalen Amplitudensignal (203, 203a) ein amplitudenmoduliertes Signal (207, 207a) bereitzustellen.
  7. Schaltung (200c) gemäß Anspruch 6, ferner aufweisend einen Verstärker (225), der ausgebildet ist, um die verzögerte Version (109) des Hochfrequenzsignals (105) basierend auf dem amplitudenmodulierten Signal (207) zu verstärken.
  8. Schaltung (200b, 300b, 400b, 400d) gemäß Anspruch 6, ferner aufweisend einen Mischer (221, 221a), der ausgebildet ist, um das amplitudenmodulierte Signal (207, 207a) und die verzögerte Version (109, 109a) des Hochfrequenzsignals (105) zu mischen.
  9. Schaltung (300a, 300b, 400c, 400d) gemäß einem der Ansprüche 1 bis 8, ferner aufweisend: einen weiteren Digital-zu-Zeit-Wandler (101b) aufweisend einen Hochfrequenzeingang (101b-1) zum Empfangen des Hochfrequenzsignals (105), einen Digitaleingang (101b-3) zum Empfangen eines zweiten Digitalsignals (107b) und einen Hochfrequenzausgang (101b-5) zum Bereitstellen einer weiteren zeitlich verzögerten Version (109b) des Hochfrequenzsignals (105); und wobei der weitere Digital-zu-Zeit-Wandler (101b) ausgebildet ist, um das empfangene Hochfrequenzsignal (105) basierend auf dem an seinem Digitaleingang (101b-3) empfangenen zweiten Digitalsignal (107b) zeitlich zu verzögern.
  10. Schaltung (400c, 400d) gemäß Anspruch 9, ferner aufweisend: einen Polarkoordinatenbereitsteller (201'''), der ausgebildet ist, um ein erstes Phasensignal bereitzustellen, welches das erste Digitalsignal (107a) und ein weiteres Digitalsignal (401) umfasst und um ein zweites Phasensignal bereitzustellen, welches das zweite Digitalsignal (107b) und das weitere Digitalsignal (401) umfasst; wobei das erste Phasensignal eine Phase oder eine Phasenänderung der verzögerten Version (109a) des Hochfrequenzsignals (105) vorgibt und das zweite Phasensignal eine Phase oder eine Phasenänderung der weiteren verzögerten Version (109b) des Hochfrequenzsignals (105) vorgibt; wobei das erste Digitalsignal (107a) einen ersten Anteil an der Phase oder der Phasenänderung der verzögerten Version (109a) des Hochfrequenzsignals (105) vorgibt und das weitere Digitalsignal (401) einen zweiten Anteil an der Phase oder der Phasenänderung der verzögerten Version (109a) des Hochfrequenzsignals (105) vorgibt; und wobei das zweite Digitalsignal (107b) einen ersten Anteil an der Phase oder der Phasenänderung der weiteren verzögerten Version (109b) des Hochfrequenzsignals (105) vorgibt und das weitere Digitalsignal (401) ferner einen zweiten Anteil an der Phase oder der Phasenänderung der weiteren verzögerten Version (109b) des Hochfrequenzsignals (105) vorgibt derart, dass der zweite Anteil an der Phase oder der Phasenänderung der weiteren verzögerten Version (109b) des Hochfrequenzsignals (105) gleich dem zweiten Anteil an der Phase oder der Phasenänderung der verzögerten Version (109a) des Hochfrequenzsignals (105) ist.
  11. Schaltung (400c, 400d) gemäß Anspruch 10, wobei der Polarkoordinatenbereitsteller (201''') ausgebildet ist, um das erste Digitalsignal (107a) dem Digital-zu-Zeit-Wandler (101a), das weitere Digitalsignal (401) der Oszillatoranordnung (103') und das zweite Digitalsignal (107b) dem weiteren Digital-zu-Zeit-Wandler (101b) bereitzustellen; und wobei die Oszillatoranordnung (103') ausgebildet ist, um eine Phase des Hochfrequenzsignals (105) basierend auf dem empfangenen weiteren Digitalsignal (401) zu variieren.
  12. Schaltung (400c, 400d) gemäß einem der Ansprüche 10 oder 11, wobei der Polarkoordinatenbereitsteller (201''') ausgebildet ist, das erste Digitalsignal (107a), das zweite Digitalsignal (107b) und das weitere Digitalsignal (401) so bereitzustellen, dass der erste Anteil an der Phase oder der Phasenänderung der verzögerten Version (109a) des Hochfrequenzsignals (105) und der erste Anteil an der Phase oder der Phasenänderung der weiteren verzögerten Version (109b) des Hochfrequenzsignals (105) größer sind als der zweite Anteil an der Phase oder der Phasenänderung der verzögerten Version (109a) des Hochfrequenzsignals (105) und der zweite Anteil an der Phase oder der Phasenänderung der weiteren verzögerten Version (109b) des Hochfrequenzsignals (105).
  13. Schaltung (400c, 400d) gemäß einem der Ansprüche 10 bis 12, wobei der Polarkoordinatenbereitsteller (201''') ausgebildet ist, um das erste Digitalsignal (107a) und das zweite Digitalsignal (107b) so bereitzustellen, dass ein Unterschied zwischen der Phase der verzögerten Version (109a) des Hochfrequenzsignals (105) und der Phase der weiteren verzögerten Version (109b) des Hochfrequenzsignals (105) auf einem Unterschied zwischen dem ersten Digitalsignal (107a) und dem zweiten Digitalsignal (107b) basiert.
  14. Schaltung (300a, 300b, 400c, 400d) gemäß einem der Ansprüche 9 bis 13, ferner aufweisend: einen Polarkoordinatenbereitsteller (201', 201'''), der ausgebildet ist, um ein erstes Phasensignal bereitzustellen, welches eine Phase oder eine Phasenänderung der verzögerten Version (109a) des Hochfrequenzsignals (105) vorgibt und um ein zweites Phasensignal bereitzustellen, welches eine Phase oder eine Phasenänderung der weiteren verzögerten Version (109b) des Hochfrequenzsignals (105) vorgibt; wobei das erste Phasensignal das erste Digitalsignal (107a) umfasst oder das erste Digitalsignal (107a) ist; wobei das zweite Phasensignal das zweite Digitalsignal (107b) umfasst oder das zweite Digitalsignal ist; wobei der Polarkoordinatenbereitsteller (201', 201''') ferner ausgebildet ist, um ein erstes digitales Amplitudensignal (203a) und ein zweites digitales Amplitudensignal (203b) bereitzustellen.
  15. Schaltung (300a, 300b, 400c, 400d) gemäß Anspruch 14, ferner aufweisend: eine erste Digital-zu-Analog-Wandleranordnung (205a), die ausgebildet ist, um basierend auf dem ersten digitalen Amplitudensignal (203a) ein erstes amplitudenmoduliertes Signal (207a) bereitzustellen; und eine zweite Digital-zu-Analog-Wandleranordnung (205b), die ausgebildet ist, um basierend auf dem zweiten digitalen Amplitudensignal (203b) ein zweites amplitudenmoduliertes Signal (207b) bereitzustellen.
  16. Schaltung gemäß Anspruch 15, ferner aufweisend: einen ersten Verstärker, der ausgebildet ist, um die verzögerte Version (109a) des Hochfrequenzsignals (105) basierend auf dem ersten amplitudenmodulierten Signal (207a) zu verstärken; und einen zweiten Verstärker, der ausgebildet ist, um die weitere verzögerte Version (109b) des Hochfrequenzsignals (105) basierend auf dem zweiten amplitudenmodulierten Signal (207b) zu verstärken.
  17. Schaltung (400d) gemäß Anspruch 15, ferner aufweisend einen ersten Mischer (221a), der ausgebildet ist, um das erste amplitudenmodulierte Signal (207a) mit der verzögerten Version (109a) des Hochfrequenzsignals (105) zu mischen; und einen zweiten Mischer (221b), der ausgebildet ist, um das zweite amplitudenmodulierte Signal (207b) mit der weiteren verzögerten Version (109b) des Hochfrequenzsignals (105) zu mischen.
  18. Schaltung gemäß einem der vorhergehenden Ansprüche, ferner aufweisend: einen Polarkoordinatenbereitsteller (201, 201', 201'', 201'''), der ausgebildet ist, um das erste Digitalsignal (107, 107a) so bereitzustellen, dass dieses eine Superposition aus mehreren Nutzdatensignalen aufweist, wovon ein Nutzdatensignal auch aus einem Signal mit einer vorgegebenen konstanten Frequenz bestehen kann.
  19. Schaltung (800a, 800b) gemäß einem der vorherigen Ansprüche, wobei der Digital-zu-Zeit-Wandler (101, 101a) ausgebildet ist, um die Frequenz des Hochfrequenzsignals (105) um einen Teilerwert, der auf dem ersten Digitalsignal (107, 107a) basiert, herunterzuteilen; und wobei die Schaltung ferner einen Polarkoordinatenbereitsteller (801, 801') aufweist der ausgebildet ist, um das erste Digitalsignal (107, 107a) derart bereit zu stellen, dass der Teilerwert nicht ganzzahlig ist.
  20. Schaltung (800a) gemäß einem der vorherigen Ansprüche, ferner aufweisend: einen Polarkoordinatenbereitsteller (801) der ausgebildet ist, um das erste Digitalsignal dem Digital-zu-Zeit-Wandler (101, 101a) und um ein weiteres Digitalsignal (401) zur Einstellung der Frequenz des Hochfrequenzsignals (105) der Oszillatoranordnung (103, 103') entsprechend einer vorgegeben Phase oder Phasenänderung der verzögerten Version (109, 109a) des Hochfrequenzsignals (105) bereitzustellen; wobei der Polarkoordinatenbereitsteller (801) ferner ausgebildet ist, um für die vorgegebene Phase oder Phasenänderung der verzögerten Version (109, 109a) des Hochfrequenzsignals (105) in einem ersten Modus das weitere Digitalsignal (401) so bereitzustellen, dass das Hochfrequenzsignal (105) eine erste Frequenz annimmt und in einem zweiten Modus das weitere Digitalsignal (401) so bereitzustellen, dass das Hochfrequenzsignal (105) eine zweite Frequenz annimmt, wobei die erste und die zweite Frequenz verschieden zueinander sind und keine Harmonischen voneinander sind.
  21. Schaltung (800a) gemäß Anspruch 20, wobei der Polarkoordinatenbereitsteller (801) ferner ausgebildet, um das erste Digitalsignal (107, 107a) in dem ersten Modus und dem zweiten Modus derart bereitzustellen, dass für die vorgegebene Phase oder Phasenänderung der verzögerten Version (109, 109a) des Hochfrequenzsignals (105) eine resultierende Frequenz der verzögerten Version (109, 109a) des Hochfrequenzsignals (105) in dem ersten Modus gleich einer resultierenden Frequenz der verzögerten Version (109, 109a) des Hochfrequenzsignals (105) in dem zweiten Modus ist.
  22. Schaltungsanordung mit folgenden Merkmalen: einer Schaltung (800a) gemäß einem der Ansprüche 20 oder 21; einer weiteren Oszillatorschaltung (807), die ausgebildet ist, um in einem aktiven Zustand ein Oszillatorsignal (809) zu erzeugen, das eine Frequenz aufweist, die eine Harmonische der ersten Frequenz des Hochfrequenzsignals (105) ist; und wobei die Schaltung (800a) ausgebildet ist, um bei der Aktivierung der weiteren Oszillatorschaltung (807) von dem ersten Modus in den zweiten Modus zu schalten.
  23. Vorrichtung mit folgenden Merkmalen: einem Basisbandprozessor (217); einer Antenne (233); und einer Schaltung (200a) gemäß einem der vorhergehenden Ansprüche die mit dem Basisbandprozessor (217) und der Antenne (233) gekoppelt ist.
  24. Verfahren (500) mit folgenden Schritten: Bereitstellen (501) eines Hochfrequenzsignals, wobei eine Frequenz des Hochfrequenzsignals mittels einer Phasenregelschleife eingestellt wird; Empfangen (503) eines ersten Digitalsignals; und Zeitliches Verzögern (505) des Hochfrequenzsignals mittels einer Digital-zu-Zeit-Wandlung basierend auf dem ersten Digitalsignal, um eine verzögerte Version des Hochfrequenzsignals zu erhalten; wobei das erste Digitalsignal (107, 107a) und das Hochfrequenzsignal (105) derart gewählt sind, dass die Frequenz des Hochfrequenzsignal (105) keine Harmonische der Frequenz der verzögerten Version (109, 109a) des Hochfrequenzsignals (105) ist.
  25. Computerprogramm mit einem Programmcode zur Durchführung des Verfahrens nach Anspruch 24, wenn das Programm auf einem Computer abläuft.
DE102012212397.0A 2011-12-21 2012-07-16 Schaltung und Verfahren Active DE102012212397B4 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE102012212397.0A DE102012212397B4 (de) 2011-12-21 2012-07-16 Schaltung und Verfahren
US13/976,649 US9041576B2 (en) 2011-12-21 2012-12-20 Circuit and method
US13/976,677 US9077375B2 (en) 2011-12-21 2012-12-20 DTC system with high resolution phase alignment
CN201610198639.4A CN105847206B (zh) 2011-12-21 2012-12-20 用于极性调制的电路和方法
CN201280063335.7A CN103999423B (zh) 2011-12-21 2012-12-20 电路和方法
PCT/EP2012/076405 WO2013092876A1 (en) 2011-12-21 2012-12-20 Circuit and method
US14/720,155 US9692443B2 (en) 2011-12-21 2015-05-22 Circuit and method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102011089422 2011-12-21
DE102011089422.5 2011-12-21
DE102012212397.0A DE102012212397B4 (de) 2011-12-21 2012-07-16 Schaltung und Verfahren

Publications (2)

Publication Number Publication Date
DE102012212397A1 DE102012212397A1 (de) 2013-06-27
DE102012212397B4 true DE102012212397B4 (de) 2024-02-29

Family

ID=48575810

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012212397.0A Active DE102012212397B4 (de) 2011-12-21 2012-07-16 Schaltung und Verfahren

Country Status (4)

Country Link
US (2) US9041576B2 (de)
CN (2) CN105847206B (de)
DE (1) DE102012212397B4 (de)
WO (1) WO2013092876A1 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012212397B4 (de) * 2011-12-21 2024-02-29 Apple Inc. Schaltung und Verfahren
US8848831B2 (en) * 2012-09-20 2014-09-30 Lsi Corporation Direct digital synthesis of quadrature modulated signals
US9847676B2 (en) * 2013-09-27 2017-12-19 Intel IP Corporation Power saving technique for digital to time converters
DE102013113495A1 (de) * 2013-12-04 2015-06-11 Intel IP Corporation Vorrichtung und Verfahren zum Bereitstellen von Oszillatorsignalen
US9288841B2 (en) 2013-12-23 2016-03-15 Intel IP Corporation Direct digital frequency generation using time and amplitude
US9331722B2 (en) * 2013-12-26 2016-05-03 Intel IP Corporation Feedback calibration of digital to time converter
US9397689B2 (en) * 2014-11-24 2016-07-19 Intel Corporation Interpolator systems and methods
DE102014119480B4 (de) * 2014-12-23 2018-02-08 Intel Ip Corp. Rauschformungsschaltung, Digital-Zeit-Wandler, Analog-Digital-Wandler, Digital-Analog-Wandler, Frequenzsynthesizer, Sender, Empfänger, Sendeempfänger, Verfahren zum Formen von Rauschen in einem Eingangssignal
US9577684B1 (en) * 2015-11-25 2017-02-21 Intel IP Corporation High frequency time interleaved digital to time converter (DTC)
EP3182604A1 (de) * 2015-12-14 2017-06-21 Intel IP Corporation Vorrichtung zur reduzierung einer amplitudenungleichheit und einer phasenungleichheit zwischen einem phasengleichen signal und einem quadratursignal
US9565043B1 (en) * 2016-03-16 2017-02-07 Intel IP Corporation Hybrid I-Q polar transmitter with quadrature local oscillator (LO) phase correction
CN107317592B (zh) * 2016-04-26 2020-12-11 中兴通讯股份有限公司 一种发射机及其实现信号处理的方法
US10103761B2 (en) 2016-09-26 2018-10-16 Intel Corporation Local oscillator signal generation using opportunistic synthesizer to clock digital synthesis
US10581418B2 (en) 2018-01-05 2020-03-03 Samsung Electronics Co., Ltd System and method for fast converging reference clock duty cycle correction for digital to time converter (DTC)-based analog fractional-N phase-locked loop (PLL)
FR3100404B1 (fr) 2019-09-03 2021-09-17 Commissariat Energie Atomique Circuit et procédé de modulation polaire de phase ou de fréquence

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5489864A (en) 1995-02-24 1996-02-06 Intel Corporation Delay interpolation circuitry
US6100736A (en) 1997-06-05 2000-08-08 Cirrus Logic, Inc Frequency doubler using digital delay lock loop
KR100295812B1 (ko) 1999-06-18 2001-07-12 서평원 고속 위상검출기를 이용한 디지털 위상동기루프
KR100802969B1 (ko) * 2000-11-30 2008-02-14 라이카 게오시스템스 아게 거리 측정 장치 내의 주파수 합성을 위한 방법 및 장치
DE60215806T2 (de) 2001-06-15 2007-09-06 Analog Devices Inc., Norwood Interpolator mit variablem modul und variabler frequenzsynthesizer mit dem interpolator mit variablem modul
US6720959B2 (en) 2002-03-28 2004-04-13 Texas Instruments Incorporated Area efficient, low power and flexible time digitizer
US7813462B2 (en) 2005-10-19 2010-10-12 Texas Instruments Incorporated Method of defining semiconductor fabrication process utilizing transistor inverter delay period
US20070189431A1 (en) 2006-02-15 2007-08-16 Texas Instruments Incorporated Delay alignment in a closed loop two-point modulation all digital phase locked loop
US7409416B2 (en) 2006-05-30 2008-08-05 Motorola, Inc. Digital-to-time converter using cycle selection windowing
CN101257302B (zh) * 2007-02-27 2011-10-05 北京朗波芯微技术有限公司 振荡器的频率调节方法及小数分频锁相环频率合成器
US8045670B2 (en) 2007-06-22 2011-10-25 Texas Instruments Incorporated Interpolative all-digital phase locked loop
US8339295B2 (en) 2007-07-31 2012-12-25 Motorola Solutions, Inc. Method and system for managing digital to time conversion
JP4729054B2 (ja) 2008-01-28 2011-07-20 株式会社東芝 通信用半導体集積回路
WO2009107044A2 (en) 2008-02-28 2009-09-03 Nxp B.V. Frequency synthesis
JPWO2009110172A1 (ja) 2008-03-04 2011-07-14 パナソニック株式会社 時間デジタル変換器、デジタルｐｌｌ周波数シンセサイザ、送受信装置、受信装置
US7859344B2 (en) 2008-04-29 2010-12-28 Renesas Electronics Corporation PLL circuit with improved phase difference detection
TWI404073B (zh) 2009-01-22 2013-08-01 Univ Nat Taiwan Science Tech 數位至時間轉換器與數位至時間轉換方法
CN101640533B (zh) * 2009-08-14 2011-10-05 东南大学 一种全数字锁相环的快速锁定方法
US8344772B2 (en) 2009-12-18 2013-01-01 Electronics And Telecommunications Research Institute Time-to-digital converter and all digital phase-locked loop including the same
EP2339753B1 (de) * 2009-12-24 2012-07-04 Nxp B.V. Digitaler Phasenregelkreis
US8228106B2 (en) 2010-01-29 2012-07-24 Intel Mobile Communications GmbH On-chip self calibrating delay monitoring circuitry
US8736384B2 (en) 2010-04-29 2014-05-27 Intel Corporation Delay line calibration
US8228219B2 (en) 2010-06-15 2012-07-24 Infineon Technologies Ag Time-to-digital converter with calibration
JP2012060395A (ja) * 2010-09-08 2012-03-22 Panasonic Corp Ｐｌｌ周波数シンセサイザ
US8855215B2 (en) * 2011-05-09 2014-10-07 The Royal Institution For The Advancement Of Learning/Mcgill University Phase/frequency synthesis using periodic sigma-delta modulated bit-stream techniques
DE102012212397B4 (de) * 2011-12-21 2024-02-29 Apple Inc. Schaltung und Verfahren
US9077375B2 (en) 2011-12-21 2015-07-07 Intel Mobile Communications GmbH DTC system with high resolution phase alignment

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
Best,; Roland: BEST, Roland: Theorie und Anwendungen des Phase-locked Loops. 4., überarb. Aufl. Aarau : AT-Verlag, 1987, ISBN 3-85502-132-5.
John Groe: Polar Transmitters for Wireless Communications, IN: IEEE Communications Magazine, Year: 2007, Volume: 45, Issue: 9, Pages: 58 - 63
John Groe: Polar Transmitters for Wireless Communications, IN: IEEE Communications Magazine, Year: 2007, Volume: 45, Issue: 9, Pages: 58 – 63, Referenced in: IEEE RFIC Virtual Journal IEEE RFID Virtual Journal, IEEE Journals & Magazines.
Yong-Chang Choi; Sang-Sun Yoo; Hyung-Joun Yoo: A fully digital polar transmitter using a digital-to-time converter for high data rate system, IN: 2009 IEEE International Symposium on Radio-Frequency Integration Technology (RFIT), Year: 2009, Pages: 56 - 59
Yong-Chang Choi; Sang-Sun Yoo; Hyung-Joun Yoo: A fully digital polar transmitter using a digital-to-time converter for high data rate system, IN: 2009 IEEE International Symposium on Radio-Frequency Integration Technology (RFIT), Year: 2009, Pages: 56 – 59, IEEE Conferences.

Also Published As

Publication number Publication date
CN103999423B (zh) 2018-02-02
US20160380645A1 (en) 2016-12-29
US20140002287A1 (en) 2014-01-02
DE102012212397A1 (de) 2013-06-27
US9692443B2 (en) 2017-06-27
CN105847206A (zh) 2016-08-10
WO2013092876A1 (en) 2013-06-27
CN103999423A (zh) 2014-08-20
US9041576B2 (en) 2015-05-26
CN105847206B (zh) 2019-10-25

Similar Documents

Publication Publication Date Title
DE102012212397B4 (de) Schaltung und Verfahren
DE69534121T2 (de) Dual-mode satelliten/zellulares-telefon mit einem frequenzsynthetisierer
DE69834875T2 (de) Frequenzumsetzungsschaltung
DE112004002326B4 (de) Mehrmoden und Mehrband RF Transceiver und zugehöriges Kommunikationsverfahren
DE60101329T2 (de) Dualmode kommunikationssender
DE102009043444B4 (de) Modulation und Übertragung von Signalen hoher Bandbreite
DE69837698T2 (de) Multimodusfunkkommunikationssystem
DE60121518T2 (de) Frequenzsynthetisierer und Multiband-Funkgerät mit einem solchen Frequenzsynthetisierer
DE60034507T2 (de) Funksendeempfänger für das Senden und Empfang in mindestens zwei Frequenzbereichen
DE102014113922A1 (de) Digital-zu-Analog-Wandler-Schaltungen, Vorrichtung und Verfahren zum Erzeugen eines Hochfrequenz-Sendesignals und Verfahren einer Digital-zu-Analog-Umwandlung
DE102014016275B4 (de) Parallele Digital-Zeit-Wandler-Architektur
DE69837070T2 (de) Zweibandfunkgerät
DE102008028326A1 (de) Mehrmodus-Modulator
EP1161799B1 (de) Sendeempfänger
DE102011053004A1 (de) Für monolithische Integration in Einchipsystemen geeigneter polarer Sender
DE60306537T2 (de) Mehrband-empfangsoszillatorfrequenzerzeugungsschaltung
DE102008050217A1 (de) Empfänger mit niedriger Zwischenfrequenz
DE102018100484A1 (de) Vorrichtung zur mehrfachträgeraggregation in einem softwaredefinierten funkgerät
DE102014108774A1 (de) Vorrichtung und Verfahren zum Erzeugen eines Oszillatorsignals
DE102014103362A1 (de) Hochfrequenz-Digital-Analog-Wandler
DE102013108271A1 (de) Systeme und Verfahren zur Frequenzverschiebung von unerwünschten Signalkomponenten
EP1188228B1 (de) Elektronische schaltungsanordnung zur erzeugung einer sendefrequenz
DE102014103359B4 (de) Verfahren und Vorrichtung zum Erzeugen von mehreren modulierten Signalen
DE602004007095T2 (de) Doppelzugriffsmodulator mit einem Frequenzsynthetisierer
EP1102392B1 (de) Quadraturmodulator

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: 2SPL, DE

Representative=s name: 2SPL PATENTANWAELTE PARTG MBB SCHULER SCHACHT , DE

R081 Change of applicant/patentee

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE

R082 Change of representative

Representative=s name: 2SPL PATENTANWAELTE PARTG MBB SCHULER SCHACHT , DE

R130 Divisional application to

Ref document number: 102012025778

Country of ref document: DE

R016 Response to examination communication
R016 Response to examination communication
R082 Change of representative

Representative=s name: WITHERS & ROGERS LLP, DE

R081 Change of applicant/patentee

Owner name: APPLE INC., CUPERTINO, US

Free format text: FORMER OWNER: INTEL DEUTSCHLAND GMBH, 85579 NEUBIBERG, DE

R082 Change of representative

Representative=s name: WITHERS & ROGERS LLP, DE

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H04L0027340000

Ipc: H04L0027360000

R018 Grant decision by examination section/examining division