CN105847206B - 用于极性调制的电路和方法 - Google Patents

Abstract

本发明的实施例创建具有数字至时间变换器的电路，其具有用于接收高频信号的高频输入、用于接收第一数字信号的数字输入以及用于供应HF信号的按时间顺序延迟的版本的高频输出。另外，该电路具有用于供应高频信号的振荡器装置，其具有用于调整高频信号的频率的锁相环。数字至时间变换器被设计成基于在其数字输入处接收的第一数字信号来使所接收的高频信号按时间顺序延迟。

Description

用于极性调制的电路和方法

本案为分案申请。其母案的发明名称为“电路和方法”，申请日为2012年12月20日，申请号为201280063335.7。

技术领域

本发明的实施例创建例如可以使用在极性调制器中的电路。本发明的另外的实施例创建例如可以用于极性调制的目的的方法。

背景技术

通过极性调制或RFDAC发射器架构来生成较高调制带宽的技术复杂度非常高。这尤其如此，因为有必要在DCO（数控振荡器）的调制点处生成非常小的频率步长（由于所需精度-EVM）以及大频率步长（由于调制宽度+频率容差）二者。另外，在具有多个发射器的已知系统中，当使用DCO-调制的极性调制器时，对于每个信道必须使用单独、独立的DCO。

发明内容

本发明的实施例创建具有数字至时间变换器的电路，其具有用于接收高频信号的高频输入、用于接收第一数字信号的数字输入以及用于供应高频信号的按时间顺序延迟的版本的高频输出。另外，该电路具有用于供应高频信号的振荡器装置，其具有用于调整高频信号的频率的锁相环。数字至时间变换器被设计成基于在其数字输入处接收的第一数字信号而使在其高频输入处接收的高频信号按时间顺序延迟。

在下文中，高频也可以缩写为HF。

附图说明

以下参考附图来描述本发明的实施例，其中：

图1a示出根据本发明的一个实施例的电路的框图；

图1b示出根据本发明的另外的实施例的电路的框图；

图2a示出根据本发明的另外的实施例的电路的框图；

图2b示出根据本发明的另外的实施例的极性调制器，其基于小信号极性调制原理；

图2c示出根据本发明的另外的实施例的极性调制器的框图，其基于大信号极性调制原理；

图3a示出根据本发明的另外的实施例的电路的框图；

图3b示出根据本发明的另外的实施例的极性调制器的框图；

图4a示出根据本发明的另外的实施例的电路的框图；

图4b示出根据本发明的另外的实施例的极性调制器的框图；

图4c示出根据本发明的另外的实施例的电路的框图；

图4d示出根据本发明的另外的实施例的极性调制器的框图；

图4e示出图4b中的极性调制器的进一步框图，其具有极坐标提供器的可能实现方式；

图4f示出图4b中的极性调制器的进一步框图，其具有极坐标提供器的另外的实现可能性；

图5示出根据本发明的另外的实施例的方法的流程图；

图6示出将常规频率规划与用于本发明的实施例的频率规划进行比较的图解；

图7a示出根据本发明的另外的实施例的电路的框图；以及

图7b示出根据本发明的另外的实施例的电路的框图。

具体实施方式

在本发明的实施例下述详细描述之前，特此注意，图中具有相同功能的元件或相同元件由相同的附图标记指示，并且对这些元件不给出冗余描述。出于此原因，由相同附图标记所指示的元件的描述是可互换的。

图1示出电路100，其具有数字至时间变换器101以及振荡器装置103。数字至时间变换器在下文中也可以被称为DTC。数字至时间变换器101具有用于接收高频信号105的高频输入101-1、用于接收数字信号的数字输入101-3以及用于供应高频信号105的按时间顺序延迟的版本109的高频输出101-5。高频信号105的按时间顺序延迟的版本109在下文中也可以被称为（按时间顺序）经延迟的高频信号109。

振荡器装置103被设计成产生高频信号105（数字至时间变换器101）。另外，振荡器装置103具有锁相环111。锁相环111被设计成调整高频信号105的频率。锁相环在下文中也可以被称为PLL。

数字至时间变换器101被设计成基于在其数字输入101-3处接收的第一数字信号107而使在其高频输入101-1处接收的高频信号105按时间顺序延迟。

根据本发明的实施例的电路可以优选地是高频电路；同样地，高频信号105可以具有例如大于或等于100kHz的频率。

根据若干实施例，高频信号105可以具有如例如由无线电标准所指定的频率。作为示例，高频信号105可以具有在从（并包括）700MHz到（包括）12GHz的范围中的频率。

本发明的实施例的思想是在不需要使用锁相环111来用于相位调制的情况下，通过使用数字至时间变换器101来实现高频信号105的相位调制。使用数字至时间变换器101以用于高频信号105的相位调制来代替用于相位调制的锁相环111实现更大的调制带宽，这意味着以更简单的方式生成更大相位跳变是可能的。

为了使得在已知系统中实现此类大调制带宽成为可能，通过本发明的实施例来实现的，使用直接调制架构或者其中开发了非常大量的小和大变抗器（varactor）的DCO（数控振荡器）。许多此类调谐电容器的缺点是能量消耗以及增加数目的振荡器核。另外，存在可实现的调制带宽的技术限制。直接调制架构的缺点是其能量消耗；出于该原因，具有附加芯片表面的极性调制链被包括以用于使用小带宽的标准。

另外，极性调制架构具有以下缺点：即必须针对多个传输路径来确定多个振荡器和合成器。

相比之下，在本发明的实施例中，通过使用数字至时间变换器101以最小的复杂度来实现在大调制带宽上的高频信号105的相位调制。

电路100也被称为RFDAC（射频数模变换器）。

图1a中示出的电路100可以使用在极性调制器中，并且因此实现极性调制架构。通过在极性调制器中使用电路100，开发更小、更加能量节省的多发射器和多天线架构是可能的。

图1b示出电路100中的振荡器装置103的可能实现方式。在图1b中所示的实施例中，振荡器装置103除锁相环111之外还具有振荡器113和环路滤波器115。振荡器113被设计成产生高频信号105。锁相环111接收高频信号105并且可以将该高频信号105与参考信号进行比较以便提供具有误差信号117的环路滤波器115；基于后者，环路滤波器115向振荡器113提供调整信号119，以用于调整高频信号105的频率的目的。

根据若干实施例，电路100另外可以具有在振荡器113和数字至时间变换器101之间的附加分压器。此类分压器可以被设计例如用以在高频信号105被中继到数字至时间变换器101之前对所述高频信号105的频率进行划分和降低。

根据本发明的若干实施例，振荡器装置103可以被数字式地构造，这意味着例如锁相环111可以是数字锁相环（所谓的DPLL），并且振荡器113可以是数控振荡器（DCO）或数字控制的振荡器（NCO）。

然而，另外，根据本发明的另外的实施例，以模拟的方式构造振荡器装置103也是可能的——例如，以使得振荡器113是电压控制的振荡器（所谓的VCO）并且锁相环111是模拟锁相环111的方式。

在以下实施例中，在每种情况下使用振荡器装置的数字实现方式；然而，如以上所描述的，也可以预期模拟的实现方式。

根据若干实施例，振荡器装置103（诸如在图1b中示出的）可以独立于数字信号107并因此独立于高频信号105的所期望的延迟而提供高频信号105。如以上所描述的，电路100可以被用于在相位上调制高频信号105的目的，以使得经延迟的高频信号109是高频信号105的相位调制版本。经延迟的高频信号109的相位和/或相位变更可以由数字信号107预指定，并且振荡器装置103可以被设计成独立于相位而提供高频信号105，所述相位由数字信号107预指定，以用于经延迟的高频信号109。

这在下文中参考图2a至3b中示出的实施例而示出，其基于这样的配置：其中在没有相位调制（例如极性调制）中的调制的情况下使用PPL，并且相位直接由数字至时间变换器101来调制。

然而，根据另外的实施例，同样可能的是，振荡器装置103在产生高频信号105期间调制经延迟的高频信号109的相位的一部分，并且相位的另一部分通过数字至时间变换器101来调制。这样的原理在下文参考图4a至4c来详细描述。

图2a示出根据本发明的另外的实施例的电路200a的框图。

电路200a包括根据图1b的电路100的所有部件。换言之，电路200a包括数字至时间变换器101和振荡器装置103二者。另外，电路200a具有极坐标提供器201，其被设计成向数字至时间变换器101提供数字信号107。如以上所描述的，数字信号107可以确定经延迟的HF信号109的相位或相位修改。由极坐标提供器201所提供的数字信号107因此可以是相位信号，其确定经延迟的高频信号109的相位修改并且其包括数字信号107（或者，如图2a中示出的），与数字信号107相同。

换言之，数字信号107可以表示相位调制信号。

根据另外的实施例，极坐标提供器201（以及下文描述的极坐标提供器）还可以被设计成使得数字信号107是一个或多个（经调制的）有效载荷数据信号与具有预指定的（例如，在定义的时间分割上）恒定频率的信号的叠加。换言之，数字信号107可以具有附加于有效载荷数据的频率偏移。以这种方式，该配置结合数字至时间变换器使得经延迟的HF信号109具有与高频信号105的频率不同的频率成为可能。具体地，使经延迟的高频信号109的频率不是高频信号105的频率的谐波成为可能。

换言之，在数字至时间变换器101的此类实施例中，所述配置可以利用此点来生成不是由振荡器113所生成的高频信号105的频率的谐波的频率。

换言之，作为第一数字信号107具有以上描述的一个或多个有效载荷数据信号和预指定恒定频率的信号的叠加这一事实的结果，生成具有旋转相位的数字至时间变换器系统是可能的，并且从而生成非谐波中间RF频率也是可能的。这也可以被扩展至TX-MIMO应用，其具有这样的特定特征：即从单个PPL生成两个不同的传输信号于是是可能的。

另外，极坐标提供器可以被设计成提供数字幅度信号203。电路200a还可以具有数模变换器装置205，其被设计成基于数字幅度信号203来提供幅度调制信号207。

在图2a中示出的实施例中，数模变换器装置205具有采样率变换器（SRC）209以及数模变换器211。

采样率变换器209被设计成接收数字幅度信号203、执行采样率变换并且将从该变换所得到的信号213提供给数模变换器211。数模变换器211被设计成将由采样率变换器205所提供的信号213从数字变换到模拟以便接收幅度调制信号207。

经延迟的（或相位调制的）HF信号109可以描述传输信号，连同幅度调制信号207一起，其中传输信号的相位由经延迟的HF信号109来描述，并且传输信号的幅度或量值由幅度调制信号207来描述。

正因为这样，例如，极坐标提供器210可以被设计成接收以数字IQ（I：同相，Q：正交）表示的该传输信号，并且将该传输信号从IQ表示转化成极坐标，其中幅度或量值由数字幅度信号203来描述，并且相位由极坐标提供器201所提供的相位信号（其对应于图2a中示出的实施例中的数字信号107）来描述。

以数字IQ表示215的传输信号可以例如由可选的数字信号处理器（DSP）217生成，所述数字信号处理器217可以在电路200a外部或可以是电路200a的部件。

另外，极坐标提供器201可以被设计成执行所谓的CORDIC算法（坐标旋转数字计算器）以便接收数字信号107以及数字幅度信号203。

图2a中示出的电路200a例如可以被使用在极性调制器中。

图2b示出附加电路200b和/或极性调制器200b，其被设计成在经延迟的HF信号109和幅度调制信号207上提供相位和幅度调制传输信号219。极性调制器200b除了电路200a之外还具有混合器221，其被设计成使幅度调制信号207和经延迟的（和/或经相位调制的）高频信号109相混合，以便作为混合的结果而获得经幅度和相位调制的传输信号219。

使用混合器221来组合幅度调制信号207与经延迟的HF信号109也可以被称为小信号极性架构。

DSP 217例如可以是处理器（例如，基带处理器）或此类处理器的部分。作为示例，DSP 217可以是便携式移动无线电设备（手机，诸如移动电话或智能电话）或者平板计算机或膝上型计算机的处理器。

另外，混合器221的输出可以与可选天线233耦合（例如，经由合适、可选的传输路径231，例如，具有放大器和匹配的网络），以便将经幅度和相位调制的传输信号219传输到天线233。

根据另外的实施例，电路200a也可以使用在所谓的大信号极性架构中。这在图2c中被示出在电路200c和/或极性调制器200c中，其如在极性调制器200b中那样具有电路200a并且被设计成基于经延迟的（和/或相位调制）HF信号109和幅度调制信号207的组合来提供传输信号223。与极性调制器200b形成对比，极性调制器200c没有混合器221，然而，却具有放大器（或功率放大器，PA）225。放大器225被设计成基于幅度调制信号207来放大经延迟的HF信号109，以获得基于放大的传输信号223。换言之，放大器225被设计成基于幅度调制信号207来调整经延迟的HF信号109的放大。

另外，放大器225的输出还可以耦合到可选天线233，如在图2b中极性调制器200b和极性调制器200c的情况中（例如，经由合适的传输路径231，例如，具有另外的放大器和匹配网络），以便将传输信号223传输到天线233。

本发明的附加实施例因此还创建一种设备，其具有基带处理器、天线和根据本发明的实施例的电路，所述电路被耦合到天线和基带处理器。

在一些应用中，可能有必要生成和/或输出具有相同载波频率但不同数据的多个无线电信号。这也可以利用本发明的实施例以简单方式实现。

图3a示出根据本发明的另外的实施例的用于该目的的电路300a。

电路300a不同于上述电路的在于其具有第一数字至时间变换器101a以及第二数字至时间变换器101b。电路300a因此被设计成提供第一经延迟的HF信号109a和第二经延迟的HF信号109b。

第一数字至时间变换器101a具有用于接收第一数字信号107a的数字输入101a-1，用于接收HF信号105的HF输入101a-3，以及用于提供第一经延迟的HF信号109a的HF输出。第二数字至时间变换器101b具有用于接收第二数字信号107b的数字输入101b-1，用于接收HF信号105的HF输入101b-3，以及用于提供第二经延迟的HF信号109b的HF输出101b-5。

另外，电路300a具有极坐标提供器201'，其被设计成向第一数字至时间变换器101a提供第一数字信号107a，以及向第二数字至时间变换器101b提供第二数字信号107b。

另外，极坐标提供器201'被设计成提供第一数字幅度信号203a和第二数字幅度信号203b。

电路300a因此另外具有第一数模变换器装置205a和第二数模变换器装置205b。

第一数模变换器装置205a具有第一数模变换器211a以及第一采样率变换器209a，第二数模变换器装置205b具有第二数模变换器211b以及第二采样率变换器209b。

第一数模变换器装置205a被设计成将第一数字幅度信号203a从数字变换成模拟，以便获得第一幅度调制信号207a，并且第二数模变换器装置205b被设计成将第二数字幅度信号203b从数字变换成模拟，以便获得第二幅度调制信号207b。

第一数字至时间变换器101a被设计成基于第一数字信号107a来使HF信号105按时间顺序延迟（所述HF信号105由振荡器装置103提供），以便获得第一（按时间顺序）延迟的HF信号109a和/或HF信号105的第一（按时间顺序）延迟的版本109a。

第二数字至时间变换器101b被设计成基于第二数字信号107b来使HF信号105按时间顺序延迟（所述HF信号105由振荡器装置103提供），以便获得第二（按时间顺序）延迟的HF信号109b和/或HF信号105的第二（按时间顺序）延迟的版本109b。

振荡器装置103因此可以形成用于第一数字至时间变换器101a和用于第二数字至时间变换器101b二者的合成器。换言之，第一数字至时间变换器101a和第二数字至时间变换器101b接收相同的载波信号105，它们根据它们接收的数字信号107a、107b来（不同地）延迟所述载波信号105。

由数字至时间变换器101a、101b所生成的经延迟的HF信号109a、109b因此具有相同的载波频率，但是在其相位上不同。

在利用两个数字至时间变换器101a、101b的本发明的一个简单实施例中，数模变换器装置205a、205b、极坐标提供器201'以及数字信号处理器217可以从配置中省去。作为示例，两个数字信号107a、107b可以由在电路300a之一外部的电路提供。

通过图3a中示出的概念，具有两个传输信号和（振荡器装置103的）单个合成器的波束成形架构和/或MIMO（多输入、多输出）架构被实现。作为示例，数字信号处理器217可以被设计用于该目的以同时提供对于两个不同传输信号的IQ表示。

正因为这样，例如，第一传输信号可以基于幅度调制HF信号107a与第一经延迟的HF信号109a的组合，并且例如，第二传输信号可以基于第二幅度调制信号207b与第二经延迟的HF信号109b的组合。

图3b通过使用极性调制器300b来示出第一幅度调制信号207a可以如何与第一经延迟的HF信号109a组合，以便获得第一传输信号219a，以及第二幅度调制信号207b可以如何与第二经延迟的HF信号109b组合，以便获得第二传输信号219b。

极性调制器300b还具有第一混合器221a和第二混合器221b。第一混合器221a被设计成混合第一幅度调制信号207a与第一经延迟的HF信号109a以便作为混合的结果而获得第一传输信号219a。第二混合器221b被设计成混合第二幅度调制信号207b与第二经延迟的HF信号109b以便作为混合的结果而获得第二传输信号219b。

图3b中示出的极性调制器因此基于小信号极性调制原理。

然而，根据另外的实施例，还可能的是用放大器（例如图2c中的放大器225）来代替两个混合器221a、221b，以使得然后极性调制器300b基于大信号极性调制原理。

在图2a-3b 中描述的实施例中，所生成的、经延迟的HF信号109、109a、109b的相位在每种情况下仅仅基于数字信号107a、107b并且因此仅仅基于由数字至时间变换器101a、101b所生成的HF信号105的延迟而被调整。

如以上所解释的，然而，根据若干实施例，还可能的是通过锁相环来调整经延迟的HF信号109、109a、109b的相位。这将在以下参照图4a-4d中所示的实施例来解释。

图4a示出根据本发明的另外的实施例的电路400a的框图。

电路400a不同于图2a中所示的电路200a在于其具有略微变更的振荡器装置103'以及另一个极坐标提供器201''。

虽然在图2a-3b中示出的实施例中，极坐标提供器均提供与数字信号107、107a、107b相同的相位信号，并且完全地确定经延迟的HF信号109、109a、109b的相位和/或相位修改，但是极坐标提供器201''被设计成提供第一数字信号107和附加数字信号401，其一起形成相位信号，所述相位信号描述经延迟的HF信号109的相位或相位修改。换言之，极坐标提供器201''被设计成提供包括第一数字信号107以及附加数字信号401二者的相位信号，并且（完全地）确定经延迟的HF信号109的相位和/或相位修改。正因为这样，作为示例，第一数字信号107可以确定经延迟的HF信号109的相位和/或相位修改的第一部分，并且附加数字信号401可以确定经延迟的HF信号109的相位和/或相位修改的第二部分。这两个部分因此一起描述经延迟的HF信号109的整个相位和/或相位修改。

如在以上的其它实施例中，极坐标提供器201''向数字至时间变换器101提供数字信号107。数字至时间变换器101被设计成基于数字信号107来使HF信号105按时间顺序延迟。

另外，与图2a-3b中描述的实施例形成对比，振荡器装置103'被设计成基于附加数字信号401来变化HF信号105的相位。极坐标提供器201''因此被设计成向振荡器装置103'提供附加数字信号401。在该情况下的振荡器装置103'可以被设计成将附加数字信号401直接提供给振荡器113（例如，经由振荡器113的内置输入）或连同环路滤波器115的调整信号119一起提供到振荡器113的共享输入。

另外，振荡器装置103'还可以被设计成将附加数字信号401（除了振荡器113之外）还提供给振荡器装置103'的锁相环111'。

振荡器装置103'的锁相环111'然后可以结合振荡器113和环路滤波器115，并且根据所接收的附加数字信号401来变化HF信号105的相位。

经延迟的HF信号109的相位和/或相位修改因此基于发生在HF信号105的振荡器装置103'中的相移并且基于通过数字至时间变换器101进行的HF信号105的延迟。

在图4a中的电路400a的情况下，经延迟的HF信号109的相位和/或相位修改基于数字至时间变换以及由锁相环111'进行的调制的组合。

作为示例，该概念实现一种配置，其中大相位调制（例如，以数字信号107所编码的）通过数字至时间变换器101来调制，而小相位调制（例如，以附加数字信号401所编码的）由振荡器装置103'来调制。另外，还可能的是（如以上描述的）将相位修改划分成第一部分和第二部分，其中第一部分可以以数字信号107编码，并且第二部分可以以附加数字信号401编码。

正因为这样，例如在92°的相位修改的情况下，该相位修改可以被划分成90°的第一部分和2°的第二部分。在这种情况下，振荡器装置103'可以被设计成以使得一旦其离开振荡器装置103'所述HF信号105就已经历2°的相位修改的方式来变化HF信号105的相位。剩余的90°相位修改然后可以通过数字至时间变换器101来调制，以使得所得到的经延迟的HF信号109已经历92°的相位修改。

换言之，相位修改的第一部分可以大于相位修改的第二部分，并且第一部分和第二部分的和可以产生相位修改。

然而，根据另外的实施例，还可能的是相位修改的第一部分大于相位修改的第二部分，并且第一部分和第二部分的和引起相位修改。

这具有以下优点：通过锁相环111'来执行小相位修改是特别可能的，而大相位修改可以通过数字至时间变换器101来执行。以简单并精确的方式利用锁相环111'来实现较小相位修改是特别可能的，而锁相环111'以其他方式在大相位修改的情况下将会达到其限制。这被回避，因为数字至时间变换器101被用于大相位修改。

幅度调制信号207的生成可以通过数模变换器装置205而发生，如在以上描述的实施例中那样。出于该原因，对该数模变换器装置205不给出进一步解释。

电路400a可以被使用在例如根据本发明的实施例的极性调制器中。

图4b示出根据本发明的另外的实施例的极性调制器400b。

极性调制器400b具有混合器221，其被设计成混合由电路400a所提供的幅度调制信号207以及由电路400a所提供的经延迟的HF信号109，以便作为该混合的结果而获得传输信号219。

图4b中所示的极性调制器是基于小信号极性调制原理的调制器。

根据另外的实施例，当然还可能的是用放大器（诸如根据图2c的放大器225）来代替混合器221，以便获得根据大信号极性调制原理的极性调制器。

根据另外的实施例，还可能的是将图4a中所示的电路400扩展成使得尽管使用公共合成器也有可能生成两个不同的传输信号的程度。

以下参考图4c来描述这样的概念。

图4c示出根据本发明的另外的实施例的电路400c的框图。

该电路400c不同于电路300a在于代替振荡器装置103而使用如早前参考图4a所描述的振荡器装置103'，其独立于数字信号107a、107b而生成HF信号105。另外，电路400c的极坐标提供器201'''不同于电路300a的极坐标提供器201'在于极坐标提供器201'''被进一步设计成向振荡器装置103'提供附加的数字信号401。

极坐标提供器201'''以使得附加数字信号401确定第一经延迟的HF信号109a的相位和/或相位修改的第二部分以及第二经延迟的HF信号109b的相位和/或相位修改的第二部分二者的方式来提供附加数字信号401。经延迟的HF信号109a、109b的相位和/或相位修改的该第二部分因此是相同的。

极坐标提供器201'''将两个经延迟的HF信号109a、109b之间的相位差编码成两个数字信号107a、107b，其均确定经延迟的HF信号109a、109b的相位和/或相位修改的第一部分。

换言之，极坐标提供器201'''提供第一相位信号，其描述第一经延迟的HF信号109a的相位。在该情况下的第一相位信号包括第一数字信号107a和附加数字信号401。在该情况下的第一数字信号107a确定第一经延迟的HF信号109a的相位和/或相位修改的第一部分，并且附加数字信号401确定第一经延迟的HF信号109a的相位和/或相位修改的第二部分。

另外，极坐标提供器201'''提供第二相位信号，其描述第二经延迟的HF信号109b的相位和/或相位修改。第二相位信号包括第二数字信号107b和附加数字信号401。第二数字信号107b确定第二HF信号109b的相位和/或相位修改的第一部分，并且附加数字信号401确定第二经延迟的HF信号109b的相位和/或相位修改的第二部分。

如以上描述的，经延迟的HF信号109a、109b的相位和/或相位修改的第二部分是相同的。

在第一经延迟的HF信号109a和第二经延迟的HF信号109b之间的相位差因此基于第一数字信号107a和第二数字信号107b之间的差异。

如图4c中示出的，极坐标提供器201'''可以将第二经延迟的HF信号109b的相位按值σ（例如，MIMO相位）移位至第一经延迟的HF信号109a的相位。两个经延迟的HF信号109a、109b之间的该相移可以在预指定的时间段内（例如，在预定数目的以基于经延迟的HF信号109a、109b的传输信号编码的符号内）保持恒定。

如图4c中用符号示出的，电路400c还包括第一模数变换器205a和第二模数变换器205b。电路400c还可以被设计用于提供独立于彼此的（意味着不同于彼此）的经调幅的信号207a、207b的目的。

根据本发明的若干实施例，极坐标提供器201'''可以被设计用于以使得二者相同的方式来提供第一数字幅度信号203a和第二数字幅度信号203b的目的。换言之，电路400c可以被设计成以使得二者相同的方式来提供第一幅度调制信号207a和第二幅度调制信号207b。

图4c中所示的电路400c可以使用在例如根据本发明的实施例的极性调制器中。

图4d示出根据本发明的另外的实施例的极性调制器400d的框图。

极性调制器400d具有电路400c和第一混合器221a以及第二混合器221b。

第一混合器221被设计成混合第一幅度调制信号207a与第一经延迟的HF信号109a以作为该混合的结果而获得第一传输信号219a。

另外，第二混合器221b被设计成混合第二幅度调制信号207b与第二经延迟的HG信号109b以便作为该混合的结果而获得第二传输信号219b。

图4d中所示的极性调制器300d基于小信号极性调制原理。

如以上描述的，根据另外的实施例，在该情况下的极性调制器400d也可以被适配用于大信号极性调制原理，特别是通过用合适的放大器（例如，诸如放大器225）来代替混合器221a、221b。

振荡器装置103'中的HF信号105的相位调整可以例如通过振荡器中的电容器矩阵而发生。振荡器装置103'还可以具有附加电容器矩阵，或者可以使用也包括的振荡器矩阵。

当然，根据本发明的另外的实施例，在极性调制器中还可能的是生成完全独立于彼此的两个或更多个传输信号，但是尽管如此，其具有通过振荡器装置103'和数字至时间变换器101而被相位调整的可能性。在这些情况下，例如，电路400a或极性调制器400b可以简单地被置于并联，居于彼此近旁。另外，还可能创建具有两个独立信号和不同频带的MIMO系统。在这样的MIMO系统和/或这样的电路中，HF电路400c或极性调制器400d可以例如被包括在多个实例中。

以下参考图4e和4f示出极坐标提供器201''的可能实现方式。尽管在以下两幅图中，极坐标提供器201''是极性调制器400b的部件，但是根据另外的实施例，该极坐标提供器202''还可以使用在根据本发明的实施例的另外的电路中（例如，从混合器211拆开）。

图4e示出图4b中极性调制器400b的另外的框图，其具有极坐标提供器201''的可能实现方式。

极坐标提供器201''具有CORDIC模块411、信号限制器413和残余信号分析器415。

如图4b中那样，极坐标提供器201''被设计成向振荡器装置103'提供附加数字信号401，并且向数字至时间变换器101提供第一数字信号107，其中第一数字信号107确定经延迟的HF信号109的相位和/或相位修改的第一部分，并且附加数字信号401确定经延迟的HF信号109的相位和/或相位修改的第二部分。这两个部分因此一起描述经延迟的HF信号109的整个相位和/或相位修改。

CORDIC模块411被设计成向信号限制器413和残余信号分析器415提供相位信号417，其确定第一数字信号107以及第二数字信号401二者，和经延迟的HF信号109的相位和/或相位修改（完全地）。

信号限制器413被设计成基于相位信号417来确定附加数字信号401，以使得附加数字信号401确定经延迟的HF信号109的相位和/或相位修改的第二部分。残余信号分析器415被设计成基于附加数字信号401和相位信号417来确定第一数字信号107，其中所述第一数字信号[107]确定经延迟的HF信号109的相位和/或相位修改的第一部分。

如图4e中用符号示出的，残余信号分析器415可以出于该目的而从相位信号417抽出附加数字信号401，以确定剩余的残余（以第一数字信号107的形式）。

由此清楚的是，附加数字信号401和第一数字信号107互补于彼此，并且第一数字信号107和附加数字信号401的和与相位信号417相同，所述和完全地合并经延迟的HF信号109的相位和/或相位修改。

如图4e中所示，振荡器装置103'可以被设计成直接将附加数字信号401带至振荡器113。然而，根据另外的实施例，还可能的是同样还将信号部分（附加数字信号401）应用于锁相环111'的第二输入（诸如，例如在锁相环111'的分频器（divider）处），而不是仅仅将PLL的信号部分（以附加数字信号401的形式）应用于振荡器113（例如，在DCO处），以便通过锁相环111'来获得该信号部分的调制行为，这尽可能地独立于频率。

在该情况下，在信号限制器413的上下文中，术语“限制”可以包括信号部分的任何移除，包括例如绝对信号范围的约束（饱和度）和信号分辨率的约束（量化），以及对频谱频率范围的制约（高通滤波、低通滤波）。因此，较粗略的信号部分被应用于振荡器113（例如，诸如DCO 113），并且较精细的部分被应用于数字至时间变换器101，或正好相反。然而，如以上解释的那样，两个信号部分（第一数字信号107和附加数字信号401）总是互补于彼此，以使得总和再现总信号417。

图4e还示出第一可能的架构，其中信号限制通过信号限制器413对振荡器113进行限制，而限制残余107被中继到数字至时间变换器101。

图4f此外示出极坐标提供器201''的附加可能架构，其中信号限制发生在去往数字至时间变换器101的路径中，而限制残余（附加数字信号）401被中继到振荡器113。

图4f还示出极性调制器400b的另外的框图，其具有极坐标提供器201''的另外可能的实现方式。如图4e中那样，极坐标提供器201''具有CORDIC模块411、信号限制器413以及信号残余分析器415。

在图4e中所示的极坐标提供器201''的实现方式和图4f中所示的极坐标提供器201''的实现方式之间的差异在于在图4f中所示的实现方式中，信号限制器413被连接在CORDIC模块411和数字至时间变换器401之间，并且残余信号分析器415被连接在CORDIC模块411和振荡器113之间。

在图4f中所示的实施例中，信号限制器413因此被设计成限制由CORDIC模块411所生成的相位信号417，以便获得基于该相位信号417的第一数字信号107。残余信号分析器415被设计成从相位信号417中抽出第一数字信号107，以便获得附加数字信号401作为残余信号。如图4e中所示的实施例中那样，第一数字信号107和附加数字信号401的总和因此给出相位信号417，其完全地确定经延迟的HF信号109的相位和/或相位修改。

当然，如在图4中所示的实施例的情况中，还可能的是附加数字信号401也被提供给锁相环111'，以便实现在这种情况下的两点调制。

总之，图4a至4f中示出的概念使得能够简化针对数字至时间变换器111和振荡器113关于分辨率和控制范围的设计要求，这是通过将调制划分成这两个块（振荡器113和数字至时间变换器111）。

总之，本发明的实施例组合相位调制与图1中所示的RFDAC相位调制架构，以使得克服现有限制，并且从而创建新的、简单的传输架构，其具有更好的调制带宽可配置性。

本发明的实施例通过使用数字至时间变换器来实现用于RFDAC的直接相位调制。

数字至时间变换器也可以称为移相器。

图5示出根据本发明的一个实施例的方法500的流程图。

方法500具有提供HF信号的步骤501，其中HF信号的频率通过锁相环来调整。

另外，方法500包括接收数字信号的步骤503。

另外，方法500包括步骤505，其基于第一数字信号、通过数字至时间变换来使HF信号按时间顺序延迟，以便获得HF信号的经延迟的版本。

作为示例，方法500可以通过根据本发明的实施例之一的电路或极性调制器来执行。

另外，认识到，可能发生串扰，特别是在HF收发器合成器连同集成功率放大器的实现方式中。

本发明的若干实施例通过适当地选择如由振荡器装置103所提供的高频信号105的频率以及如在数字至时间变换器101的高频输出101-5上所提供的高频信号105的经延迟的版本109的频率而消除该串扰问题。

根据若干实施例（诸如，如图1a中示出的电路100的实施例），因此以使得高频信号105的频率不是高频信号105的经延迟的版本109的频率的谐波的方式来选择第一数字信号107和高频信号105。

正因为这样，一种配置被实现，其中没有串扰发生在由振荡器装置103所生成的高频信号105和高频信号105的经延迟的版本之间。

图6在顶部的图解中示出其中LO信号的频率是所得到的RF信号的频率的谐波的架构中的频率规划。清楚的是，再调制可能发生，并且因此串扰可能发生在LO路径（其承载LO信号）与RF路径（其承载RF信号）之间。

相比之下，图6的下面的图解示出对于根据本发明的一个实施例的所谓“部分合成器（fractional synthesizer）”的频率规划，其中高频信号105（其例如是LO信号）的频率不是高频信号105的经延迟的版本109的频率的谐波。高频信号105的经延迟的版本109的频率可以对应于在该情况下的RF信号的载波频率。

清楚的是，在图6的下面的图解中，作为对高频信号105的频率和高频信号105的经延迟的版本109的频率进行选择的结果，没有再调制并且因此没有串扰发生在LO路径和RF路径之间。换言之，由于在高频信号105和高频信号105的经延迟的版本109之间的非谐波频率关系，消除了在RF输出和DCO合成器之间的串扰。

由于该串扰路径被消除的事实，所描述的架构特别适合于高输出功率，并且因此实现功率放大器的集成。

如以上描述的，数字至时间变换器101被设计成通过基于数字信号107来对高频信号105的频率进行划分而提供高频信号105的经延迟的版本109。根据若干实施例，数字至时间变换器101因此被设计成将高频信号105的频率除以基于第一数字信号107的分度值，以便获得高频信号105的经延迟的版本109。如以上描述的，在该情况下，可以以使得它们不是彼此的谐波的方式来选择高频信号105的频率和高频信号105的经延迟的版本109的频率。根据若干实施例，这可以实现，因为极坐标提供器（例如，极坐标提供器201、201'、201''、201'''中的一个）被设计成以使得基于第一数字信号107的部分值不是整数的方式来提供第一数字信号107。换言之，数字至时间变换器101可以执行非整数频率变换。基于数字至时间变换器的传输架构与此类非整数频率变换的组合，以及功率放大器的集成，产生DCO合成器（数控振荡器），其振荡至与RF输出信号（例如，传输信号219、223）的频率相比的非谐波（非整数倍）固定频率。

以上描述的对高频信号105的频率和高频信号105的经延迟的版本109的频率的选择可以使用在本文描述的所有实施例中。出于该原因，以下参考图7a和7b描述了仅两个另外的实施例，其中对高频信号105和高频信号105的延迟版本109的频率的上述选择被执行以选择非谐波。

图7a示出根据本发明的另外的实施例的电路800a的框图。电路800a基于图4b中所示的电路400b，其中，图7a中所示的电路800a具有极坐标提供器801，其不同于图4b中所示的极坐标提供器201''在于极坐标提供器801被设计成以使得高频信号105和高频信号105的经延迟的版本109的频率不是彼此的谐波（不是整数倍）的方式来提供第一数字信号107和附加数字信号401。

尽管在图7a中示出的极坐标提供器801的实施例中，提供了第一数字信号107和附加数字信号401二者，但是根据另外的实施例，还可能的是，极坐标提供器801只生成第一数字信号107，并且振荡器装置103'振荡至固定频率，意味着例如高频信号105的频率不能被调整，而是固定的。在该情况下可以以使得其不是其中使用电路800a的系统中所出现的另一个信号频率的谐波的方式来选择高频信号105的频率。作为示例，可以以使得其不是由移动电信标准所预指定的载波频率的谐波的方式来选择高频信号105的频率。

另外，电路800a具有功率放大器803，其被设计成接收传输信号219并且提供传输信号219的放大版本805。如以上描述的，对高频信号105和高频信号105的经延迟的版本109的非谐波频率的选择实现在同一个芯片上功率放大器803连同振荡器装置103'的集成，因为该配置防止在高频信号105和高频信号105的经延迟的版本109之间（并且因此在高频信号105或LO信号105和传输信号219或RF信号219之间）的串扰。

根据若干实施例，功率放大器803因此连同振荡器装置103'一起被布置在共享芯片上（例如，在共享的半导体衬底上）。

如以上描述的在图4b的上下文中，极坐标提供器801被设计成出于调整高频信号105的频率的目的而根据高频信号105的经延迟的版本109的预指定相位或相位修改来向数字至时间变换器101提供第一数字信号107，并且向振荡器装置103'提供附加数字信号401。

另外，图7a中所示的极坐标提供器801还被设计成以使得高频信号105采取第一频率的方式在电路800a的第一模式中提供针对高频信号105的经延迟的版本109的预指定相位或相位修改的另外的数字信号401，并且以使得高频信号105采取第二频率的方式在电路800a的第二模式中提供附加数字信号401，其中第一和第二频率不同于彼此并且不是彼此的谐波。

正因为这样，该配置实现例如在电路800a处于第一模式中并且传输信号219的所期望频率是高频信号105的当前频率的谐波的情况下，于是电路切换成第二模式以便切换高频信号105的频率，并且尤其是以以下方式：使得第二模式中的高频信号105的频率不是第一模式中的高频信号105的频率的谐波并且因此也不是传输信号219的所期望频率的谐波。

根据本发明的另外的实施例，极坐标提供器801还被设计成以以下方式在电路800a的第一模式和第二模式中提供第一数字信号107：使得对于高频信号105的经延迟的版本的预指定相位或相位修改，第一模式中所得到的高频信号105的经延迟的版本109的频率与第二模式中所得到的高频信号105的经延迟的版本109的频率相同。正因为这样，该配置实现例如高频信号105的频率（通过附加数字信号401的修改）可以在不同时改变传输信号219的频率的情况下被变更。这例如在其中附加信号源（诸如另外的振荡器装置807）连同电路800a一起存在或例如作为电路800a的部件而存在的情况下可以是实用的，其生成具有作为第一模式中的高频信号105的频率的谐波的频率的振荡器信号809。换言之，电路800a可以具有另外的振荡器装置807，其被设计成生成活动状态中的振荡器信号809，所述信号809具有作为第一模式中的高频信号105的频率的谐波的频率。在该情况下的电路800a可以被设计成在激活另外的振荡器电路807时（以使得所述振荡器电路807生成振荡器信号809）从第一模式切换到第二模式，以使得第二模式中的高频信号105的频率与振荡器信号809的频率不是彼此的谐波，但是所得到的传输信号219的频率保持不受所述切换影响。

另外的振荡器装置807例如可以是至少一个发射或接收器电路的部件。这样的发射或接收器电路可以被设计成根据以下移动电信标准之一来发射和/或接收信号：FM无线电、蓝牙、GPS、WLAN、NFC、UMTS、GSM、LTE、Wi-Fi。

总之，图7a中描述的架构实现高频信号105的频率的优化，诸如在不同特定情形中由振荡器装置103'（或由合成器103'）生成高频信号105。作为示例，如以上描述的，可以以使得减少不同系统（其被实现在例如移动电话中和/或同时操作）之间的串扰的方式来选择高频信号105的频率。因此，振荡器装置103'（其例如可以是传输合成器）的高频信号105的频率可以在电路800a的不同操作模式之间变化，并且因此也可以在其中使用电路800a的移动电话的不同操作模式之间变化。

另外，所描述的概念还可以被扩展用于具有以例如3G、4G和Wi-Fi的移动无线电标准中所定义的多个传输路径（例如，诸如载波聚合）的传输架构。图7b因此示出用于多个不同传输路径的基础架构。

图7b中示出的电路800b将图7a中示出的电路800a扩展至这样的程度：即电路800b被设计成提供两个传输信号219a和219b，并且因此也提供传输信号219a、219b的两个经放大的版本805a、805b。

图7b中所示的电路800b基于图3b中示出的电路300b。电路800b的极坐标提供器801'扩展图3b中示出的极坐标提供器201'，因为极坐标提供器801'被设计成以如下的方式来提供两个数字信号107a、107b：使得高频信号105的频率不是高频信号105的第一经延迟的版本109a的频率的谐波，并且也不是高频信号105的第二经延迟的版本109b的频率的谐波。

因此，高频信号105的频率和第一传输信号219a的频率也不是彼此的谐波，并且高频信号105的频率和第二传输信号219b的频率也不是彼此的谐波。

另外，图3b中示出的电路800b具有第一功率放大器803a和第二功率放大器803b。第一功率放大器803a被设计成接收和放大第一传输信号219a以便获得第一经放大的传输信号805a。第二功率放大器803b被设计成接收和放大第二传输信号219b以便获得第二经放大的传输信号805b。

尽管图7b中示出的电路800b中的极坐标提供器801'不向振荡器装置103提供附加数字信号401（除其它外尤其是图4d中所示的所述附加数字信号），但是根据极坐标提供器801'的另外的实施例，所述配置当然可以被设计成提供振荡器装置103的该附加数字信号401，以用于调整高频信号105的频率的目的。

如图7a中示出的电路800a中那样，对高频信号105以及高频信号105的经延迟的版本109a、109b的频率的选择使得功率放大器803a、803b能够连同振荡器装置103一起被实现在电路800b的同一个芯片上（例如，甚至在同一个衬底上）。

尽管所描述的将高频信号105的频率选择为所得到的传输信号219、219a、219b的频率的非谐波的原理仅仅在图7a和7b中所示的实施例的上下文中进行了描述，该原理当然还可以被应用在本文描述的本发明的其它实施例中，并且不被约束于图7a和7b中详细描述的实施例中的应用。

尽管在设备的上下文中对一些方面进行了描述，但是应当理解的是，这些方面也构成对应方法的描述，以使得设备的块或部件也可以被理解为对应的方法步骤或被理解为方法步骤的特征。以类似方式，在方法步骤的上下文中或作为方法步骤而描述的各方面也构成对应设备的对应块或细节或特征的描述。方法步骤中的一些或所有可以由硬件设备（或通过利用硬件设备）来执行，例如，所述硬件设备诸如微处理器、可编程计算机或电子电路。在若干实施例中，少数或更多的最重要方法步骤可以由此类设备执行。

根据特定实现方式要求，本发明的实施例可以以硬件或以软件实现。实现方式可以利用其上保存了电子可读控制信号的数字存储介质来执行，例如，软盘、DVD、蓝光盘、CD、ROM、PROM、EPROM和EEPROM或闪速存储设备、硬盘或另一种磁性或光学存储设备，所述控制信号能够或确实以使得相应方法被执行的方式与可编程计算机系统一起工作。出于该原因，所述数字存储介质可以是计算机可读的。

根据本发明的实施例中的一些因此包括具有电子可读控制信号的数据存储介质，所述电子可读控制信号能够以使得本文描述的方法中的一个可以被执行的方式而与可编程计算机系统一起工作。

一般而言，本发明的实施例可以被实现为具有程序代码的计算机程序产品，其中，当计算机程序产品运行在计算机上时所述程序代码能够执行所述方法中的一个。

程序代码可以被保存在例如机器可读存储介质上。

其它实施例包括用于执行本文描述的方法中的一个的计算机程序，其中所述计算机程序被保存在机器可读存储介质上。

换言之，根据本发明的方法的一个实施例因此是具有程序代码的计算机程序，所述程序代码用于当计算机程序运行在计算机上时执行本文描述的方法中的一个。

根据本发明的方法的另外的实施例因此是其上写有用于执行本文描述的方法中的一个的计算机程序的数据存储介质（或数字存储介质或计算机可读介质）。

根据本发明的方法的另外的实施例因此是计算机程序出于执行本文描述的方法之一的目的而生成的数据流或信号序列。作为示例，数据流或信号序列可以被配置为经由数据通信连接（例如，经由因特网）而被传递。

另外的实施例包括处理设备，例如，计算机或可编程逻辑组件，其被配置或修改以执行本文描述的方法。

另外的实施例包括其上出于执行本文描述的方法之一的目的而安装计算机程序的计算机。

根据本发明的另外的实施例包括被设计成将用于执行本文描述的方法中至少一个的计算机程序传输到接收器的设备或系统。传输可以例如电子或光学地发生。接收器例如可以是计算机、移动设备、存储介质或类似设备。所述设备或系统可以包括例如用于将计算机程序传输到接收器的数据服务器。

在一些实施例中，可编程逻辑组件（例如，现场可编程门阵列，FPGA）可以用于执行本文描述的方法的一些或所有功能的目的。在一些实施例中，现场可编程门阵列可以与微处理器一起工作以执行本文描述的方法中的一个。一般而言，在若干实施例中，所述方法由任何任意硬件设备执行。这些可以是普遍可实现的硬件设备，诸如，计算机处理器（CPU）、或特定于方法的硬件设备，例如，诸如ASIC。

以上描述的实施例仅仅构成本发明的原理的表示。应当理解的是，对本文描述的布置和细节的修改和变型将由本领域技术其他技术人员阐明。因此，意图在于本发明只由以下权利要求的保护范围约束，并且不由此处已经参考实施例的描述和解释所呈现的特定细节所约束。

Claims (5)

1.一种电路，包括：

数字至时间变换器，其包括用于接收振荡器输出信号的输入、用于接收数字信号的数字输入以及用于提供振荡器输出信号的经延迟的版本的输出；以及

振荡器装置，其被配置成提供振荡器输出信号，其中所述振荡器装置包括被配置成调整振荡器输出信号的频率的锁相环，

其中，所述数字至时间变换器被配置成基于在其数字输入处接收到的数字信号来延迟振荡器输出信号，

其中，所述数字至时间变换器被配置成通过对振荡器输出信号的频率进行分频来提供振荡器输出信号的经延迟的版本。

2.根据权利要求1所述的电路，

其中，振荡器输出信号的频率不是振荡器输出信号的经延迟的版本的频率的谐波。

3.一种装置，包括：

振荡器，其包括用于调整振荡器输出信号的频率的锁相环；

数字至时间变换器，其包括用于接收数字输入信号的输入和用于输出经延迟的振荡器输出信号的输出，

其中所述数字至时间变换器被配置成基于数字输入信号通过数字至时间变换来延迟振荡器输出信号以获得经延迟的振荡器输出信号；

环路滤波器；以及

混合器，

其中，所述数字至时间变换器被配置成通过对振荡器输出信号的频率进行分频来提供经延迟的振荡器输出信号。

4.根据权利要求3所述的装置，

其中，振荡器输出信号的频率不是经延迟的振荡器输出信号的频率的谐波。

5.一种具有存储在非临时存储介质中的程序代码的计算机程序，其用于当程序执行在计算机上时执行方法，所述方法包括：

提供振荡器输出信号，其中振荡器输出信号的频率通过锁相环来调整；

接收数字信号；

基于数字信号通过数字至时间变换来延迟振荡器输出信号以获得振荡器输出信号的经延迟的版本；以及

通过对振荡器输出信号的频率进行分频来提供经延迟的振荡器输出信号。