CN115208387B - 锁相环、时钟恢复方法、装置及时钟恢复仪 - Google Patents

锁相环、时钟恢复方法、装置及时钟恢复仪 Download PDF

Info

Publication number
CN115208387B
CN115208387B CN202210622003.3A CN202210622003A CN115208387B CN 115208387 B CN115208387 B CN 115208387B CN 202210622003 A CN202210622003 A CN 202210622003A CN 115208387 B CN115208387 B CN 115208387B
Authority
CN
China
Prior art keywords
phase
locked loop
clock recovery
controlled oscillator
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210622003.3A
Other languages
English (en)
Other versions
CN115208387A (zh
Inventor
尹项托
程军强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhongxing Lianhua Technology Beijing Co ltd
Original Assignee
Zhongxing Lianhua Technology Beijing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhongxing Lianhua Technology Beijing Co ltd filed Critical Zhongxing Lianhua Technology Beijing Co ltd
Priority to CN202210622003.3A priority Critical patent/CN115208387B/zh
Publication of CN115208387A publication Critical patent/CN115208387A/zh
Application granted granted Critical
Publication of CN115208387B publication Critical patent/CN115208387B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供一种锁相环、时钟恢复方法、装置及时钟恢复仪，涉及电子技术领域，锁相环，包括：鉴相器、低通滤波器、开关网络和可调压控振荡器组；鉴相器的输出端与低通滤波器的输入端连接，低通滤波器的输出端与开关网络连接；可调压控振荡器组由多个频带宽度不同的压控振荡器并联组成；开关网络用于响应于接收到的控制指令，选通可调压控振荡器组中的目标压控振荡器；控制指令是基于拟输入锁相环的待恢复信号的频率范围生成的。本发明提供的锁相环、时钟恢复方法、装置及时钟恢复仪，能基于实现在更宽数据速率范围内的时钟恢复。

Description

锁相环、时钟恢复方法、装置及时钟恢复仪
技术领域
本发明涉及电子技术领域，尤其涉及一种锁相环、时钟恢复方法、装置及时钟恢复仪。
背景技术
在信号中叠加时钟，需要将信号与时钟进行融合，而从接收到的信号中重新获得时钟分量的过程，可以称为时钟恢复(Clock Recovery，CR)。时钟恢复是高性能系统的关键性能。
现有技术中，可以基于锁相环进行时钟恢复。压控振荡器(voltage-controlledoscillator，VCO)，指输出频率与输入控制电压有对应关系的振荡电路，是锁相环中的重要组件。
但是，基于传统的锁相环进行时钟恢复时，可支持的数据速率仅为数Gbps，难以实现宽数据速率的覆盖。
发明内容
本发明提供一种锁相环、时钟恢复方法、装置及时钟恢复仪，用以解决现有技术中进行时钟恢复时可覆盖的数据速率较窄的缺陷，实现在更宽数据速率范围内进行时钟恢复。
本发明提供一种锁相环，包括：鉴相器、低通滤波器、开关网络和可调压控振荡器组；所述鉴相器的输出端与所述低通滤波器的输入端连接，所述低通滤波器的输出端与所述开关网络连接；
所述可调压控振荡器组由多个频带宽度不同的压控振荡器并联组成；
所述开关网络用于响应于接收到的控制指令，选通所述可调压控振荡器组中的目标压控振荡器；所述控制指令是基于拟输入所述锁相环的待恢复信号的频率范围生成的。
根据本发明提供的一种锁相环，所述开关网络，包括：第一子开关网络和第二子开关网络；所述第一子开关网络与所述低通滤波器的输出端连接；所述第二子开关网络与所述锁相环的输出端连接；所述第二子开关网络与所述第一子开关网络具有联动性；
所述第一子开关网络用于响应于所述控制指令，选通所述目标压控振荡器的输入端；
所述第二子开关网络用于响应于所述控制指令，选通所述目标压控振荡器的输出端。
根据本发明提供的一种锁相环，还包括：限幅放大器；
所述限幅放大器的输出端与所述鉴相器的输入端连接。
根据本发明提供的一种锁相环，所述第一子开关网络包括N级开关，所述第二子开关网络包括M级开关；
其中，N和M均为大于2的正整数。
本发明还提供一种时钟恢复方法，包括：
获取待恢复信号的频率范围；
基于所述频率范围生成控制指令，并将所述控制指令发送至锁相环中的开关网络，以使得所述开关网络响应于所述控制指令，选通所述锁相环中可调压控振荡器组中的目标压控振荡器；
将所述待恢复信号输入所述锁相环，获取所述锁相环输出的时钟恢复信号；
其中，所述锁相环为如上所述的锁相环。
本发明还提供一种时钟恢复装置，包括：
频率获取模块，用于获取待恢复信号的频率范围；
开关控制模块，用于基于所述频率范围生成控制指令，并将所述控制指令发送至锁相环中的开关网络，以使得所述开关网络响应于所述控制指令，选通所述锁相环中可调压控振荡器组中的目标压控振荡器；
时钟恢复模块，用于将所述待恢复信号输入所述锁相环，获取所述锁相环输出的时钟恢复信号；
其中，所述锁相环为如上所述的锁相环。
本发明还提供一种时钟恢复仪，包括：如上所述的锁相环。
根据本发明提供的一种时钟恢复仪，还包括：频率锁定环路；
所述频率锁定环路的输入端与所述锁相环中的开关网络连接。
根据本发明提供的一种时钟恢复仪，还包括：时钟恢复处理器；所述时钟恢复处理器与所述开关网络连接；还包括存储器及存储在所述存储器上并可在所述时钟恢复处理器上运行的程序或指令，所述程序或指令被所述时钟恢复处理器执行时执行如上所述的时钟恢复方法。
本发明还提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如上述任一种所述时钟恢复方法。
本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如上述任一种所述时钟恢复方法。
本发明还提供一种计算机程序产品，包括计算机程序，所述计算机程序被处理器执行时实现如上述任一种所述时钟恢复方法。
本发明提供的锁相环、时钟恢复方法、装置及时钟恢复仪，锁相环包括开关网络和可调压控振荡器组，上述可调压控振荡器组由多个频带宽度不同的压控振荡器并联组成，上述开关网络用于响应于接收到的控制指令，选通可调压控振荡器组中的目标压控振荡器，上述控制指令是基于拟输入上述锁相环的待恢复信号的频率范围生成的，能基于锁相环实现在更宽数据速率范围内的时钟恢复。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明提供的锁相环的结构示意图之一；
图2是本发明提供的锁相环的结构示意图之二；
图3是本发明提供的锁相环的结构示意图之三；
图4是本发明提供的时钟恢复方法的流程示意图；
图5是本发明提供的时钟恢复装置的结构示意图；
图6是本发明提供的时钟恢复仪的结构示意图；
图7是本发明提供的电子设备的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
需要说明的是，传统的时钟恢复可以基于锁相环技术、延迟锁相环技术、相位插值技术、过采样技术、注入锁定技术、门振荡器技术等实现。注入锁定技术和门振荡器技术的反应速度比较快，目前常应用于突发模式通信中，如：FTTH、ATM、EPON、GPON以及LANs等。锁相环技术、延迟锁相环技术、相位插值技术等适用于连续模式通信，如：SONET、FiberChannel、Gigabit Ethernet中。过采样技术则两者都适用。基于不同技术进行时钟恢复的优缺点如表1所示。
表1为基于不同技术进行时钟恢复的优缺点
本发明提供的时钟恢复方法及时钟恢复仪，基于锁相环技术实现时钟的恢复。
图1是本发明提供的锁相环的结构示意图之一。图2是本发明提供的锁相环的结构示意图之二。下面结合图1和图2对本发明提供的锁相环进行描述。如图1和图2所示，锁相环101，包括：鉴相器102、低通滤波器103、开关网络104和可调压控振荡器组105；鉴相器102的输出端与低通滤波器103的输入端连接，低通滤波器103的输出端与开关网络104连接。
可调压控振荡器组105由多个频带宽度不同的压控振荡器201并联组成。
开关网络104用于响应于接收到的控制指令，选通可调压控振荡器组105中的目标压控振荡器；控制指令是基于拟输入锁相环的待恢复信号的频率范围生成的。
需要说明的是，传统的锁相环中仅包括单个压控振荡器，由于上述压控振荡器的频带宽度有限，会导致基于传统的锁相环进行时钟恢复时，可支持的数据速率仅为数Gbps，难以基于传统的锁相环实现宽数据速率信号的时钟恢复。
为了扩展锁相环可支持的数据速率范围，本发明实施例中的锁相环将单一压控振荡器拓展为由多个频带宽度不同的压控振荡器201并联组成的可调压控振荡器组105，从而可以避免由于压控振荡器的频带宽度限制，导致锁相环可支持的数据速率范围较窄。
需要说明的是，上述控制信号可以是外设的处理器基于拟输入锁相环101的待恢复信号的频率范围生成的。
上述外设的处理器可以基于待恢复信号的频率范围以及上述可调压控振荡器组105中各压控振荡器201对应的频带宽度，将上述各压控振荡器201中频带宽度可以覆盖上述频率范围的压控振荡器201作为目标压控振荡器。例如：在待恢复信号的频率范围为31.6GHz、上述可调压控振荡器组105中的第6个压控振荡器201对应的频带宽度为31.0～39.9GHz的情况下，可以将上述可调压控振荡器组105中的第6个压控振荡器201作为目标压控振荡器。
需要说明的是，在上述可调压控振荡器组105中有多个压控振荡器201对应的频带宽度可以覆盖上述频率范围的情况下，可以将上述多个压控振荡器201中的任意一个，作为目标压控振荡器。
上述外设的处理器基于待恢复信号的频率范围确定目标压控振荡器之后，可以生成携带有目标压控振荡器的标识信息的控制指令，并可以将上述控制指令发送至上述开关网络104。
上述开关网络104在接收到上述控制指令之后，可以响应于上述控制指令，选通上述可调压控振荡器组105中的目标压控振荡器。
上述开关网络104响应于上述控制指令选通上述可调压控振荡器组105中的目标压控振荡器之后，可以基于上述锁相环101对待恢复信号进行时钟恢复。
具体地，可以将待恢复信号首先输入锁相环101中的鉴相器102。
鉴相器102对上述待恢复信号进行处理获得第一信号之后，可以将上述第一信号输入至低通滤波器103。
低通滤波器103对接收到的第一信号进行处理获得第二信号之后，可以将上述第二信号通过开关网络104输入至可调压控振荡器组105中的目标压控振荡器。
目标压控振荡器对第二信号进行处理之后，可以获得待恢复信号的时钟恢复信号，并可以通过开关网络104和锁相环的输出端106输出上述时钟恢复信号。
需要说明的是，上述可调压控振荡器组105中并联的压控振荡器201的数量可以根据实际情况确定。本发明实施例中对上述可调压控振荡器组105中并联的压控振荡器201的具体数量不作限定。
可选地，在上述可调压控振荡器组105中并联的压控振荡器201的数量为6个的情况下，上述可调压控振荡器组105的频率范围可以扩展至18至64GBaud。
本发明实施例中的锁相环包括开关网络和可调压控振荡器组，上述可调压控振荡器组由多个频带宽度不同的压控振荡器并联组成，上述开关网络用于响应于接收到的控制指令，选通可调压控振荡器组中的目标压控振荡器，上述控制指令是基于拟输入上述锁相环的待恢复信号的频率范围生成的，能基于锁相环实现在更宽数据速率范围内的时钟恢复。
基于上述各实施例的内容，开关网络104，包括：第一子开关网络202和第二子开关网络203；第一子开关网络202与低通滤波器103的输出端连接；第二子开关网络203与锁相环101的输出端连接。
第一子开关网络202用于响应于控制指令，选通目标压控振荡器的输入端。
第二子开关网络203用于响应于控制指令，选通目标压控振荡器的输出端。
具体地，在上述开关网络104接收到上述控制指令的情况下，上述开关网络104中的第一子开关网络202响应于上述控制指令，选通上述目标压控振荡器的输入端的同时，上述开关网络104中的第二子开关网络203响应于上述控制指令，选通上述目标压控振荡器的输出端，可以实现上述可调压控振荡器组105中除目标压控振荡器之外的各压控振荡器201之间的物理隔离。
需要说明的是，上述第一子开关网络202选通上述目标压控振荡器的输入端之后，上述目标压控振荡器的输入端和上述低通滤波器103的输出端连接。上述第二子开关网络203选通上述目标压控振荡器的输出端之后，上述目标压控振荡器的输出端与上述鉴相器102的输入端以及上述锁相环101的输出端连接。
本发明实施例中的开关网络包括第一子开关网络和第二子开关网络，上述第一子开关网络用于响应于上述控制指令，选通上述目标压控振荡器的输入端，上述第二子开关网络用于响应于上述控制指令，选通上述目标压控振荡器的输出端，能在开关网络接收到上述控制指令的情况下，将上述目标压控振荡器接入上述锁相环，能在上述目标压控振荡器接入上述锁相环的情况下，确保上述可调压控振荡器组中除目标压控振荡器之外的各压控振荡器之间物理隔离，能避免上述可调压控振荡器组中的各压控振荡器之间相互干扰，从而能提高上述锁相环进行时钟恢复的准确性。
基于上述各实施例的内容，锁相环101，还包括：限幅放大器301。
限幅放大器301的输出端与鉴相器102的输入端连接。
需要说明的是，传统的锁相环对跳变沿较为敏感，对信号的幅度等并不敏感，但由于PAM4信号的信噪比相较于NRZ信号恶化约10dB，若将PAM4信号输入传统的锁相环，传统的锁相环会出现误判决，影响时钟恢复的准确性，因此传统的锁相环仅能实现NRZ信号的时钟恢复。
限幅放大器是数字传输系统中常用的放大器，可以用作数据量化器，可以接受较宽的输入电压范围，提供边沿速度受控的、幅度固定的正发射极耦合逻辑输出电平，并具有集成的功率检测功能，可以用来指示输入功率何时跌落到低于编程门限值。
图3是本发明提供的锁相环的结构示意图之三。如图3所示，本发明实施例中的锁相环101，在鉴相器102前增加限幅放大器301，待恢复信号首先输入至限幅放大器301。
由于限幅放大器301对电平不敏感，只会将上升沿后的信号放大至最大幅度，将下降沿后的信号放大至最小幅度，因此均可以等效为将输入的NRZ信号和/或PAM4信号转换为NRZ信号，从而可以实现锁相环101实现NRZ信号和/或PAM4信号的时钟恢复。
需要说明的是，将NRZ信号和/或PAM4信号输入限幅放大器301之后，NRZ信号和/或PAM4信号本身的跳变周期不变，所以对上述锁相环101恢复出的时钟恢复信号的时钟周期没有影响。
本发明实施例中的锁相环还包括限幅放大器，上述限幅放大器的输出端与鉴相器的输入端连接，能基于上述锁相环实现对NRZ信号和/或信号的时钟恢复。
基于上述各实施例的内容，第一子开关网络202包括N级开关，第二子开关网络203包括M级开关。
其中，N和M均为大于0的正整数。
需要说明的是，本发明实施例中开关，可以包括一个动端和多个不动端。
需要说明的是，N和M可以相同或不同。N和M的具体取值可以基于上述可调压控振荡器组105中并联的压控振荡器201的数量确定。本发明实施例中对N和M的具体取值不作限定。以下以N和M均为2且上述可调压控振荡器组105中并联的压控振荡器201的数量为6个为例，说明本发明实施例中的第一子开关网络202和第二子开关网络203。
如图1所示，第一子开关网络202中的一级开关204的动端与上述低通滤波器103的输入端连接，上述一级开关204的两个不动端，分别与第一子开关网络202中的两个二级开关205的动端连接。上述两个二级开关205均有四个不动端，上述两个二级开关205中的一个二级开关205的四个不动端，分别与上述可调压控振荡器组105中的四个压控振荡器201的输入端连接，上述两个二级开关205中的另一个二级开关205的两个不动端，分别与上述可调压控振荡器组105中的另外两个压控振荡器201的输入端连接。
如图1所示，第二子开关网络203中的一级开关206的动端与上述锁相环101的输出端连接，上述一级开关206的两个不动端，分别与第二子开关网络203中的两个二级开关207的动端连接。上述两个二级开关207均有四个不动端，上述两个二级开关207中的一个二级开关207的四个不动端，分别与上述可调压控振荡器组105中的四个压控振荡器201的输出端连接，上述两个二级开关207中的另一个二级开关207的两个不动端，分别与上述可调压控振荡器组105中的另外两个压控振荡器201的输出端连接。
需要说明的是，在上述第一子开关网络202和第二子开关网络203能够满足同时选通上述目标压控振荡器的输入端和输出端的情况下，根据实际情况确定第一子开关网络202和第二子开关网络203中各级开关的连接方法。
例如：上述第一子开关网络202中两个二级开关205中的一个二级开关205的三个不动端，分别与上述可调压控振荡器组105中的三个压控振荡器201的输出端连接，上述两个二级开关205中的另一个二级开关205的三个不动端，分别与上述可调压控振荡器组105中的另外三个压控振荡器201的输出端连接。
又例如，若N和M均为1，上述可调压控振荡器组105中并联的压控振荡器201的数量为6个，并且第一子开关网络202中一级开关204的不动端的数量大于6个，第二子开关网络203中以及开关206的不动端的数量大于6个，则第一子开关网络202中的一级开关204的动端与上述低通滤波器103的输入端连接，上述可调压控振荡器组105中的每一压控振荡器201的输入端与第一子开关网络202中一级开关204的一个不动端连接；第二子开关网络203中的一级开关206的动端与上述锁相环101的输出端连接，上述可调压控振荡器组105中的每一压控振荡器201的输出端与第二子开关网络203中一级开关206的一个不动端连接；
本发明实施例中第一子开关网络包括N级开关，第二子开关网络包括M级开关，N和M均为大于0的正整数，能确保开关网络在接收到上述控制指令的情况下，更准确、更高效的选通上述可调压控振荡器组中的目标压控振荡器。
可选地，上述可调压控振荡器组105的频率范围为16.7GHz至39.9GHz。
可选地，上述可调压控振荡器组105中压控振荡器201的数量为6个。
上述可调压控振荡器组105中第一个压控振荡器201的频带宽度为16.7～24.5GHz、第二个压控振荡器201的频带宽度为19.4～28.2Ghz、第三个压控振荡器201的频带宽度为22.2～31.6GHz、第四个压控振荡器201的频带宽度为25.1～34.7GHz、第五个压控振荡器201的频带宽度为27.8～37.2Ghz以及第六个压控振荡器201的频带宽度为31.0～39.9GHz。
图4是本发明提供的时钟恢复方法的流程示意图。下面结合图4描述本发明的时钟恢复方法。如图4所示，该方法包括：步骤401、获取待恢复信号的频率范围。
需要说明的是，本发明实施例的执行主体为时钟恢复装置。
具体地，待恢复信号为本发明提供的时钟恢复方法的时钟恢复对象。基于本发明提供的时钟恢复方法，可以对上述待恢复信号进行时钟恢复。
本发明实施例中可以通过传统的频率获取方式，获取待恢复信号的频率范围。
步骤402、基于频率范围生成控制指令，并将控制指令发送至锁相环中的开关网络，以使得开关网络响应于控制指令，选通时钟恢复仪中可调压控振荡器组中的目标压控振荡器。
其中，锁相环为如上述所述的锁相环。
具体地，如图1和图2所示，上述锁相环101包括：鉴相器102、低通滤波器103、开关网络104和可调压控振荡器组105；鉴相器102的输出端与低通滤波器103的输入端连接，低通滤波器103的输出端与开关网络104连接；可调压控振荡器组105由多个频带宽度不同的压控振荡器201并联组成；开关网络104用于响应于控制指令，选通可调压控振荡器组105中的目标压控振荡器。
获取待恢复信号对应的频率范围之后，可以基于上述频率范围以及上述可调压控振荡器组105中各压控振荡器201对应的频带宽度，将上述各压控振荡器201中频带宽度可以覆盖上述频率范围的压控振荡器201作为目标压控振荡器。例如：在待恢复信号的频率范围为31.6GHz、上述可调压控振荡器组105中的第6个压控振荡器201对应的频带宽度为31.0～39.9GHz的情况下，可以将上述可调压控振荡器组105中的第6个压控振荡器201作为目标压控振荡器。
需要说明的是，在上述可调压控振荡器组105中有多个压控振荡器201对应的频带宽度可以覆盖上述频率范围的情况下，可以将上述多个压控振荡器201中的任意一个，作为目标压控振荡器。
基于待恢复信号的频率范围确定目标压控振荡器之后，可以生成携带有目标压控振荡器的标识信息的控制指令，并可以将上述控制指令发送至上述开关网络104。
步骤403、将待恢复信号输入锁相环101，获取锁相环101输出的时钟恢复信号。
具体地，上述开关网络104响应于上述控制指令选通上述可调压控振荡器组105中的目标压控振荡器之后，可以基于上述锁相环101对待恢复信号进行时钟恢复。
可以将待恢复信号首先输入锁相环101中的鉴相器102。
鉴相器102对上述待恢复信号进行处理获得第一信号之后，可以将上述第一信号输入至低通滤波器103。
低通滤波器103对接收到的第一信号进行处理获得第二信号之后，可以将上述第二信号通过开关网络104输入至可调压控振荡器组105中的目标压控振荡器。
目标压控振荡器对第二信号进行处理之后，可以获得待恢复信号的时钟恢复信号，并可以通过开关网络104和锁相环的输出端106输出上述时钟恢复信号。
本发明实施例通过基于待恢复信号的频率范围生成控制指令之后，将上述控制指令发送至锁相环中的开关网络，以使得上述开关网络响应于上述控制指令，选通上述锁相环中可调压控振荡器组中的目标压控振荡器，能实现在更宽数据速率范围内的时钟恢复。
图5是本发明提供的时钟恢复装置的结构示意图。下面结合图5对本发明提供的时钟恢复装置进行描述，下文描述的时钟恢复装置与上文描述的本发明提供的时钟恢复方法可相互对应参照。如图5所示，该装置包括：频率获取模块501、开关控制模块502和时钟恢复模块503。
频率获取模块501，用于获取待恢复信号的频率范围。
开关控制模块502，用于基于频率范围生成控制指令，并将控制指令发送至锁相环中的开关网络，以使得开关网络响应于控制指令，选通锁相环中可调压控振荡器组中的目标压控振荡器。
时钟恢复模块503，用于将待恢复信号输入锁相环，获取锁相环输出的时钟恢复信号。
其中，锁相环为如上所述的锁相环。
具体地，频率获取模块501、开关控制模块502和时钟恢复模块503电连接。
频率获取模块501可以用于通过传统的频率获取方式，获取待恢复信号的频率范围
开关控制模块502可以用于基于上述频率范围以及上述可调压控振荡器组105中各压控振荡器201对应的频带宽度，将上述各压控振荡器201中频带宽度可以覆盖上述频率范围的压控振荡器201作为目标压控振荡器。基于待恢复信号的频率范围确定目标压控振荡器之后，可以生成携带有目标压控振荡器的标识信息的控制指令，并可以将上述控制指令发送至上述开关网络104。
时钟恢复模块503可以将待恢复信号输入锁相环101，获得上述锁相环101输出的时钟恢复信号。
本发明实施例通过基于待恢复信号的频率范围生成控制指令之后，将上述控制指令发送至锁相环中的开关网络，以使得上述开关网络响应于上述控制指令，选通上述锁相环中可调压控振荡器组中的目标压控振荡器，能实现在更宽数据速率范围内的时钟恢复。
基于上述各实施例的内容，一种时钟恢复仪，包括：如上所述的锁相环。
具体地，时钟恢复仪，包括如上所述的锁相环，可以基于上述锁相环实现在更宽数据速率范围内的时钟恢复。
上述锁相环的具体结构和工作流程可以参见上述各实施例的内容，此处不再赘述。
本发明实施例中时钟恢复仪包括锁相环，上述锁相环包括开关网络和可调压控振荡器组，上述可调压控振荡器组由多个频带宽度不同的压控振荡器并联组成，上述开关网络用于响应于接收到的控制指令，选通可调压控振荡器组中的目标压控振荡器，上述控制指令是基于拟输入上述锁相环的待恢复信号的频率范围生成的，能基于锁相环实现在更宽数据速率范围内的时钟恢复。
图6是本发明提供的时钟恢复仪的结构示意图。如图6所示，时钟恢复仪，还包括：频率锁定环路601。
频率锁定环路601的输入端与锁相环中的开关网络104连接。
具体地，频率锁定环路601可以产生粗调频率锁定范围，锁相环101可以产生细调频率锁定范围。频率锁定环路601中，压控振荡器602输出的信号输入至分频器N603进行分频后，分频器N603将分频信号输入至鉴频鉴相器604，从而可以将频率较低的参考信号输入鉴频鉴相器604，获得压控振荡器602输出的频率较高的粗调信号，压控振荡器602输出的粗调信号的频率为N×参考信号的频率。同时频率锁定环路601的控制电压可以给到可调压控振荡器组105，使得可调压控振荡器组105的振荡频率接近或等于目标锁定频率，锁相环101中的鉴相器102可以将可调压控振荡器组105中的目标压控振荡器输出的时钟恢复信号，精确调整至与待恢复信号相同的数据速率。
需要说明的是，频率锁定环路601的输入端与开关网络104通过低通滤波器605连接，低通滤波器605的截止频率可以决定锁相环的环路带宽。
本发明实施例中的时钟恢复仪还包括频率锁定环路，能基于频率锁定环路更准确、更高效的进行时钟恢复。
基于上述各实施例的内容，时钟恢复仪，还包括：时钟恢复处理器606；时钟恢复处理器606与开关网络104连接；还包括存储器及存储在存储器上并可在时钟恢复处理器606上运行的程序或指令，程序或指令被时钟恢复处理器606执行时执行如上所述的时钟恢复方法。
本发明实施例中的时钟恢复仪还包括时钟恢复处理器，上述时钟恢复处理器通过基于待恢复信号的频率范围生成控制指令之后，将上述控制指令发送至锁相环中的开关网络，以使得上述开关网络响应于上述控制指令，选通上述锁相环中可调压控振荡器组中的目标压控振荡器，能实现在更宽数据速率范围内的时钟恢复。
图7示例了一种电子设备的实体结构示意图，如图7所示，该电子设备可以包括：处理器(processor)710、通信接口(Communications Interface)720、存储器(memory)730和通信总线740，其中，处理器710，通信接口720，存储器730通过通信总线740完成相互间的通信。处理器710可以调用存储器730中的逻辑指令，以执行时钟恢复方法，该方法包括：获取待恢复信号的频率范围；基于频率范围生成控制指令，并将控制指令发送至锁相环中的开关网络，以使得开关网络响应于控制指令，选通锁相环中可调压控振荡器组中的目标压控振荡器；将待恢复信号输入锁相环，获取锁相环输出的时钟恢复信号；其中，锁相环为如上所述的锁相环。
此外，上述的存储器730中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
另一方面，本发明还提供一种计算机程序产品，所述计算机程序产品包括计算机程序，计算机程序可存储在非暂态计算机可读存储介质上，所述计算机程序被处理器执行时，计算机能够执行上述各方法所提供的时钟恢复方法，该方法包括：获取待恢复信号的频率范围；基于频率范围生成控制指令，并将控制指令发送至锁相环中的开关网络，以使得开关网络响应于控制指令，选通锁相环中可调压控振荡器组中的目标压控振荡器；将待恢复信号输入锁相环，获取锁相环输出的时钟恢复信号；其中，锁相环为如上所述的锁相环。
又一方面，本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现以执行上述各方法提供的时钟恢复方法，该方法包括：获取待恢复信号的频率范围；基于频率范围生成控制指令，并将控制指令发送至锁相环中的开关网络，以使得开关网络响应于控制指令，选通锁相环中可调压控振荡器组中的目标压控振荡器；将待恢复信号输入锁相环，获取锁相环输出的时钟恢复信号；其中，锁相环为如上所述的锁相环。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (11)

1.一种锁相环，其特征在于，用于时钟的恢复，所述锁相环包括：鉴相器、低通滤波器、开关网络和可调压控振荡器组；所述鉴相器的输出端与所述低通滤波器的输入端连接，所述低通滤波器的输出端与所述开关网络连接；
所述可调压控振荡器组由多个频带宽度不同的压控振荡器并联组成；
所述开关网络用于响应于接收到的控制指令，选通所述可调压控振荡器组中的目标压控振荡器；所述控制指令是基于拟输入所述锁相环的待恢复信号的频率范围生成的；
所述目标压控振荡器是基于所述待恢复信号的频率范围以及所述可调压控振荡器组中各压控振荡器对应的频段宽度确定的，所述目标压控震荡器的频带宽度能够覆盖所述待恢复信号的频率范围；
所述开关网络，包括：第一子开关网络和第二子开关网络；所述第一子开关网络与所述低通滤波器的输出端连接；所述第二子开关网络与所述锁相环的输出端连接；所述第二子开关网络与所述第一子开关网络具有联动性；
所述第一子开关网络用于响应于所述控制指令，选通所述目标压控振荡器的输入端；
所述第二子开关网络用于响应于所述控制指令，选通所述目标压控振荡器的输出端。
2.根据权利要求1所述的锁相环，其特征在于，还包括：限幅放大器；
所述限幅放大器的输出端与所述鉴相器的输入端连接。
3.根据权利要求1所述的锁相环，其特征在于，所述第一子开关网络包括N级开关，所述第二子开关网络包括M级开关；
其中，N和M均为大于2的正整数。
4.一种时钟恢复方法，其特征在于，包括：
获取待恢复信号的频率范围；
基于所述频率范围生成控制指令，并将所述控制指令发送至锁相环中的开关网络，以使得所述开关网络响应于所述控制指令，选通所述锁相环中可调压控振荡器组中的目标压控振荡器；
将所述待恢复信号输入所述锁相环，获取所述锁相环输出的时钟恢复信号；
其中，所述锁相环为如权利要求1至3任一所述的锁相环。
5.一种时钟恢复装置，其特征在于，包括：
频率获取模块，用于获取待恢复信号的频率范围；
开关控制模块，用于基于所述频率范围生成控制指令，并将所述控制指令发送至锁相环中的开关网络，以使得所述开关网络响应于所述控制指令，选通所述锁相环中可调压控振荡器组中的目标压控振荡器；
时钟恢复模块，用于将所述待恢复信号输入所述锁相环，获取所述锁相环输出的时钟恢复信号；
其中，所述锁相环为如权利要求1至3任一所述的锁相环。
6.一种时钟恢复仪，其特征在于，包括：如权利要求1至3任一所述的锁相环。
7.根据权利要求6所述的时钟恢复仪，其特征在于，还包括：频率锁定环路；
所述频率锁定环路的输入端与所述锁相环中的开关网络连接。
8.根据权利要求6或7所述的时钟恢复仪，其特征在于，还包括：时钟恢复处理器；所述时钟恢复处理器与所述开关网络连接；还包括存储器及存储在所述存储器上并可在所述时钟恢复处理器上运行的程序或指令，所述程序或指令被所述时钟恢复处理器执行时执行如权利要求4所述的时钟恢复方法。
9.一种电子设备，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求4所述时钟恢复方法。
10.一种非暂态计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求4所述时钟恢复方法。
11.一种计算机程序产品，包括计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求4所述时钟恢复方法。
CN202210622003.3A 2022-06-01 2022-06-01 锁相环、时钟恢复方法、装置及时钟恢复仪 Active CN115208387B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210622003.3A CN115208387B (zh) 2022-06-01 2022-06-01 锁相环、时钟恢复方法、装置及时钟恢复仪

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210622003.3A CN115208387B (zh) 2022-06-01 2022-06-01 锁相环、时钟恢复方法、装置及时钟恢复仪

Publications (2)

Publication Number Publication Date
CN115208387A CN115208387A (zh) 2022-10-18
CN115208387B true CN115208387B (zh) 2023-08-01

Family

ID=83575935

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210622003.3A Active CN115208387B (zh) 2022-06-01 2022-06-01 锁相环、时钟恢复方法、装置及时钟恢复仪

Country Status (1)

Country Link
CN (1) CN115208387B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101610084A (zh) * 2008-06-19 2009-12-23 阿尔特拉公司 具有多个压控振荡器的锁相环电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102946249A (zh) * 2012-12-10 2013-02-27 北京中科飞鸿科技有限公司 一种频率综合器
CN104702279A (zh) * 2015-03-17 2015-06-10 东南大学 一种锁相环频率合成器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101610084A (zh) * 2008-06-19 2009-12-23 阿尔特拉公司 具有多个压控振荡器的锁相环电路

Also Published As

Publication number Publication date
CN115208387A (zh) 2022-10-18

Similar Documents

Publication Publication Date Title
US7321248B2 (en) Phase adjustment method and circuit for DLL-based serial data link transceivers
US7450677B2 (en) Clock and data recovery apparatus and method thereof
EP3577847B1 (en) Clock data recovery with non-uniform clock tracking
US5883930A (en) Digital PLL circuit and actuating method
US10057050B2 (en) Signal recovery circuit, electronic device, and signal recovery method
US8553814B2 (en) Rapid sampling phase recovery
US20010017557A1 (en) Circuit for data signal recovery and clock signal regeneration
EP1756939A2 (en) Burst mode receiver based on charge pump pll with idle-time loop stabilizer
US9076366B2 (en) Clock recovery system
JP2006049960A (ja) 同期追従装置
JP2017055251A (ja) 信号再生回路、電子装置および信号再生方法
JP3351407B2 (ja) 光受信器用ｃｄｒ回路
CN115208387B (zh) 锁相环、时钟恢复方法、装置及时钟恢复仪
CN111416618B (zh) 一种时钟数据恢复方法及电路
CN100431268C (zh) 使用不均衡自动调节相位线路的锁相环
CN1711691B (zh) 具有均衡自动调节相位线路的锁相环
JP3055604B2 (ja) 光受信器及びそれに用いられる自動周波数検知型クロック抽出回路
CN114142852B (zh) 一种适用于pam4信号的高速突发模式时钟数据恢复电路
CN114221842B (zh) 一种8psk调制信号的载波射频指纹提取系统及方法
EP1276270B1 (en) Method and arrangement for recovering a clock signal from a data signal
US6549598B1 (en) Clock signal extraction circuit
He et al. A 12 Gbps analog QPSK baseband receiver based on injection-locked VCO
Chun et al. Design of variable loop gains of dual-loop DPLL
Sanchez-Azqueta et al. A phase detection scheme for clock and data recovery applications
Kishine et al. PLL design technique by a loop-trajectory analysis taking decision-circuit phase margin into account for over-10-Gb/s clock and data recovery circuits

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant