CN111697966A

CN111697966A - 时钟产生电路以及产生时钟信号的方法

Info

Publication number: CN111697966A
Application number: CN201910190484.3A
Authority: CN
Inventors: 刘熙恩; 闵绍恩; 彭友均
Original assignee: Realtek Semiconductor Corp
Current assignee: Realtek Semiconductor Corp
Priority date: 2019-03-13
Filing date: 2019-03-13
Publication date: 2020-09-22
Anticipated expiration: 2039-03-13
Also published as: CN111697966B

Abstract

本发明公开一种时钟产生电路以及产生时钟信号的方法。时钟产生电路包含有一相位检测电路、一积分路径、一比例路径、一偏压路径以及一震荡器。在该时钟产生电路的操作中，该相位检测电路根据一参考信号以及一反馈信号以产生一检测结果，该积分路径中的一第一电荷泵根据该检测结果以产生一第一控制信号，该比例路径中的一第二电荷泵用以根据该检测结果以产生一第二控制信号，该偏压路径中的一低通滤波器对该第一控制信号进行低通滤波以产生一第三控制信号，以及该震荡器根据该第一控制信号、该第二控制信号以及该第三控制信号以产生该时钟信号。

Description

时钟产生电路以及产生时钟信号的方法

技术领域

本发明涉及时钟产生电路。

背景技术

锁相回路(Phase-locked loop，PLL)是一个广为使用来产生时钟信号的电路，其基本上包含了相位检测器、电荷泵、滤波器以及压控震荡器等元件，而工程师在设计上可以针对电荷泵电流、压控震荡器的增益、以及滤波器的电容值与电阻值等参数作设计以产生不同的效能。然而，上述的参数的设计会大大地影响到电路的面积以及信号的噪声，因此，如何提出一个具有高自由度参数设计且可以抑制噪声干扰的电路架构，是一个重要的课题。

发明内容

因此，本发明的目的之一在于提出一种具有高自由度参数设计且可以抑制噪声干扰的时钟产生电路，以解决现有技术中所提到的问题。

在本发明的一个实施例中，公开了一种时钟产生电路，其包含有一相位检测电路、一积分路径、一比例路径、一偏压路径以及一震荡器。在该时钟产生电路的操作中，该相位检测电路根据一参考信号以及一反馈信号以产生一检测结果，该积分路径中的一第一电荷泵根据该检测结果以产生一第一控制信号，该比例路径中的一第二电荷泵用以根据该检测结果以产生一第二控制信号，该偏压路径中的一低通滤波器对该第一控制信号进行低通滤波以产生一第三控制信号，以及该震荡器根据该第一控制信号、该第二控制信号以及该第三控制信号以产生一时钟信号。

在本发明的另一个实施例中，公开了一种产生一时钟信号的方法，其包含有以下步骤：根据一参考信号以及一反馈信号以产生一检测结果；使用一第一电荷泵用以根据该检测结果以产生一第一控制信号；使用一第二电荷泵用以根据该检测结果以产生一第二控制信号；对该第一控制信号进行低通滤波，以产生一第三控制信号；根据该第一控制信号、该第二控制信号以及该第三控制信号以控制一震荡器来产生该时钟信号。

附图说明

图1为根据本发明一实施例的锁相回路的示意图。

图2为根据本发明一实施例的压控震荡器的示意图。

图3为根据本发明另一实施例的锁相回路的示意图。

图4为根据本发明一实施例的比例路径的示意图。

图5～图8为比例路径在不同上升信号以及下降信号下的电流路径。

符号说明

100、300 锁相回路

110、310 相位检测器

120、320 积分路径

122、322 第一电荷泵

130、330 比例路径

132、332 第二电荷泵

134 压控电压源

140、340 偏压路径

142 低通滤波器

150、350 压控震荡器

210 震荡电路

212_1、212_2、212_3 反相器

M1、M2、M3、CS1、CS2 电流源

334 缓冲器

336 第三电荷泵

CLK 时钟信号

Cs、C1 电容

DN 下降信号

反相下降信号

I1 第一电流

I2 第二电流

I3 第三电流

Rs、R1 电阻

SW1～SW4 开关

UP 上升信号

反相上升信号

Vc1 第一控制信号

Vc2 第二控制信号

Vc3 第三控制信号

Vc3’ 缓冲后第三控制信号

V_REF 参考信号

V_FB 反馈信号

具体实施方式

图1为根据本发明一实施例的锁相回路100的示意图。如图1所示，锁相回路100包含了一相位检测器110、一积分路径120、一比例路径130、一偏压路径140以及一压控震荡器150，其中积分路径120包含了一第一电荷泵122以及一电容Cs，比例路径130包含了一第二电荷泵132以及一压控电压源134，以及偏压路径140包含了一低通滤波器142。

在锁相回路100的基本操作中，相位检测器110比较一参考信号V_REF以及一反馈信号V_FB的相位以产生一检测结果，其中参考信号V_REF可以是一个参考时钟信号，且反馈信号V_FB是根据锁相回路100所输出的一时钟信号CLK所产生，例如反馈信号V_FB可以通过时钟信号CLK经过一除频器所产生。接着，积分路径120、比例路径130以及偏压路径140根据检测结果以分别产生一第一控制信号Vc1、一第二控制信号Vc2以及一第三控制信号Vc3。最后，压控震荡器150根据第一控制信号Vc1、第二控制信号Vc2以及第三控制信号Vc3来产生时钟信号CLK。由于本发明的主要特征在于使用三个路径(亦即，积分路径120、比例路径130以及偏压路径140)的控制信号来控制压控震荡器150，因此在以下的叙述中仅针对这一部分来进行描述。

在本实施例中，由于锁相回路本身为一个比例积分系统

(proportional-integral system)(2阶系统)，因此，为了能够增加回路设计的自由度，积分路径120以及比例路径130是分开设计以使得实现此一目标。关于积分路径120的操作，第一电荷泵122可以针对相位检测器110在过去一段时间内所产生的检测结果(例如，5～10个时钟周期所产生的检测结果)，以产生第一控制信号Vc1。而关于比例路径130的操作，第二电荷泵132可以立即根据相位检测器110目前所产生检测结果以产生第二控制信号Vc2。

另一方面，为了能够降低压控震荡器150的增益以避免噪声的干扰，偏压路径140中的低通滤波器142可以对第一控制信号Vc1进行滤波，以滤除第一控制信号Vc1中的高频及噪声成分，以产生一第三控制信号Vc3。在一实施例中，比例路径130中的压控电压源134可以根据第三控制信号Vc3来产生第二控制信号Vc2的低频成分。

图2为根据本发明一实施例的压控震荡器150的示意图。如图2所示，压控震荡器150包含了三个电流源(压控电流源)220_1～220_3以及一震荡电路210，其中震荡电路210为包含三个反相器212_1、212_2、212_3的环形震荡器。在压控震荡器150的操作中，电流源220_1是用来根据第一控制信号Vc1以产生一第一电流I1，电流源220_2是用来根据第一控制信号Vc2以产生一第二电流I2，电流源220_3是用来根据第三控制信号Vc3以产生一第三电流I3，且震荡电路210根据第一电流I1、第二电流I2以及第三电流I3的总和以产生时钟信号CLK。需注意的是，图2所示的压控震荡器150的电路架构只是作为范例说明，而并非是作为本发明的限制，只要压控震荡器150的增益或电流的控制是根据第一控制信号Vc1、第二控制信号Vc2以及第三控制信号Vc3来产生，压控震荡器150可以具有不同的电路架构。举例来说，压控震荡器150可以被替换为一电感电容震荡器(LC_tank)、调整电容负载的环形震荡器(亦即，根据第一控制信号Vc1、第二控制信号Vc2以及第三控制信号Vc3来调整可变电容的大小)、调整输出闩锁强度的环形震荡器(latch type ring oscillator)(亦即，根据第一控制信号Vc1、第二控制信号Vc2以及第三控制信号Vc3来调整闩锁强度)、调整电阻负载的环形震荡器(亦即，根据第一控制信号Vc1、第二控制信号Vc2以及第三控制信号Vc3来调整可变电阻的大小)、或是其他任意适合的震荡电路。换句话说，只要压控震荡器150具有分别被第一控制信号Vc1、第二控制信号Vc2以及第三控制信号Vc3所控制的三个电压频率转换单元，相关设计上的变化均应隶属于本发明的范围。

如上所述，在上述实施例中，由于积分路径120以及比例路径130决定了锁相回路100的各种重要特性，例如稳定度、频宽、系统噪声等等，因此通过积分路径120与比例路径130的分开配置，可以让设计者自行调整所对应的压控震荡器150的增益(亦即，电流源220_1、220_2的比例)，且设计者也可自行调整第一电荷泵122以及第二电荷泵132所提供的电流，可以增进电路架构的设计自由度。另一方面，由于第三控制信号Vc3是通过低通滤波器142来对第一控制信号Vc1进行低通滤波所产生，其可视为一个接近直流且低噪声的粗调节(coarse control)控制信号，因此压控震荡器150的增益实质上便由细调节来控制(亦即，第一控制信号Vc1以及第二控制信号Vc2来控制)，因此可以实现缩小压控震荡器150的增益的目标，且压控震荡器150同时也可以维持原本较大的频率调整范围。举例来说，压控震荡器150的电流源220_1～220_3的尺寸或是电流的比例可以是1:1:8，亦即偏压路径150所产生的第三控制信号Vc3负责压控震荡器150的大部分增益，以有效地缩小积分路径120以及比例路径130所控制的压控震荡器150的增益。

在图1所示的锁相回路100中，压控电压源134是根据第三控制信号Vc3来提供一直流电压至第二电荷泵132的输出端点，以作为第二控制信号Vc2的直流电压准位，其中该直流电压可以接近第三控制信号Vc3，亦即第二控制信号Vc2可以视为在第三控制信号Vc3上变动以控制电流源220_2。然而，由于第二电荷泵132的输出端会不断地有电流流出或是流入，因此有可能会造成压控电压源134的输出端的电压跟着跳动，因而影响到电压的准确性。因此，在以下的图3的实施例可通过特殊的电荷泵设计来解决此一问题。

图3为根据本发明另一实施例的锁相回路300的示意图。如图3所示，锁相回路300包含了一相位检测器310、一积分路径320、一比例路径330、一偏压路径340以及一压控震荡器350，其中积分路径320包含了一第一电荷泵322以及一电容Cs，比例路径330包含了一第二电荷泵132、一缓冲器134、一第三电荷泵336及一电阻Rs，以及偏压路径340包含了由电阻R1以及电容C1所构成的一低通滤波器。

在图3所示的实施例中，由于相位检测器310、积分路径320、偏压路径340以及压控震荡器350的操作相同于图1所示的相位检测器110、积分路径120、偏压路径140以及压控震荡器150，因此相关的细节不再赘述。针对比例路径330，其中的缓冲器334可以是一个单增益运算放大器(unity-gain operational amplifier)，其用来接收第三控制信号Vc3以产生一缓冲后第三控制信号Vc3’，以作为第二控制信号Vc2的直流电压；此外，第二电荷泵332与第三电荷泵336是具有相同的电流以及相反的极性(polarity)，例如图3所示的第二电荷泵332根据检测结果中的上升信号UP以及下降信号DN来产生电流，而第三电荷泵336则是根据反相上升信号

以及反相下降信号

来产生电流，详细来说，若是第二电荷泵332根据检测结果而输出电流，则此电流会通过电阻Rs而流入至第三电荷泵336；而若是第二电荷泵332根据检测结果而自输出端抽取电流，则第三电荷泵336会输出电流，且此电流会通过电阻Rs而流入至第二电荷泵332。在上述情形下，缓冲器334的输出端点会处于虚接地(virtual ground)，而使得缓冲后第三控制信号Vc3’的准位不会因为第二电荷泵332而被影响，以提升第二控制信号Vc2的稳定性。

图4为根据本发明一实施例的比例路径330的示意图。在本实施例中，第二电荷泵332以及第三电荷泵336是以耦接于供应电压VDD及接地电压之间的两个电流源CS1、CS2以及四个开关SW1～SW4来实作，其中开关SW1是由上升信号UP来控制，开关SW2由下降信号DN来控制，开关SW3由反相上升信号

来控制，且开关SW4由反相下降信号

来控制，且电流源CS1、CS2具有相同的电流量。在图4的实施例中，无论相位检测器310所产生的作为检测结果的上升信号UP以及下降信号DN的逻辑值为何，第二电荷泵332以及第三电荷泵336所产生电流均不会流经缓冲器334的输出端点，因此缓冲后第三控制信号Vc3’的准位不会被影响，以提升第二控制信号Vc2的稳定性。

详细来说，参考图5～图8所示出的上升信号UP以及下降信号DN在不同逻辑值的情形下的电流路径。在图5中，假设上升信号UP为“0”且下降信号DN为“1”，则此时开关SW1～SW4的状态分别为未导通、导通、导通、未导通，因此电流源CS1所产生的电流会经过开关SW3、电阻Rs、开关SW2、而流入电流源CS2，而不会影响到缓冲器334的输出端点。在图6中，假设上升信号UP为“1”且下降信号DN为“0”，则此时开关SW1～SW4的状态分别为导通、未导通、未导通、导通，因此电流源CS1所产生的电流会经过开关SW1、电阻Rs、开关SW4、而流入电流源CS2，而不会影响到缓冲器334的输出端点。在图7中，假设上升信号UP为“1”且下降信号DN为“1”，则此时开关SW1～SW4的状态分别为导通、导通、未导通、未导通，因此电流源CS1所产生的电流会经过开关SW1、开关SW2、而流入电流源CS2，而不会影响到缓冲器334的输出端点。在图8中，假设上升信号UP为“0”且下降信号DN为“0”，则此时开关SW1～SW4的状态分别为未导通、未导通、导通、导通，因此电流源CS1所产生的电流会依序经过开关SW3、开关SW4、而流入电流源CS2，而不会影响到缓冲器334的输出端点。

需注意的是，虽然在以上的实施例中是以锁相回路来作为本发明的时钟产生电路，但本发明并不以此为限。本发明所提出的使用三个路径所产生的控制信号来控制震荡器的概念亦可套用在其他的时钟产生电路，例如时钟数据恢复(clock and datarecovery，CDR)电路。而由于本领域技术人员在阅读过以上实施例后应能了解应用在时钟数据恢复电路的实施方式，故细节不再赘述。

简要归纳本发明，在本发明的时钟产生电路中，是通过设计积分路径、比例路径以及偏压路径来分别产生第一控制信号、第二控制信号以及第三控制信号，以控制震荡器的操作。通过使用偏压路径所产生的第三控制信号来控制震荡器的大部分增益，可以大幅降低震荡器在操作上受到外部噪声的影响；且通过积分路径以及比例路径的分开设置，可以让设计者在考虑积分路径以及比例路径所控制的压控震荡器的增益、积分路径以及比例路径内的电荷泵所提供的电流，以及滤波器的设计上具有更高的自由度。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims

1.一种时钟产生电路，包含有：

一相位检测电路，用以根据一参考信号以及一反馈信号以产生一检测结果；

一积分路径，包含一第一电荷泵，其中该第一电荷泵用以根据该检测结果以产生一第一控制信号；

一比例路径，包含一第二电荷泵，其中该第二电荷泵用以根据该检测结果以产生一第二控制信号；

一偏压路径，包含一低通滤波器，其中该低通滤波器对该第一控制信号进行低通滤波，以产生一第三控制信号；以及

一震荡器，用以根据该第一控制信号、该第二控制信号以及该第三控制信号以产生一时钟信号。

2.如权利要求1所述的时钟产生电路，其中该比例路径根据该第三控制信号以产生该第二控制信号的低频成分。

3.如权利要求1所述的时钟产生电路，其中该比例路径还包含有：

一缓冲器，用以接收该第三控制信号以产生一缓冲后第三控制信号；

一电阻，具有一第一端点以及一第二端点，其中该第一端点耦接于该第二电荷泵的一输出端点，且该第二端点耦接于该缓冲器的一输出端点；以及

一第三电荷泵，其中该第三电荷泵的一输出端点耦接于该电阻的该第二端点。

4.如权利要求3所述的时钟产生电路，其中该第二电荷泵与该第三电荷泵具有相反的极性。

5.如权利要求4所述的时钟产生电路，其中该第二电荷泵所输出的电流会通过该电阻而流入至该第三电荷泵，或是该第三电荷泵所输出的电流会通过该电阻而流入至该第二电荷泵，以使得该缓冲器的该输出端点为一虚接地。

6.如权利要求1所述的时钟产生电路，其中该震荡器为一压控震荡器，且该压控震荡器包含有：

一第一电压频率转换单元；

一第二电压频率转换单元；以及

一第三电压频率转换单元；

其中该第一电压频率转换单元、该第二电压频率转换单元以及该第三电压频率转换单元分别根据该第一控制信号、该第二控制信号以及该第三控制信号以使得该压控震荡器产生该时钟信号。

7.如权利要求6所述的时钟产生电路，其中该第三电压频率转换单元对于该压控震荡器的增益贡献大于该第一电压频率转换单元以及该第二电压频率转换单元。

8.一种产生一时钟信号的方法，包含有：

根据一参考信号以及一反馈信号以产生一检测结果；

使用一第一电荷泵用以根据该检测结果以产生一第一控制信号；

使用一第二电荷泵用以根据该检测结果以产生一第二控制信号；

对该第一控制信号进行低通滤波，以产生一第三控制信号；

根据该第一控制信号、该第二控制信号以及该第三控制信号以控制一震荡器来产生该时钟信号。

9.如权利要求8所述的方法，包含有：

根据该第三控制信号以产生该第二控制信号的低频成分。

10.如权利要求8所述的方法，其中该震荡器为一压控震荡器，且根据该第一控制信号、该第二控制信号以及该第三控制信号以控制该震荡器来产生该时钟信号的步骤包含有：

根据该第一控制信号、该第二控制信号以及该第三控制信号以分别控制一第一电压频率转换单元、一第二电压频率转换单元以及一第三电压频率转换单元，以使得该压控震荡器产生该时钟信号。