TWI775389B - 時脈資料校正電路 - Google Patents

時脈資料校正電路 Download PDF

Info

Publication number
TWI775389B
TWI775389B TW110113597A TW110113597A TWI775389B TW I775389 B TWI775389 B TW I775389B TW 110113597 A TW110113597 A TW 110113597A TW 110113597 A TW110113597 A TW 110113597A TW I775389 B TWI775389 B TW I775389B
Authority
TW
Taiwan
Prior art keywords
data
clock
generate
sampling
signal
Prior art date
Application number
TW110113597A
Other languages
English (en)
Other versions
TW202243434A (zh
Inventor
高靖智
曾友信
章詠松
林志信
Original Assignee
智原科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 智原科技股份有限公司 filed Critical 智原科技股份有限公司
Priority to TW110113597A priority Critical patent/TWI775389B/zh
Priority to US17/394,299 priority patent/US11582018B2/en
Priority to CN202111054808.4A priority patent/CN115225083A/zh
Application granted granted Critical
Publication of TWI775389B publication Critical patent/TWI775389B/zh
Publication of TW202243434A publication Critical patent/TW202243434A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H04L7/0338—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

時脈資料校正電路包括第一比較器、多相位時脈產生器、多個取樣器、多個資料比較器以及資料選擇器。第一比較器比較第一輸入資料以及第二輸入資料以產生資料信號。多相位時脈產生器產生多個時脈信號，時脈信號分為多個時脈分群。取樣器分別依據時脈分群以針對資料信號進行取樣來分別產生多個第一取樣資料信號分群。資料比較器依據多個選中時脈以分別取樣第一取樣資料分群，分別產生多個第二取樣資料分群。各資料比較器依據多個第二取樣資料的變化狀態來產生多個狀態旗標。資料選擇器依據狀態旗標以產生多個輸出資料信號。

Description

時脈資料校正電路
本發明是有關於一種時脈資料校正電路，且特別是有關於一種可改善時脈與資料間歪斜（skew）容忍度的時脈資料校正電路。
低電壓差動訊號傳輸（Low Voltage Differential Signaling，LVDS）是一種可提供高效能的資料傳輸的技術。在習知的技術領中，為了克服時脈信號以及資料信號間的歪斜（skew）所可能造成的資料錯誤的問題，常提供具有複雜結構的時脈資料校正電路。並且，在習知的時脈資料校正電路中，常需要設置參考資料信號，需提供全速率的多相位時脈，並透過閉迴路的方式來執行時脈資料校正動作。這些需求，使得習知的時脈資料校正電路，常需要相對高的功率消耗，相對大的電路面積以及相對低的反應速度。因此，如何提升時脈資料校正電路的效能，成為重要的課題。
本發明提供一種時脈資料校正電路，可改善時脈資料間歪斜容忍度。
本發明的時脈資料校正電路包括第一比較器、多相位時脈產生器、多個取樣器、多個資料比較器以及資料選擇器。第一比較器依據比較第一輸入資料以及第二輸入資料以產生資料信號。多相位時脈產生器依據比較第一輸入時脈以及第二輸入時脈信號來以產生分別具有不同相位的多個時脈信號，時脈信號分為多個時脈分群。取樣器分別依據時脈分群以針對資料信號進行取樣來分別產生多個第一取樣資料信號分群。資料比較器依據時脈信號中的多個選中時脈以分別取樣第一取樣資料分群，分別產生多個第二取樣資料分群，各資料比較器依據各該第二取樣資料分群的多個第二取樣資料的變化狀態來產生多個狀態旗標。資料選擇器依據狀態旗標以選取第二取樣資料，以產生多個輸出資料信號。
基於上述，本發明的時脈資料校正電路利用額外的資料取樣來進行資料比對，並透過找出連續取樣資料，以找出對應較佳的時脈信號的取樣資料。本發明的時脈資料校正電路不需應用複雜的電路架構，不需接收參考資料，不需應用閉迴路架構，也不需要全速率（full rate）多相位的時脈信號。有效降低消耗功率以及電路面積，提升系統效能。
請參照圖1，圖1繪示本發明一實施例的時脈資料校正電路的示意圖。時脈資料校正電路100包括比較器110、多相位時脈產生器120、取樣器131~137、資料比較器141~147以及資料選擇器150。比較器110依據比較輸入資料DATA_INP以及輸入資料DATA_INN以產生資料信號DATA。其中，輸入資料DATA_INP以及輸入資料DATA_INN可互為差動信號。比較器110可透過運算放大器來實施，並利用運算放大器的正輸入端接收輸入資料DATA_INP，利用運算放大器的負輸入端接收輸入資料DATA_INN。運算放大器的輸出端則產生資料信號DATA。
多相位時脈產生器120接收輸入時脈CLK_INP以及輸入時脈CLK_INN，其中輸入時脈CLK_INP以及輸入時脈CLK_INN分別對應輸入資料DATA_INP以及輸入資料DATA_INN。多相位時脈產生器120並依據比較輸入時脈CLK_INP以及輸入時脈信號CLK_INN來以產生分別具有不同相位的多個時脈信號CK[27:0]。
在本實施例中，時脈信號CK[27:0]可區分為多個時脈分群。其中，時脈信號CK[4:0]可以為第一個時脈分群，時脈信號CK[8:4]可以為第二個時脈分群，其餘依此類推，時脈信號CK[27:24]可以與CK[0]被區分為第七個時脈分群。
取樣器131~137分別對應上述的七個時脈分群。取樣器131~137分別接收上述的七個時脈分群，並共同接收資料信號DATA。取樣器131~137分別依據上述的時脈分群以針對資料信號DATA進行取樣來分別產生多個第一取樣資料信號Q[27:0]，其中第一取樣資料信號Q[27:0]可區分為多個取樣資料信號分群。其中取樣器131產生的取樣資料信號分群包括第一取樣資料Q[4:0]，第一取樣資料Q[4:0]分別對應時脈信號CK[4:0]，取樣器132產生的取樣資料信號分群包括第一取樣資料Q[8:4]，第一取樣資料Q[8:4]分別對應時脈信號CK[8:4]。其餘依此類推，取樣器137則可產生的取樣資料信號分群包括第一取樣資料Q[0]以及Q[27:24]，第一取樣資料Q[0]、Q[27:24]分別對應時脈信號CK[0]以及CK[27:24]。
資料比較器141~147分別對應取樣器131~137。資料比較器141~147分別接收取樣器131~137所產生的取樣資料信號分群。資料比較器141~147中的每一者另接收時脈信號CK[27:0]的其中一選中時脈信號。資料比較器141~147分別依據所接收的多個選中時脈信號來對對應的取樣資料信號分群進行取樣，並產生多個第二取樣資料分群。其中，第二取樣資料分群包括多個第二取樣資料。
並且，資料比較器141~147的每一者並依據其所產生的第二取樣資料分群的多個第二取樣資料的變化狀態來產生多個狀態旗標S_0[2:1]~S_6[2:1]。資料比較器141~147並分別輸出部分的第二取樣資料RQ[3:1]~RQ[27:25]以及狀態旗標S_0[2:1]~S_6[2:1]。
資料選擇器150耦接資料比較器141~147，並接收第二取樣資料RQ[3:1]~RQ[27:25]以及狀態旗標S_0[2:1]~S_6[2:1]。資料選擇器150依據狀態旗標S_0[2:1]~S_6[2:1]以選取第二取樣資料RQ[3:1]~RQ[27:25]來產生多個輸出資料信號SQ[7:1]。
值得注意的，圖1中繪示的取樣器131~137、資料比較器141~147、第一取樣資料信號Q[27:0]、狀態旗標S_0[2:1]~S_6[2:1]、時脈信號CK[27:0]以及第二取樣資料RQ[3:1]~RQ[27:25]的數量都只是說明用的範例。本領域具通常知識者可以依據圖1的實施範例，依據需求來進行上述各元件、信號進行數量上的變更，沒有固定的限制。
以下請參照圖2，圖2繪示本發明實施例的時脈資料校正電路中的取樣器的實施方式的示意圖。取樣器200包括多個正反器DFF1~DFF5。本實施例的取樣器200可以為圖1實施例的取樣器131~137中的第X級的取樣器，其中X為不小於0的整數。各個正反器DFF1~DFF5具有資料端D、時脈端CKE以及輸出端O。正反器DFF1~DFF5的資料端D共同接收資料信號DATA；正反器DFF1~DFF5的時脈端CKE分別接收時脈信號CK[4X]~CK[4X+4]，其中時脈信號CK[4X]~CK[4X+4]屬於相同的時脈分群；正反器DFF1~DFF5的輸出端O則分別產生第一取樣資料信號Q[4X]~Q[4X+4]，第一取樣資料信號則屬於Q[4X]~Q[4X+4]相同的取樣資料分群。
接著請參照圖3，圖3繪示本發明實施例的時脈資料校正電路中的資料比較器的實施方式的示意圖。資料比較器300包括多個正反器DFF1~DFF5以及邏輯電路310。本實施例的資料比較器300可以為圖1實施例的資料比較器141~147中的第X級的資料比較器，其中X為不小於0的整數。各個正反器DFF1~DFF5具有資料端D、時脈端CK以及輸出端O。正反器DFF1~DFF5的資料端D分別接收第一取樣資料信號Q[4X]~Q[4X+4]；正反器DFF1~DFF5的時脈端CKE則共同接收時脈信號CK[4X+16]；正反器DFF1~DFF5的輸出端O則分別產生第二取樣資料RQ[4X]~RQ[4X+4]。
在本實施例中，正反器DFF1~DFF5的時脈端CKE所共同接收的時脈信號CK[4X+16]，是由多相位時脈產生器所提供的多個時脈信號的其中一個所選出的選中時脈信號。其中，對應所接收的第一取樣資料信號Q[4X]~Q[4X+4]，選中時脈信號可以設定在約在第一取樣資料信號Q[4X]~Q[4X+4]的1/2週期處產生取樣點（轉態）的時脈信號。
當上述時脈信號CK[4X+16]中的索引值4X+16大於或等於最大索引值時，可使4X+16減去最大索引值再減去1以產生新的索引值。例如，當最大索引值為27時，當X=3時，4X+16=28 ＞ 27。因此，需使28 – 27 -1 以產生新的索引值 = 0。
在另一方面，第二取樣資料RQ[4X]~RQ[4X+4]被傳送至邏輯電路310。邏輯電路310用以計算第二取樣資料RQ[4X]~RQ[4X+4]，連續的三個第二取樣資料的變化狀態，並據以產生狀態旗標S[0]~S[2]。在本實施例中，邏輯電路310分別計算第二取樣資料RQ[4X]~RQ[4X+2]的變化狀態、第二取樣資料RQ[4X+1]~ RQ[4X+3]的變化狀態以及第二取樣資料RQ[4X+2]~ RQ[4X+4]的變化狀態，並分別產生狀態旗標S[0]~S[2]。其中，第二取樣資料RQ[4X]~RQ[4X+4]與狀態旗標S[0]~S[2]間的關係如下表1所示：
表1：
RQ[4X] RQ[4X+1] RQ[4X+2] RQ[4X+3] RQ[4X+4] S[0] S[1] S[2]
0 0 0 0 0 1 1 1
0 0 0 0 1 1 1 0
0 0 0 1 0 1 0 0
0 0 0 1 1 1 0 0
0 0 1 0 0 0 0 0
0 0 1 0 1 0 0 0
0 0 1 1 0 0 0 0
0 0 1 1 1 0 0 1
0 1 0 0 0 0 0 1
0 1 0 0 1 0 0 0
0 1 0 1 0 0 0 0
0 1 0 1 1 0 0 0
0 1 1 0 0 0 0 0
0 1 1 0 1 0 0 0
0 1 1 1 0 0 1 0
0 1 1 1 1 0 1 1
1 0 0 0 0 0 1 1
1 0 0 0 1 0 1 0
1 0 0 1 0 0 0 0
1 0 0 1 1 0 0 0
1 0 1 0 0 0 0 0
1 0 1 0 1 0 0 0
1 0 1 1 0 0 0 0
1 0 1 1 1 0 0 1
1 1 0 0 0 0 0 1
1 1 0 0 1 0 0 0
1 1 0 1 0 0 0 0
1 1 0 1 1 0 0 0
1 1 1 0 0 1 0 0
1 1 1 0 1 1 0 0
1 1 1 1 0 1 1 0
1 1 1 1 1 1 1 1
在上述的表1中，狀態旗標S[0]依據第二取樣資料RQ[4X]、RQ[4X+1]、RQ[4X+2]的變化狀態來產生。其中，當第二取樣資料RQ[4X]、RQ[4X+1]、RQ[4X+2]均相等時，狀態旗標S[0]等於邏輯1，當第二取樣資料RQ[4X]、RQ[4X+1]、RQ[4X+2]不均相等時，狀態旗標S[0]等於邏輯0。狀態旗標S[1]依據第二取樣資料RQ[4X+1]、RQ[4X+2]、RQ[4X+3]的變化狀態來產生，當第二取樣資料RQ[4X+1]、RQ[4X+2]、RQ[4X+3]均相等時，狀態旗標S[1]等於邏輯1，當第二取樣資料RQ[4X+1]、RQ[4X+2]、RQ[4X+3]不均相等時，狀態旗標S[1]等於邏輯0。狀態旗標S[2]則依據第二取樣資料RQ[4X+2]、RQ[4X+3]、RQ[4X+4]的變化狀態來產生，當第二取樣資料RQ[4X+2]、RQ[4X+3]、RQ[4X+4]均相等時，狀態旗標S[2]等於邏輯1，當第二取樣資料RQ[4X+2]、RQ[4X+3]、RQ[4X+4]不均相等時，狀態旗標S[2]等於邏輯0。
在硬體架構上，邏輯電路310包括互斥或閘XOR1~XOR6以及反或閘NO1~NO3。互斥或閘XOR1針對第二取樣資料RQ[4X]、RQ[4X+1]進行比較，互斥或閘XOR2則針對第二取樣資料RQ[4X+1]、RQ[4X+2]進行比較，反或閘NO1則在當第二取樣資料RQ[4X]不同於RQ[4X+1]及/或二取樣資料RQ[4X+1]不同於RQ[4X+2]時，產生等於邏輯0的狀態旗標S[0]。相對的，當第二取樣資料RQ[4X]~RQ[4X+2]均相同時，反或閘NO1產生等於邏輯1的狀態旗標S[0]。另外，互斥或閘XOR3針對第二取樣資料RQ[4X+1]、RQ[4X+2]進行比較，互斥或閘XOR4則針對第二取樣資料RQ[4X+2]、RQ[4X+3]進行比較，反或閘NO2則在當第二取樣資料RQ[4X+1]不同於RQ[4X+2]及/或二取樣資料RQ[4X+2]不同於RQ[4X+3]時，產生等於邏輯0的狀態旗標S[1]。相對的，當第二取樣資料RQ[4X+1]~RQ[4X+3]均相同時，反或閘NO2產生等於邏輯1的狀態旗標S[1]。互斥或閘XOR5針對第二取樣資料RQ[4X+2]、RQ[4X+3]進行比較，互斥或閘XOR6則針對第二取樣資料RQ[4X+3]、RQ[4X+4]進行比較，反或閘NO3則在當第二取樣資料RQ[4X+2]不同於RQ[4X+3]及/或二取樣資料RQ[4X+3]不同於RQ[4X+4]時，產生等於邏輯0的狀態旗標S[2]。相對的，當第二取樣資料RQ[4X+2]~RQ[4X+4]均相同時，反或閘NO3產生等於邏輯1的狀態旗標S[2]。
請參照圖4A以及圖4B，其中圖4A繪示本發明實施例的時脈資料校正電路中的資料選擇器的實施方式的示意圖，圖4B則繪示本發明實施例的資料選擇器中多工器的實施細節。資料選擇器400包括多個邏輯閘XNOR1~XNOR3、AD1、多個閘控器GC1~GC3以及多個多工器411~417。在本實施例中，邏輯閘XNOR1~XNOR3為互斥反或閘，邏輯閘AD1為及閘。邏輯閘XNOR1接收狀態旗標S_6[2]~S_0[2]；邏輯閘XNOR2接收狀態旗標S_6[1]~S_0[1]；邏輯閘XNOR3接收狀態旗標S_6[0]~S_0[0]。
邏輯閘XNOR1~XNOR3分別用以比較狀態旗標S_6[2]~S_0[2]、S_6[1]~S_0[1]、S_6[0]~S_0[0]彼此間的異同狀態。在當S_6[2]~S_0[2]彼此相同、S_6[1]~S_0[1]彼此相同、且S_6[0]~S_0[0]彼此相同時，邏輯閘AD1可產生等於邏輯1的輸出至閘控器GC1~GC3。
各個閘控器GC1~GC3具有資料端D、輸出端O以及控制端G。閘控器GC1~GC3的資料端D分別接收狀態旗標S_0[2]、S_0[1]、S_0[0]。在當邏輯閘AD1的輸出等於邏輯1時，閘控器GC1~GC3的輸出端Q產生分別等於狀態旗標S_0[2]、S_0[1]、S_0[0]的選擇信號S[2]、S[1]、S[0]。
本實施例中，狀態旗標S_0[0]~S_6[0]分別對應如圖1所示的資料比較器141~147；狀態旗標S_0[1]~S_6[1]分別對應如圖1所示的資料比較器141~147；狀態旗標S_0[2]~S_6[2]同樣分別對應如圖1所示的資料比較器141~147。
選擇信號S[2]、S[1]、S[0]被傳送至多工器411~417。多工器411~417接收分別對應如圖1所示的資料比較器141~147所產生的第二取樣資料RQ[3:1]、RQ[7:5]、RQ[11:9]、RQ[15:13] RQ[19:17]、RQ[23:21] RQ[27:25]，並共同依據選擇信號S[2]、S[1]、S[0]以分別產生多個輸出資料信號SQ[1]~SQ[7]。
以下請參照圖4B。在圖4B中，多工器40對應第X級的資料比較器，並接收第二取樣資料RQ[4X+1]、RQ[4X+2]以及RQ[4X+3]。多工器40並依據選擇信號S[0]、S[1]、S[2]來選擇第二取樣資料RQ[4X+1]、RQ[4X+2]以及RQ[4X+3]的其中之一以產生輸出信號SQ[X+1]。其中，多工器40的真值表可如表2所示：
表2
S[2] S[1] S[0] SQ[X+1]
0 0 0 RQ[4X+2]
0 0 1 RQ[4X+1]
0 1 0 RQ[4X+2]
0 1 1 RQ[4X+2]
1 0 0 RQ[4X+3]
1 0 1 RQ[4X+2]
1 1 0 RQ[4X+2]
1 1 1 RQ[4X+2]
以下請參照圖5A以及圖5B，圖5A以及圖5B繪示本發明實施例的時脈資料校正電路在時脈信號相位落後時的動作波形圖。在圖5A中，依據時脈信號CK[0]~CK[4]分別取樣所獲得的第一取樣資料Q[0]、Q[1]、Q[2]、Q[3]以及Q[4]可分別如圖5A所示。當時脈信號相位落後資料信號0至0.25個單位週期（unit interval, UI）時，且當資料信號DATA中的資料D[7]與D[8]相同時，依據時脈信號CK[16]的第二個取樣點對資料信號DATA進行取樣所得的第一取樣資料Q[0]、Q[1]、Q[2]、Q[3]以及Q[4]（即為第二取樣資料RQ[0]、RQ[1]、RQ[2]、RQ[3]以及RQ[4]）分別為資料D[7]、D[7]、D[7]、D[7]以及D[8]，可以皆為邏輯1或邏輯0。在這樣的條件下，依據第二取樣資料的變化狀態，本發明實施例的資料比較器所產生的狀態旗標S[2]、S[1]、S[0]可以分別為邏輯1、1、1。進一步的，資料選擇器可以依據為邏輯1、1、1的狀態旗標S[2]、S[1]、S[0]，參照表2，選擇出位於中間的第一取樣資料Q[2]（等於第二取樣資料RQ[2]）以作為輸出資料信號。
承上述，當資料信號DATA中的資料D[7]與D[8]不相同時，依據時脈信號CK[16]的第二個取樣點對資料信號DATA進行取樣所得的第一取樣資料Q[0]、Q[1]、Q[2]、Q[3]以及Q[4]（即為第二取樣資料RQ[0]、RQ[1]、RQ[2]、RQ[3]以及RQ[4]）分別為資料D[7]、D[7]、D[7]、D[7]以及D[8]，可以為邏輯0、0、0、0、1或邏輯1、1、1、1、0。在這樣的條件下，依據第二取樣資料的變化狀態，本發明實施例的資料比較器所產生的狀態旗標S[2]、S[1]、S[0]可以分別為邏輯0、1、1。進一步的，資料選擇器可以依據為邏輯0、1、1的狀態旗標S[2]、S[1]、S[0]，參照表2，選擇出第一取樣資料Q[2]（等於第二取樣資料RQ[2]）以作為輸出資料信號。
在圖5A的實施例中，當資料D[7]、D[8]相同時，所選出的輸出資料信號（第一取樣資料Q[2]）可滿足具有大於0.5UI的設定時間（setup time），且具有大於1.25UI的維持時間（hold time）。當資料D[7]、D[8]不相同時，所選出的輸出資料信號（第一取樣資料Q[2]）可滿足具有大於0.5UI的設定時間，且具有大於0.25UI的維持時間。
在圖5B中，依據時脈信號CK[0]~CK[4]分別取樣所獲得的第一取樣資料Q[0]、Q[1]、Q[2]、Q[3]以及Q[4]可分別如圖5B所示。當時脈信號相位落後資料信號0.25至0.5UI，且當資料信號DATA中的資料D[7]與D[8]相同時，依據時脈信號CK[16]的第二個取樣點對資料信號DATA進行取樣所得的第一取樣資料Q[0]、Q[1]、Q[2]、Q[3]以及Q[4]（即為第二取樣資料RQ[0]、RQ[1]、RQ[2]、RQ[3]以及RQ[4]）分別為資料D[7]、D[7]、D[7]、D[8]以及D[8]，可以皆為邏輯1或邏輯0。在這樣的條件下，依據第二取樣資料的變化狀態，本發明實施例的資料比較器所產生的狀態旗標S[2]、S[1]、S[0]可以分別為邏輯1、1、1。進一步的，資料選擇器可以依據為邏輯1、1、1的狀態旗標S[2]、S[1]、S[0]，參照表2，選擇出位於中間的第一取樣資料Q[2]（等於第二取樣資料RQ[2]）以作為輸出資料信號。
承上述，當資料信號DATA中的資料D[7]與D[8]不相同時，依據時脈信號CK[16]的第二個取樣點對資料信號DATA進行取樣所得的第一取樣資料Q[0]、Q[1]、Q[2]、Q[3]以及Q[4]（即為第二取樣資料RQ[0]、RQ[1]、RQ[2]、RQ[3]以及RQ[4]）分別為資料D[7]、D[7]、D[7]、D[8]以及D[8]，可以為邏輯0、0、0、1、1或邏輯1、1、1、0、0。在這樣的條件下，依據第二取樣資料的變化狀態，本發明實施例的資料比較器所產生的狀態旗標S[2]、S[1]、S[0]可以分別為邏輯0、0、1。進一步的，資料選擇器可以依據為邏輯0、0、1的狀態旗標S[2]、S[1]、S[0]，參照表2，選擇出第一取樣資料Q[1]（等於第二取樣資料RQ[1]）以作為輸出資料信號。
在圖5B的實施例中，當資料D[7]、D[8]相同時，所選出的輸出資料信號（第一取樣資料Q[2]）可滿足具有大於0.75UI的設定時間（setup time），且具有大於1.0UI的維持時間（hold time）。當資料D[7]、D[8]不相同時，所選出的輸出資料信號（第一取樣資料Q[2]）可滿足具有大於0.5UI的設定時間，且具有大於0.25UI的維持時間。
以下請參照圖6A以及圖6B，圖6A以及圖6B繪示本發明實施例的時脈資料校正電路在時脈信號相位超前時的動作波形圖。在圖6A中，依據時脈信號CK[0]~CK[4]分別取樣所獲得的第一取樣資料Q[0]、Q[1]、Q[2]、Q[3]以及Q[4]可分別如圖6A所示。當時脈信號相位超前資料信號0至0.25UI時，且當資料信號DATA中的資料D[6]與D[7]相同時，依據時脈信號CK[16]的第二個取樣點對資料信號DATA進行取樣所得的第一取樣資料Q[0]、Q[1]、Q[2]、Q[3]以及Q[4]（即為第二取樣資料RQ[0]、RQ[1]、RQ[2]、RQ[3]以及RQ[4]）分別為資料D[6]、D[7]、D[7]、D[7]以及D[7]，可以皆為邏輯1或邏輯0。在這樣的條件下，依據第二取樣資料的變化狀態，本發明實施例的資料比較器所產生的狀態旗標S[2]、S[1]、S[0]可以分別為邏輯1、1、1。進一步的，資料選擇器可以依據為邏輯1、1、1的狀態旗標S[2]、S[1]、S[0]，參照表2，選擇出位於中間的第一取樣資料Q[2]（等於第二取樣資料RQ[2]）以作為輸出資料信號。
承上述，當資料信號DATA中的資料D[6]與D[7]不相同時，依據時脈信號CK[16]的第二個取樣點對資料信號DATA進行取樣所得的第一取樣資料Q[0]、Q[1]、Q[2]、Q[3]以及Q[4]（即為第二取樣資料RQ[0]、RQ[1]、RQ[2]、RQ[3]以及RQ[4]）分別為資料D[6]、D[7]、D[7]、D[7]以及D[7]，可以為邏輯0、1、1、1、1或邏輯1、0、0、0、0。在這樣的條件下，依據第二取樣資料的變化狀態，本發明實施例的資料比較器所產生的狀態旗標S[2]、S[1]、S[0]可以分別為邏輯1、1、0。進一步的，資料選擇器可以依據為邏輯1、1、0的狀態旗標S[2]、S[1]、S[0]，參照表2，選擇出第一取樣資料Q[2]（等於第二取樣資料RQ[2]）以作為輸出資料信號。
在圖6A的實施例中，當資料D[6]、D[7]相同時，所選出的輸出資料信號（第一取樣資料Q[2]）可滿足具有大於1.25UI的設定時間（setup time），且具有大於0.5UI的維持時間（hold time）。當資料D[6]、D[7]不相同時，所選出的輸出資料信號（第一取樣資料Q[2]）可滿足具有大於0.25UI的設定時間，且具有大於0.5UI的維持時間。
在圖6B中，依據時脈信號CK[0]~CK[4]分別取樣所獲得的第一取樣資料Q[0]、Q[1]、Q[2]、Q[3]以及Q[4]可分別如圖6B所示。當時脈信號相位超前資料信號0.25至0.5UI時，且當資料信號DATA中的資料D[6]與D[7]相同時，依據時脈信號CK[16]的第二個取樣點對資料信號DATA進行取樣所得的第一取樣資料Q[0]、Q[1]、Q[2]、Q[3]以及Q[4]（即為第二取樣資料RQ[0]、RQ[1]、RQ[2]、RQ[3]以及RQ[4]）分別為資料D[6]、D[6]、D[7]、D[7]以及D[7]，可以皆為邏輯1或邏輯0。在這樣的條件下，依據第二取樣資料的變化狀態，本發明實施例的資料比較器所產生的狀態旗標S[2]、S[1]、S[0]可以分別為邏輯1、1、1。進一步的，資料選擇器可以依據為邏輯1、1、1的狀態旗標S[2]、S[1]、S[0]，參照表2，選擇出位於中間的第一取樣資料Q[2]（等於第二取樣資料RQ[2]）以作為輸出資料信號。
承上述，當資料信號DATA中的資料D[6]與D[7]不相同時，依據時脈信號CK[16]的第二個取樣點對資料信號DATA進行取樣所得的第一取樣資料Q[0]、Q[1]、Q[2]、Q[3]以及Q[4]（即為第二取樣資料RQ[0]、RQ[1]、RQ[2]、RQ[3]以及RQ[4]）分別為資料D[6]、D[6]、D[7]、D[7]以及D[7]，可以為邏輯0、0、1、1、1或邏輯1、1、0、0、0。在這樣的條件下，依據第二取樣資料的變化狀態，本發明實施例的資料比較器所產生的狀態旗標S[2]、S[1]、S[0]可以分別為邏輯1、0、0。進一步的，資料選擇器可以依據為邏輯1、0、0的狀態旗標S[2]、S[1]、S[0]，參照表2，選擇出第一取樣資料Q[3]（等於第二取樣資料RQ[3]）以作為輸出資料信號。
在圖6B的實施例中，當資料D[6]、D[7]相同時，所選出的輸出資料信號（第一取樣資料Q[2]）可滿足具有大於1.0UI的設定時間（setup time），且具有大於0.75UI的維持時間（hold time）。當資料D[6]、D[7]不相同時，所選出的輸出資料信號（第一取樣資料Q[3]）可滿足具有大於0.25UI的設定時間，且具有大於0.5UI的維持時間。
以下請參照圖7，圖7繪示本發明另一實施例的時脈資料校正電路的示意圖。時脈資料校正電路700包括比較器710、多相位時脈產生器720、取樣器731~737、資料比較器741~747、資料選擇器750以及資料重計時電路760。與圖1實施例不同的，時脈資料校正電路700另包括資料重計時電路760。資料重計時電路760耦接在資料選擇器750的輸出端。資料重計時電路760接收資料選擇器750產生的輸出資料信號SQ[7:1]，並接收多個時脈信號CK[27:0]的其中之一。資料重計時電路760依據所接收的時脈信號來對輸出資料信號SQ[7:1]重新計時以產生多個重計時後輸出資料信號OUT[7:1]。資料重計時電路760可應用多個正反器來構成。在本實施例中，資料重計時電路760可選擇接收時脈信號CK[16]或CK[0]來做為重新計時的基準。
以下請參照圖8，圖8繪示本發明實施例的時脈資料校正電路中的多相位時脈產生器的實施方式的示意圖。多相位時脈產生器800包括比較器810以及鎖相電路820。比較器810比較輸入時脈CLK_INP以及輸入時脈信號CLK_INN來產生參考時脈CKR。鎖相電路820接收參考時脈CKR，並針對參考時脈CKR進行相位鎖定動作並據以產生多個不同相位的時脈信號CK[27:0]。
在細節上，比較器810可應用運算放大器來實施，其中，運算放大器的正輸入端接收輸入時脈CLK_INP，其負輸入端可接收輸入時脈信號CLK_INN。運算放大器的輸出端則可產生參考時脈CKR。鎖相電路820則可以為相位鎖定迴路（phase lock loop）或延遲鎖定迴路（delay lock loop）。本領域具通常知識者可以應用任意熟知的相位鎖定迴路電路或延遲鎖定迴路電路來實施鎖相電路820，沒有一定的限制。
綜上所述，本發明利用具有多個不同相位的時脈信號針對資料信號進行取樣，並依判斷連續多個取樣資料的變化狀態，來選擇多個取樣資料的其中之一，以作為合適的輸出資料信號。如此一來，選出的輸出資料信號可具有足夠長的保持時間以及設定時間，可改善時脈與資料間的歪斜容忍度，提升資料的可靠度。
100、700:時脈資料校正電路 110、710:比較器 120、720、800:多相位時脈產生器 131~137、200、731~737:取樣器 141~147、741、747:資料比較器 150、400、750:資料選擇器 310:邏輯電路 411~417:多工器 760:資料重計時電路 810:比較器 820:鎖相電路 CK[27:0]、CK[4X]~CK[4X+4]:時脈信號 CKE:時脈端 CKR:參考時脈 CLK_INP、CLK_INN:輸入時脈 D:資料端 DATA:資料信號 DATA_INP、DATA_INN:輸入資料 DFF1~DFF5:正反器 GC1~GC3:閘控器 NO1~NO3:反或閘 O:輸出端 OUT[7:1]:重計時後輸出資料信號 Q[27:0]:第一取樣資料信號 RQ[3:1]~RQ[27:25]、RQ[4X]~RQ[4X+4]:第二取樣資料 S_0[2:1]~S_6[2:1]、S[0]~S[2]:狀態旗標 SQ[7:1]:輸出資料信號 XNOR1~XNOR3、AD1:邏輯閘 XOR1~XOR6:互斥或閘
圖1繪示本發明一實施例的時脈資料校正電路的示意圖。 圖2繪示本發明實施例的時脈資料校正電路中的取樣器的實施方式的示意圖。 圖3繪示本發明實施例的時脈資料校正電路中的資料比較器的實施方式的示意圖。 圖4A繪示本發明實施例的時脈資料校正電路中的資料選擇器的實施方式的示意圖。 圖4B繪示本發明實施例的資料選擇器中多工器的實施細節。 圖5A以及圖5B繪示本發明實施例的時脈資料校正電路在時脈信號相位落後時的動作波形圖。 圖6A以及圖6B繪示本發明實施例的時脈資料校正電路在時脈信號相位超前時的動作波形圖。 圖7繪示本發明另一實施例的時脈資料校正電路的示意圖。 圖8繪示本發明實施例的時脈資料校正電路中的多相位時脈產生器的實施方式的示意圖。
100:時脈資料校正電路
110:比較器
120:多相位時脈產生器
131~137:取樣器
141~147:資料比較器
150:資料選擇器
DATA_INP、DATA_INN:輸入資料
DATA:資料信號
CLK_INP、CLK_INN:輸入時脈
CK[27：0]:時脈信號
Q[27：0]:第一取樣資料信號
RQ[3：1]~RQ[27：25]:第二取樣資料
S_0[2：1]~S_6[2：1]:狀態旗標
SQ[7：1]:輸出資料信號

Claims (10)

  1. 一種時脈資料校正電路，包括：一第一比較器，依據比較一第一輸入資料以及一第二輸入資料以產生一資料信號；一多相位時脈產生器，依據比較一第一輸入時脈以及一第二輸入時脈信號來以產生分別具有不同相位的多個時脈信號，該些時脈信號分為多個時脈分群；多個取樣器，分別依據該些時脈分群以針對該資料信號進行取樣來分別產生多個第一取樣資料信號分群；多個資料比較器，依據該些時脈信號中的多個選中時脈以分別取樣該些第一取樣資料分群，分別產生多個第二取樣資料分群，各該資料比較器依據各該第二取樣資料分群的多個第二取樣資料的變化狀態來產生多個狀態旗標；以及一資料選擇器，依據該些狀態旗標以選取該些第二取樣資料，以產生多個輸出資料信號。
  2. 如請求項1所述的時脈資料校正電路，其中第X個資料比較器依據第4X+16個時脈信號以對第4X個第一取樣資料至第4X+4個第一取樣資料進行取樣，來分別產生第4X個第二取樣資料至第4X+4個第二取樣資料，其中X為不小於0的整數。
  3. 如請求項2所述的時脈資料校正電路，其中該第X個資料比較器更依據該第4X個第二取樣資料至第4X+2個第二取樣資料的變化狀態來產生一第一狀態旗標；依據該第4X+1個第二取 樣資料至第4X+3個第二取樣資料的變化狀態來產生一第二狀態旗標；以及，依據該第4X+2個第二取樣資料至第4X+4個第二取樣資料的變化狀態來產生一第三狀態旗標。
  4. 如請求項3所述的時脈資料校正電路，其中該第X個資料比較器包括：多個正反器，分別接收該第4X個第一取樣資料至該第4X+4個第一取樣資料，用以依據該第4X+16個時脈信號以對該第4X個第一取樣資料至該第4X+4個第一取樣資料進行取樣，以分別產生該第4X個第二取樣資料至該第4X+4個第二取樣資料；以及一邏輯電路，依據使該第4X個第二取樣資料至第4X+2個第二取樣資料進行比較來產生該第一狀態旗標；依據使該第4X+1個第二取樣資料至第4X+3個第二取樣資料進行比較來產生該第二狀態旗標；以及，依據使該第4X+2個第二取樣資料至第4X+4個第二取樣資料進行比較來產生該第三狀態旗標。
  5. 如請求項1所述的時脈資料校正電路，其中對應第X個資料比較器，該資料選擇器在多個第一狀態旗標均相同，多個第二狀態旗標均相同且多個第三狀態旗標均相同時，依據各該第一狀態旗標至各該第三狀態旗標以分別產生多個選擇信號，並依據該些選擇信號以選取該些第二取樣資料以產生該些輸出資料信號。
  6. 如請求項5所述的時脈資料校正電路，其中該資料選擇器包括： 多個第一邏輯閘，針對該些第一狀態旗標執行一互斥或邏輯運算，以產生一第一運算值；多個第二邏輯閘，針對該些第二狀態旗標執行該互斥或邏輯運算，以產生一第二運算值；多個第三邏輯閘，針對該些第三狀態旗標執行該互斥或邏輯運算，以產生一第三運算值；一第四邏輯閘，針對該第一運算值、該第二運算值、該第三運算值進行一及運算以產生一第四運算值；以及多個閘控器，依據該第四運算值以選擇該些第一狀態旗標以分別產生該些選擇信號。
  7. 如請求項6所述的時脈資料校正電路，其中對應該第X個資料比較器，該資料選擇器更包括：一多工器，依據該些選擇信號以選擇該第4X+1個第二取樣資料至第4X+3個第二取樣資料的其中之一以產生第X+1個輸出資料信號。
  8. 如請求項1所述的時脈資料校正電路，其中該多相位時脈產生器包括：一第二比較器，比較一第一輸入時脈以及一第二輸入時脈信號來產生一參考時脈；以及一鎖相電路，針對該參考時脈進行相位鎖定動作並據以產生該些時脈信號。
  9. 如請求項8所述的時脈資料校正電路，其中該鎖相電路為延遲鎖相迴路或相位鎖相迴路。
  10. 如請求項1所述的時脈資料校正電路，更包括：一資料重計時電路，依據該些時脈信號的其中之一，來對該些輸出資料信號重新計時以產生多個重計時後輸出資料信號。
TW110113597A 2021-04-15 2021-04-15 時脈資料校正電路 TWI775389B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW110113597A TWI775389B (zh) 2021-04-15 2021-04-15 時脈資料校正電路
US17/394,299 US11582018B2 (en) 2021-04-15 2021-08-04 Clock data calibration circuit
CN202111054808.4A CN115225083A (zh) 2021-04-15 2021-09-09 时钟数据校正电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110113597A TWI775389B (zh) 2021-04-15 2021-04-15 時脈資料校正電路

Publications (2)

Publication Number Publication Date
TWI775389B true TWI775389B (zh) 2022-08-21
TW202243434A TW202243434A (zh) 2022-11-01

Family

ID=83601765

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110113597A TWI775389B (zh) 2021-04-15 2021-04-15 時脈資料校正電路

Country Status (3)

Country Link
US (1) US11582018B2 (zh)
CN (1) CN115225083A (zh)
TW (1) TWI775389B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11935577B2 (en) * 2022-02-08 2024-03-19 Faraday Technology Corp. Physical interface and associated signal processing method for clock domain transfer of quarter-rate data

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7844021B2 (en) * 2006-09-28 2010-11-30 Agere Systems Inc. Method and apparatus for clock skew calibration in a clock and data recovery system using multiphase sampling
TW201404105A (zh) * 2012-07-06 2014-01-16 Novatek Microelectronics Corp 時脈資料回復電路及方法
US20150207617A1 (en) * 2014-01-22 2015-07-23 Kabushiki Kaisha Toshiba Reception circuit and communication system
TW201739207A (zh) * 2016-04-25 2017-11-01 創意電子股份有限公司 時脈資料回復裝置與方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7386080B2 (en) * 2003-09-30 2008-06-10 Intel Corportion High-speed data sampler for optical interconnect
CN101512956B (zh) 2006-08-29 2012-05-30 皇家飞利浦电子股份有限公司 用于高速lvds通信的同步的方法和设备
US7795926B2 (en) * 2008-04-11 2010-09-14 Faraday Technology Corp. Phase detector for half-rate bang-bang CDR circuit
JP2013102372A (ja) 2011-11-09 2013-05-23 Renesas Electronics Corp クロックデータリカバリ回路およびそれを内蔵する送受信半導体集積回路
CN102857220A (zh) * 2011-12-27 2013-01-02 龙迅半导体科技(合肥)有限公司 Usb2.0高速模式的串行时钟恢复电路
GB2498937A (en) * 2012-01-31 2013-08-07 Texas Instruments Ltd A high data rate SerDes receiver arranged to receive input from a low data rate SerDes transmitter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7844021B2 (en) * 2006-09-28 2010-11-30 Agere Systems Inc. Method and apparatus for clock skew calibration in a clock and data recovery system using multiphase sampling
TW201404105A (zh) * 2012-07-06 2014-01-16 Novatek Microelectronics Corp 時脈資料回復電路及方法
US20150207617A1 (en) * 2014-01-22 2015-07-23 Kabushiki Kaisha Toshiba Reception circuit and communication system
TW201739207A (zh) * 2016-04-25 2017-11-01 創意電子股份有限公司 時脈資料回復裝置與方法

Also Published As

Publication number Publication date
CN115225083A (zh) 2022-10-21
US11582018B2 (en) 2023-02-14
US20220337385A1 (en) 2022-10-20
TW202243434A (zh) 2022-11-01

Similar Documents

Publication Publication Date Title
TWI622270B (zh) 用於平衡高速串列數位介面之信道之間的偏斜之方案
US8941415B2 (en) Edge selection techniques for correcting clock duty cycle
TWI467919B (zh) 具有改良相位差之多相位時脈信號產生電路及其控制方法
JP2002281007A (ja) 信号発生回路、クロック復元回路、検証回路、データ同期回路およびデータ復元回路
US9154291B2 (en) Differential signal skew adjustment method and transmission circuit
US20110309865A1 (en) Parallel synchronizing cell with improved mean time between failures
US10476707B2 (en) Hybrid half/quarter-rate DFE
CN111512369A (zh) 多通道数据接收器的时钟数据恢复
WO2012129956A1 (zh) 防止延迟锁相环错误锁定的方法及系统
WO2016021840A1 (ko) 지연 동기화 루프 기반의 클럭 전송형 수신기
JP5286845B2 (ja) データリカバリ回路
TWI775389B (zh) 時脈資料校正電路
TW201618471A (zh) 相位偵測器及相關的相位偵測方法
US9705510B2 (en) CDR control circuit, CDR circuit, and CDR control method
KR101923012B1 (ko) 고속 프로그래밍 가능 클록 분할기
CN111431524B (zh) 延迟锁相环、锁相方法、多相位时钟生成电路及电子设备
US9998102B2 (en) Phase and frequency control circuit and system including the same
US9537475B1 (en) Phase interpolator device using dynamic stop and phase code update and method therefor
JPH02107036A (ja) ビット位相同期回路
CN114520651A (zh) 脉冲宽度减小的脉冲宽度调制器
US20240072812A1 (en) Synchronous alignment of multiple high-speed dividers
TWI751767B (zh) 一種用於低功率應用的時脈資料回復迴路穩定性改善裝置及相位偵測器
CN114337661B (zh) 基于pll电路的小数分频和动态移相系统
CN116683896B (zh) 一种占空比可调电路、芯片及电子设备
JPH03240336A (ja) ビット位相同期回路

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent