TWI775053B - 時脈資料回復電路、記憶體儲存裝置及訊號產生方法 - Google Patents

時脈資料回復電路、記憶體儲存裝置及訊號產生方法 Download PDF

Info

Publication number
TWI775053B
TWI775053B TW109106447A TW109106447A TWI775053B TW I775053 B TWI775053 B TW I775053B TW 109106447 A TW109106447 A TW 109106447A TW 109106447 A TW109106447 A TW 109106447A TW I775053 B TWI775053 B TW I775053B
Authority
TW
Taiwan
Prior art keywords
signal
phase
circuit
voting
voltage
Prior art date
Application number
TW109106447A
Other languages
English (en)
Other versions
TW202133561A (zh
Inventor
吳仁鉅
鄭柏旻
蘇文建
余家輝
Original Assignee
群聯電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群聯電子股份有限公司 filed Critical 群聯電子股份有限公司
Priority to TW109106447A priority Critical patent/TWI775053B/zh
Priority to US16/822,025 priority patent/US11139816B2/en
Publication of TW202133561A publication Critical patent/TW202133561A/zh
Application granted granted Critical
Publication of TWI775053B publication Critical patent/TWI775053B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/097—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a comparator for comparing the voltages obtained from two frequency to voltage converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Communication Control (AREA)

Abstract

本發明的範例實施例提供一種時脈資料回復電路，其包括相位偵測電路、第一投票電路、低通濾波電路及相位內插電路。所述相位偵測電路用以接收第一訊號與時脈訊號並產生相位訊號。所述第一投票電路用以根據所述相位訊號對至少一電容元件進行充電並根據充電結果產生第一投票訊號。所述低通濾波電路用以根據所述第一投票訊號產生相位控制訊號。所述相位內插電路用以根據所述相位控制訊號產生所述時脈訊號。

Description

時脈資料回復電路、記憶體儲存裝置及訊號產生方法
本發明是有關於一種訊號處理技術，且特別是有關於一種時脈資料回復電路、記憶體儲存裝置及訊號產生方法。
數位相機、行動電話與MP3播放器在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)(例如，快閃記憶體)具有資料非揮發性、省電、體積小，以及無機械結構等特性，所以非常適合內建於上述所舉例的各種可攜式多媒體裝置中。
圖1A繪示傳統的時脈資料回復電路的示意圖。請參照圖1A，傳統的時脈資料回復電路10包括相位偵測器11、投票電路12(亦稱為數位式投票電路)、數位濾波器13及相位內插器14。相位偵測器11可接收資料訊號DATA與還原(recovered)時脈訊號CLK。相位偵測器11可比較資料訊號DATA與還原時脈訊號CLK的相位並輸出比較結果。投票電路12可根據相位偵測器11的輸出統計訊號DATA與還原時脈訊號CLK的相位之間相互領先及/或落後的次數並輸出降速後的統計結果。數位濾波器13可根據降速後的統計結果指示相位內插器14調整還原時脈訊號的相位。藉此，還原時脈訊號可被鎖定至資料訊號DATA上正確的取樣點。
圖1B繪示數位式投票電路的示意圖。請參照圖1B，以圖1A的投票電路12為例，訊號Q0~Q2會在時脈訊號CLK的多個周期中被取樣，並經由正反器FF0~FF3及邏輯元件L1與L2而將結果累加並輸出帶有累加資訊的訊號Q3。
在高速序列傳輸中，時脈資料回復電路10對訊號的抖動容忍度(jitter tolerance)可用於評估接收端的資料接收能力，且時脈資料回復電路10的反應時間直接影響抖動容忍度。在高速應用時，數位式投票電路(例如投票電路12)需對資料訊號DATA作多個週期的取樣(如圖1B所示)，使得反應時間增加，進而導致時脈資料回復電路10對訊號的抖動容忍度降低。
本發明的範例實施例提供一種時脈資料回復電路、記憶體儲存裝置及訊號產生方法，可提高時脈資料回復電路的工作效率。
本發明的範例實施例提供一種時脈資料回復電路，其包括相位偵測電路、第一投票電路、低通濾波電路及相位內插電路。所述相位偵測電路用以接收第一訊號與時脈訊號並產生相位訊號。所述第一投票電路耦接至所述相位偵測電路並用以根據所述相位訊號對至少一電容元件進行充電並根據充電結果產生第一投票訊號。所述低通濾波電路耦接至所述第一投票電路並用以根據所述第一投票訊號產生相位控制訊號。所述相位內插電路耦接至所述相位偵測電路與所述低通濾波電路並用以根據所述相位控制訊號產生所述時脈訊號。
在本發明的一範例實施例中，所述第一投票電路包括電流積分電路，其耦接至所述相位偵測電路並且用以根據所述相位訊號產生第一充電電壓與第二充電電壓。所述第一充電電壓用以對所述第一電容元件充電，且所述第二充電電壓用以對所述第二電容元件充電。
在本發明的一範例實施例中，所述第一投票電路包括比較電路，其用以比較所述第一電壓與所述第二電壓並根據所述數值關係產生所述第一投票訊號。
在本發明的一範例實施例中，所述第一投票電路更包括取樣時脈產生電路，其耦接至所述比較電路並根據所述時脈訊號產生一取樣時脈訊號。所述比較電路響應於所述取樣時脈訊號而比較所述第一電壓與所述第二電壓。
在本發明的一範例實施例中，所述的時脈資料回復電路更包括第二投票電路與多工器。所述第二投票電路耦接至所述相位偵測電路並根據所述相位訊號產生第二投票訊號。所述多工器耦接至所述第二投票電路與所述低通濾波電路。其中所述多工器用以提供所述第一投票訊號與所述第二投票訊號的至少其中之一至所述低通濾波電路。
本發明的範例實施例另提供一種記憶體儲存裝置，其包括連接介面單元、可複寫式非揮發性記憶體模組、記憶體控制電路單元及時脈資料回復電路。所述連接介面單元用以耦接至主機系統。所述記憶體控制電路單元耦接至所述連接介面單元與所述可複寫式非揮發性記憶體模組。所述時脈資料回復電路設置於所述連接介面單元、所述可複寫式非揮發性記憶體模組或所述記憶體控制電路單元中，且所述時脈資料回復電路包括第一投票電路。所述時脈資料回復電路用以接收第一訊號與時脈訊號並產生相位訊號。所述時脈資料回復電路更用以根據所述相位訊號對所述第一投票電路中的至少一電容元件進行充電並根據充電結果產生第一投票訊號。所述時脈資料回復電路更用以根據所述第一投票訊號產生相位控制訊號。所述時脈資料回復電路更用以根據所述相位控制訊號產生所述時脈訊號。
在本發明的一範例實施例中，所述至少一電容元件包括第一電容元件與第二電容元件。所述第一電容元件與所述第二電容元件的至少其中之一根據所述相位訊號進行充電。所述充電結果反映所述第一電容元件的第一電壓與所述第二電容元件的第二電壓之間的數值關係。
在本發明的一範例實施例中，所述電流積分電路包括至少一第一開關與至少一第二開關。所述至少一第一開關耦接至至少一電流源並且用以響應於所述相位訊號中的第一相位訊號而導通並產生所述第一充電電壓。所述至少一第二開關耦接至所述至少一電流源並且用以響應於所述相位訊號中的第二相位訊號而導通並產生所述第二充電電壓。
在本發明的一範例實施例中，所述第一投票電路用以比較所述第一電壓與所述第二電壓並根據所述數值關係產生所述第一投票訊號。
在本發明的一範例實施例中，所述第一投票電路更用以根據所述時脈訊號產生一取樣時脈訊號。第一投票電路更用以響應於所述取樣時脈訊號而比較所述第一電壓與所述第二電壓。
在本發明的一範例實施例中，所述時脈資料回復電路更包括第二投票電路。所述第二投票電路用以根據所述相位訊號產生第二投票訊號。所述第二投票電路更用以經由多工器提供所述第一投票訊號與所述第二投票訊號的至少其中之一至低通濾波電路。
在本發明的一範例實施例中，所述第一投票電路受所述時脈訊號的上升緣觸發以產生所述第一投票訊號。所述第二投票電路受所述時脈訊號的下降緣觸發以產生所述第二投票訊號。
在本發明的一範例實施例中，在所述第一投票電路對所述至少一電容元件充電之期間，所述第二投票電路被重置。
本發明的範例實施例提供一種訊號產生方法，其用於記憶體儲存裝置。所述訊號產生方法包括：接收第一訊號與時脈訊號並產生相位訊號；根據所述相位訊號對至少一電容元件進行充電並根據充電結果產生第一投票訊號；根據所述第一投票訊號產生相位控制訊號；以及根據所述相位控制訊號產生所述時脈訊號。
在本發明的一範例實施例中，所述相位訊號包括第一相位訊號與第二相位訊號。所述第一相位訊號反映所述第一訊號的相位領先所述時脈訊號的相位。所述第二相位訊號反映所述第一訊號的所述相位落後所述時脈訊號的所述相位。
在本發明的一範例實施例中，所述至少一電容元件包括第一電容元件與第二電容元件。根據所述相位訊號對所述至少一電容元件進行充電的步驟包括：根據所述相位訊號對所述第一電容元件與所述第二電容元件的至少其中之一進行充電。所述充電結果反映所述第一電容元件的第一電壓與所述第二電容元件的一第二電壓之間的數值關係。
在本發明的一範例實施例中，根據所述相位訊號對所述第一電容元件與所述第二電容元件的所述至少其中之一進行充電的步驟包括：根據所述相位訊號產生第一充電電壓與第二充電電壓；使用所述第一充電電壓對所述第一電容元件充電；以及使用所述第二充電電壓對所述第二電容元件充電。
在本發明的一範例實施例中，根據所述相位訊號產生所述第一充電電壓與所述第二充電電壓的步驟包括：響應於所述相位訊號中的第一相位訊號而導通至少一第一開關以產生所述第一充電電壓，其中所述至少一第一開關耦接至至少一電流源；以及響應於所述相位訊號中的第二相位訊號而導通至少一第二開關並產生所述第二充電電壓，其中所述至少一第二開關耦接至所述至少一電流源。
在本發明的一範例實施例中，根據所述充電結果產生所述第一投票訊號的步驟包括：比較所述第一電壓與所述第二電壓並根據所述數值關係產生所述第一投票訊號。
在本發明的一範例實施例中，所述的訊號產生方法更包括：根據所述時脈訊號產生取樣時脈訊號；以及響應於所述取樣時脈訊號而比較所述第一電壓與所述第二電壓。
在本發明的一範例實施例中，所述的訊號產生方法更包括：根據所述相位訊號產生第二投票訊號；以及根據所述第二投票訊號產生所述相位控制訊號。
在本發明的一範例實施例中，所述的訊號產生方法更包括：響應於所述時脈訊號的上升緣而產生所述第一投票訊號；以及響應於所述時脈訊號的下降緣而產生所述第二投票訊號。
在本發明的一範例實施例中，所述的訊號產生方法更包括：在對所述至少一電容元件充電之期間，重置用於產生所述第二投票訊號的第二投票電路。
基於上述，在接收第一訊號與時脈訊號並產生相位訊號之後，第一投票電路中的至少一電容元件可根據相位訊號進行充電。根據充電結果，第一投票訊號可被產生。根據第一投票訊號，相位控制訊號可被產生並且用於產生所述時脈訊號(即還原時脈訊號)。藉此，可有效提高時脈資料回復電路的工作效率。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
以下提出多個範例實施例來說明本發明，然而本發明不僅限於所例示的多個範例實施例。又範例實施例之間也允許有適當的結合。在本案說明書全文(包括申請專利範圍)中所使用的「耦接」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。此外，「訊號」一詞可指至少一電流、電壓、電荷、溫度、資料、或任何其他一或多個訊號。
圖2是根據本發明的一範例實施例所繪示的時脈與資料回復電路的示意圖。請參照圖2，時脈與資料回復電路20包括相位偵測電路21、投票電路(亦稱為第一投票電路)22、低通濾波電路23及相位內插電路24。相位偵測電路21可用以接收訊號DATA與訊號CLK。相位偵測電路21可偵測訊號DATA與訊號CLK之間的相位相對關係(例如相位差)並產生訊號PS。例如，訊號PS可反映在某一時間點，訊號DATA的相位是領先或落後訊號CLK的相位。
在一範例實施例中，訊號DATA亦稱為第一訊號或資料訊號。在一範例實施例中，訊號CLK亦稱為時脈訊號或還原時脈訊號。在一範例實施例中，訊號PS亦稱為相位訊號。
投票電路22耦接至相位偵測電路21與低通濾波電路23。投票電路22包括至少一個電容元件201。電容元件201可用於充電與放電。投票電路22可根據訊號PS對電容元件201進行充電並根據電容元件201的充電結果產生訊號VS(1)。換言之，訊號VS(1)可反映電容元件201的充電結果。在一範例實施例中，訊號VS(1)亦稱為第一投票訊號。
低通濾波電路23耦接至投票電路22與相位內插電路24。低通濾波電路23可根據訊號VS(1)產生訊號PCS。例如，訊號PCS可用以指示相位內插電路24產生具有某一特定相位的訊號CLK。在一範例實施例中，訊號PCS亦稱為相位控制訊號。相位內插電路24耦接至低通濾波電路23與相位偵測電路21。相位內插電路24可根據訊號PCS產生訊號CLK。
在一範例實施例中，訊號PS包括訊號UP與DN。訊號UP可反映訊號DATA的相位領先訊號CLK的相位。訊號DN可反映訊號DATA的相位落後訊號CLK的相位。在一範例實施例中，訊號UP亦稱為第一相位訊號。在一範例實施例中，訊號DN亦稱為第二相位訊號。
在一範例實施例中，電容元件201的數目至少為兩個，其中一個亦稱為第一電容元件，其中的另一個亦稱為第二電容元件。在一範例實施例中，第一電容元件與第二電容元件的至少其中之一可根據訊號PS進行充電。此外，所述充電結果可反映第一電容元件的電壓(亦稱為第一電壓)與第二電容元件的電壓(亦稱為第二電壓)之間的數值關係。例如，此數值關係可反映第一電壓大於、等於或小於第二電壓。
在一範例實施例中，時脈與資料回復電路20可藉由相位偵測電路21、投票電路22、低通濾波電路23及相位內插電路24的共同運作而逐漸將訊號CLK的相位與訊號DATA的相位保持同步。當訊號DATA的相位發生變化時，時脈與資料回復電路20可再次將訊號CLK的相位與訊號DATA的相位保持同步。在一範例實施例中，使訊號CLK的相位與訊號DATA的相位保持同步之操作亦稱為鎖相。
圖3是根據本發明的一範例實施例所繪示的投票電路的示意圖。請參照圖3，以圖2的投票電路22為例，投票電路22包括電流積分電路31、電容元件301(即第一電容元件)、電容元件302(即第二電容元件)及比較電路32。電流積分電路31可接收訊號UP、DN及CLK。電流積分電路31可根據訊號UP、DN及CLK產生電壓V(UP)與V(DN)。訊號UP與DN可包含於圖2的訊號PS中。在一範例實施例中，電壓V(UP)亦稱為第一充電電壓。在一範例實施例中，電壓V(DN)亦稱為第二充電電壓。電壓V(UP)可用以對電容元件301充電。電壓V(DN)可用以對電容元件302充電。
在一範例實施例中，電壓V(UP)是根據訊號UP而產生，以反映在某一時間點訊號DATA的相位領先訊號CLK的相位。在一範例實施例中，電壓V(DN)是根據訊號DN而產生，以反映在某一時間點訊號DATA的相位落後訊號CLK的相位。
在一範例實施例中，電容元件301的電壓(即第一電壓)可反映在某一時間範圍內，訊號DATA的相位領先訊號CLK的相位的次數。在一範例實施例中，電容元件302的電壓(即第二電壓)可反映在某一時間範圍內，訊號DATA的相位落後訊號CLK的相位的次數。例如，在某一時間範圍內，若訊號DATA的相位領先訊號CLK的相位的次數多於訊號DATA的相位落後訊號CLK的相位的次數，則經充電的電容元件301的電壓(即第一電壓)可高於經充電的電容元件302的電壓(即第二電壓)。或者，在某一時間範圍內，若訊號DATA的相位落後訊號CLK的相位的次數多於訊號DATA的相位領先訊號CLK的相位的次數，則經充電的電容元件301的電壓(即第一電壓)可低於經充電的電容元件302的電壓(即第二電壓)。
比較電路32耦接至電容元件301與302。比較電路32可用以比較電容元件301的電壓(即第一電壓)與的電容元件302的電壓(即第二電壓)並根據第一電壓與第二電壓之間的數值關係產生訊號VS(1)。例如，訊號VS(1)可包括訊號R(UP)與R(DN)。訊號R(UP)可反映第一電壓與第二電壓之間的某一數值關係(亦稱為第一數值關係)。訊號R(DN)可反映第一電壓與第二電壓之間的另一數值關係(亦稱為第二數值關係)。
在一範例實施例中，第一數值關係為第一電壓高於第二電壓，且第二數值關係為第一電壓低於第二電壓。在一範例實施例中，若經充電的電容元件301的電壓(即第一電壓)高於經充電的電容元件302的電壓(即第二電壓)，則比較電路32可輸出訊號R(UP)，以反映在某一時間範圍內，訊號DATA的相位領先訊號CLK的相位的次數多於訊號DATA的相位落後訊號CLK的相位的次數。在一範例實施例中，若經充電的電容元件301的電壓(即第一電壓)低於經充電的電容元件302的電壓(即第二電壓)，則比較電路32可輸出訊號R(DN)，以反映在某一時間範圍內，訊號DATA的相位落後訊號CLK的相位的次數多於訊號DATA的相位領先訊號CLK的相位的次數。圖2的低通濾波電路23可根據訊號R(UP)及/或R(DN)來產生訊號CS，以調整訊號CLK的相位及/或頻率。
在一範例實施例中，比較電路32包括比較元件321與322。比較元件321與322皆可用以比較第一電壓與第二電壓。響應於第一電壓與第二電壓之間的第一數值關係(例如第一電壓大於第二電壓)，比較元件321可輸出訊號R(UP)。響應於第一電壓與第二電壓之間的第二數值關係(例如第一電壓小於第二電壓)，比較元件322可輸出訊號R(DN)。
在一範例實施例中，比較元件321與322皆可進一步接收電壓VREF。在一範例實施例中，電壓VREF亦稱為參考電壓。響應於第一電壓與第二電壓之間的電壓差大於參考電壓，比較元件321可輸出訊號R(UP)。響應於第一電壓與第二電壓之間的電壓差不大於參考電壓，比較元件322可輸出訊號R(DN)。在一範例實施例中，比較元件321與322的至少其中之一為感測放大器。須注意的是，本發明並不限制比較電路32的實際電路結構，只要比較電路32可根據第一電壓與第二電壓之間的數值關係來動態產生訊號R(UP)及/或R(DN)即可。
在一範例實施例中，比較元件321與322是響應於訊號CLK(S)來比較第一電壓與第二電壓。例如，比較元件321與322皆可響應於訊號CLK(S)的上升緣(或下降緣)來比較第一電壓與第二電壓並輸出訊號R(UP)及/或R(DN)。在一範例實施例中，訊號CLK(S)亦稱為取樣時脈訊號。在一範例實施例中，訊號CLK(S)可藉由延遲訊號CLK而獲得。
圖4是根據本發明的一範例實施例所繪示的取樣時脈產生電路的示意圖。請參照圖4，取樣時脈產生電路41可耦接至圖3的比較電路32並用以根據訊號CLK產生訊號CLK(S)。取樣時脈產生電路41可包括延遲元件401與邏輯元件402。例如，延遲元件401可包括至少一個緩衝單元，且邏輯元件402可包括一個且(AND)閘。在一範例實施例中，訊號CLK可經過延遲元件401的延遲並通過邏輯元件402而產生訊號CLK(S)。
圖5是根據本發明的一範例實施例所繪示的電流積分電路的示意圖。請參照圖5，電流積分電路31包括電流源510(1)~510(1)、開關(亦稱為第一開關)501(1)~501(4)、開關(亦稱為第二開關)502(1)~502(4)、開關(亦稱為第三開關)503及開關(亦稱為第四開關)504。響應於訊號CLK的上升緣(或下降緣)，開關503與504可同時被導通。
在一範例實施例中，電流積分電路31包含訊號UP(1)~UP(4)可經由不同相位角的延遲訊號UP而產生並分別提供至開關501(1)~501(4)，以反映4倍的取樣速率。例如，訊號UP(1)可以是經過45度的延遲訊號UP而產生，訊號UP(2)可以是經過90度的延遲訊號UP而產生，訊號UP(3)可以是經過135度的延遲訊號UP而產生，訊號UP(4)可以是經過180度的延遲訊號UP而產生。類似的，訊號DN(1)~DN(4)可經由不同相位角的延遲訊號DN而產生並分別提供至開關502(1)~502(4)，以反映4倍的取樣速率。例如，訊號DN(1)可以是經過45度的延遲訊號DN而產生，訊號DN(2)可以是經過90度的延遲訊號DN而產生，訊號DN(3)可以是經過135度的延遲訊號DN而產生，訊號DN(4)可以是經過180度的延遲訊號DN而產生。須注意的是，在另一範例實施例中，第一開關與第二開關的總數亦可皆為2或其他數值，以反映2倍或其他倍數的取樣速率。
在開關503被導通的期間，開關501(1)~501(4)可響應於訊號UP(1)~UP(4)而導通(或切斷)並產生電壓V(UP)以對電容元件301進行充電。經充電的電容元件301的電壓(即第一電壓)可反映在某一時間範圍內，圖2的訊號DATA的相位領先訊號CLK的相位的次數。類似的，在開關504被導通的期間，開關502(1)~502(4)可響應於訊號DN(1)~DN(4)而導通(或切斷)並產生電壓V(DN)以對電容元件302進行充電。經充電的電容元件302的電壓(即第二電壓)可反映在某一時間範圍內，圖2的訊號DATA的相位落後訊號CLK的相位的次數。
須注意的是，在圖5的另一範例實施例中，第一開關與第二開關的總數皆可以是更多或更少，視訊號DATA的頻率而定。例如，在一範例實施例中，若圖2中訊號DATA的頻率越高，則圖5中的第一開關與第二開關的總數可以對應增加。
在一範例實施例中，可藉由多個投票電路來交替進行充放電並藉由多工器交替輸出充電結果，以更進一步提高時脈資料回復電路的工作效率。
圖6是根據本發明的一範例實施例所繪示的時脈資料回復電路的示意圖。圖7是根據本發明的一範例實施例所繪示的多個投票電路輪流工作的時序示意圖。請參照圖6，相較於圖2的時脈資料回復電路20，在本範例實施例中，時脈資料回復電路60更包括投票電路(亦稱為第二投票電路)62與多工器65。投票電路22與投票電路62可平行耦接於相位偵測電路21與多工器65之間。
類似於投票電路22，投票電路62可根據訊號PS對電容元件601進行充電並根據電容元件601的充電結果產生訊號(亦稱為第二投票訊號)VS(2)。換言之，訊號VS(2)可反映電容元件601的充電結果。須注意的是，投票電路62的電路結構及/或工作原理可相同或相似於投票電路22的電路結構及/或工作原理，在此便不重複贅述。多工器65可根據時脈訊號CLK選擇性地提供訊號VS(1)與VS(2)的至少其中一者提供至低通濾波電路23。
請參照圖7，根據時脈訊號CLK，投票電路22與62可輪流工作。例如，投票電路22可受時脈訊號CLK的上升緣觸發以開始對電容元件201進行充電並產生訊號VS(1)。響應於時脈訊號CLK的上升緣，多工器65可將訊號VS(1)提供至低通濾波電路23。在投票電路22對電容元件201進行充電之期間，投票電路62可被重置。例如，在重置投票電路62之期間，電容元件601可被放電。
另一方面，投票電路62可受時脈訊號CLK的下降緣觸發以開始對電容元件601進行充電並產生訊號VS(2)。響應於時脈訊號CLK的下降緣，多工器65可將訊號VS(2)提供至低通濾波電路23。在投票電路62對電容元件601進行充電之期間，投票電路22可被重置。例如，在重置投票電路22之期間，電容元件201可被放電。藉由投票電路22與投票電路62的輪流運作，時脈資料回復電路60的整體工作效率可被提升。
在一範例實施例中，圖2的時脈資料回復電路20及/或圖6的時脈資料回復電路60可設置於記憶體儲存裝置中。在另一範例實施例中，圖2的時脈資料回復電路20及/或圖6的時脈資料回復電路60亦可設置於其他類型的電子裝置中，而不限於記憶體儲存裝置。
圖8是根據本發明的一範例實施例所繪示的記憶體儲存裝置的示意圖。請參照圖8，記憶體儲存裝置80例如是固態硬碟(Solid State Drive, SSD)等包含可複寫式非揮發性記憶體模組83的記憶體儲存裝置。記憶體儲存裝置80可以與一主機系統一起使用，而主機系統可將資料寫入至記憶體儲存裝置80或從記憶體儲存裝置80中讀取資料。例如，所提及的主機系統為可實質地與記憶體儲存裝置80配合以儲存資料的任意系統，例如，桌上型電腦、筆記型電腦、數位相機、攝影機、通訊裝置、音訊播放器、視訊播放器或平板電腦等。
記憶體儲存裝置80包括連接介面單元81、記憶體控制電路單元82及可複寫式非揮發性記憶體模組83。連接介面單元81用於將記憶體儲存裝置80連接至主機系統。在一範例實施例中，連接介面單元81是相容於序列先進附件(Serial Advanced Technology Attachment, SATA)標準。然而，必須瞭解的是，本發明不限於此，連接介面單元81亦可以是符合並列先進附件(Parallel Advanced Technology Attachment, PATA)標準、高速周邊零件連接介面(Peripheral Component Interconnect Express, PCI Express)標準、通用序列匯流排(Universal Serial Bus, USB)標準或其他適合的標準。連接介面單元81可與記憶體控制電路單元82封裝在一個晶片中，或者連接介面單元81也可以是佈設於一包含記憶體控制電路單元82之晶片外。
記憶體控制電路單元82用以根據主機系統的指令在可複寫式非揮發性記憶體模組83中進行資料的寫入、讀取與抹除等運作。在一範例實施例中，記憶體控制電路單元82亦稱為記憶體控制器或快閃記憶體控制器。
可複寫式非揮發性記憶體模組83是耦接至記憶體控制電路單元82並且用以儲存主機系統所寫入之資料。可複寫式非揮發性記憶體模組83可以是單階記憶胞(Single Level Cell, SLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存1個位元的快閃記憶體模組)、多階記憶胞(Multi Level Cell, MLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存2個位元的快閃記憶體模組)、三階記憶胞(Triple Level Cell，TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存3個位元的快閃記憶體模組)、四階記憶胞(Qual Level Cell，QLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存4個位元的快閃記憶體模組)、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
在一範例實施例中，圖2的時脈資料回復電路20及/或圖6的時脈資料回復電路60可設置於連接介面單元81、記憶體控制電路單元82及/或可複寫式非揮發性記憶體模組83中。
值得一提的是，圖2至圖6所繪示的電子電路結構僅為部分範例實施例中時脈資料回復電路的示意圖，而非用以限定本發明。在部分未提及的應用中，更多的電子元件可以被加入至時脈資料回復電路中或替換部分電子元件，以提供額外、相同或相似的功能。此外，在部分未提及的應用中，時脈資料回復電路內部之電路布局及/或元件耦接關係也可以被適當地改變，以符合實務上的需求。
圖9是根據本發明的一範例實施例所繪示的訊號產生方法的流程圖。請參照圖9，在步驟S901中，接收第一訊號與時脈訊號並產生相位訊號。在步驟S902中，根據所述相位訊號對至少一電容元件進行充電並根據充電結果產生第一投票訊號。在步驟S903中，根據所述第一投票訊號產生相位控制訊號。在步驟S904中，根據所述相位控制訊號產生所述時脈訊號。
然而，圖9中各步驟已詳細說明如上，在此便不再贅述。值得注意的是，圖9中各步驟可以實作為多個程式碼或是電路，本發明不加以限制。此外，圖9的方法可以搭配以上範例實施例使用，也可以單獨使用，本發明不加以限制。
綜上所述，在本發明的範例實施例中，時脈資料回復電路可根據多個訊號彼此間的相位領先及/或落後之資訊來對類比式的投票電路中的電容元件進行充電。根據充電結果，時脈資料回復電路可對時脈訊號的頻率及/或相位進行調整，以達到相位鎖定之目的。相較於傳統的數位投票電路，本發明的範例實施例所提出的時脈資料回復電路可具有更短的反應時間，從而提高時脈資料回復電路的整體工作效率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:時脈資料回復電路 11:相位偵測器 12:投票電路 13:數位濾波器 14:相位內插器 DATA、Q1~Q3:訊號 CLK:還原時脈訊號 FF0~FF3:正反器 L1、L2:邏輯元件 20、60:時脈資料回復電路 21:相位偵測電路 22、62:投票電路 23:低通濾波電路 24:相位內插電路 201:電容元件 31:電流積分電路 32:比較電路 321、322:比較元件 301、302:電容元件 401:延遲元件 402:邏輯元件 510(1)~510(4):電流源 501(1)~501(4)、502(1)~502(4)、503、504:開關 65:多工器 80:記憶體儲存裝置 81:連接介面單元 82:記憶體控制電路單元 83:可複寫式非揮發性記憶體模組 DATA、CLK、PS、VS(1)、PCS、UP、DN、R(UP)、R(DN)、CLK(S)、UP(1)~UP(4)、DN(1)~DN(4)、VS(2):訊號 V(UP)、V(DN)、VREF:電壓 S901:步驟(接收第一訊號與時脈訊號並產生相位訊號) S902:步驟(根據所述相位訊號對至少一電容元件進行充電並根據充電結果產生第一投票訊號) S903:步驟(根據所述第一投票訊號產生相位控制訊號) S904:步驟(根據所述相位控制訊號產生所述時脈訊號)
圖1A繪示傳統的時脈資料回復電路的示意圖。 圖1B繪示數位式投票電路的示意圖。 圖2是根據本發明的一範例實施例所繪示的時脈與資料回復電路的示意圖。 圖3是根據本發明的一範例實施例所繪示的投票電路的示意圖。 圖4是根據本發明的一範例實施例所繪示的取樣時脈產生電路的示意圖。 圖5是根據本發明的一範例實施例所繪示的電流積分電路的示意圖。 圖6是根據本發明的一範例實施例所繪示的時脈資料回復電路的示意圖。 圖7是根據本發明的一範例實施例所繪示的多個投票電路輪流工作的時序示意圖。 圖8是根據本發明的一範例實施例所繪示的記憶體儲存裝置的示意圖。 圖9是根據本發明的一範例實施例所繪示的訊號產生方法的流程圖。
20:時脈資料回復電路
21:相位偵測電路
22:投票電路
23:低通濾波電路
24:相位內插電路
201:電容元件
DATA、CLK、PS、VS(1)、PCS:訊號

Claims (24)

  1. 一種時脈資料回復電路，包括：一相位偵測電路，用以接收一第一訊號與一時脈訊號並產生一相位訊號；一第一投票電路，耦接至該相位偵測電路並用以根據該相位訊號對多個電容元件進行充電並根據該多個電容元件的電壓值之間的一相對大小關係產生一第一投票訊號，其中該多個電容元件包括一第一電容元件與一第二電容元件，該第一電容元件與該第二電容元件的至少其中之一根據該相位訊號進行充電，其中該第一投票電路包括：一電流積分電路，耦接至該相位偵測電路並且用以根據該相位訊號產生一第一充電電壓與一第二充電電壓，其中該第一充電電壓用以對該第一電容元件充電，且該第二充電電壓用以對該第二電容元件充電；一低通濾波電路，耦接至該第一投票電路並用以根據該第一投票訊號產生一相位控制訊號；以及一相位內插電路，耦接至該相位偵測電路與該低通濾波電路並用以根據該相位控制訊號產生該時脈訊號，其中該電流積分電路包括：至少一第一開關，耦接至至少一電流源並且用以響應於該相位訊號中的一第一相位訊號而導通並產生該第一充電電壓；以及至少一第二開關，耦接至該至少一電流源並且用以響應於該 相位訊號中的一第二相位訊號而導通並產生該第二充電電壓。
  2. 如申請專利範圍第1項所述的時脈資料回復電路，其中該相位訊號包括一第一相位訊號與一第二相位訊號，該第一相位訊號反映該第一訊號的相位領先該時脈訊號的相位，且該第二相位訊號反映該第一訊號的該相位落後該時脈訊號的該相位。
  3. 如申請專利範圍第1項所述的時脈資料回復電路，其中該多個電容元件的該電壓值之間的該相對大小關係反映該第一電容元件的一第一電壓與該第二電容元件的一第二電壓之間的一數值關係。
  4. 如申請專利範圍第3項所述的時脈資料回復電路，其中該第一投票電路更包括：一比較電路，用以比較該第一電壓與該第二電壓並根據該數值關係產生該第一投票訊號。
  5. 如申請專利範圍第4項所述的時脈資料回復電路，其中該第一投票電路更包括：一取樣時脈產生電路，耦接至該比較電路並根據該時脈訊號產生一取樣時脈訊號，並且該比較電路響應於該取樣時脈訊號而比較該第一電壓與該第二電壓。
  6. 如申請專利範圍第1項所述的時脈資料回復電路，更包括：一第二投票電路，耦接至該相位偵測電路並根據該相位訊號 產生一第二投票訊號；以及一多工器，耦接至該第二投票電路與該低通濾波電路，其中該多工器用以提供該第一投票訊號與該第二投票訊號的至少其中之一至該低通濾波電路。
  7. 如申請專利範圍第6項所述的時脈資料回復電路，其中該第一投票電路受該時脈訊號的一上升緣觸發以產生該第一投票訊號，且該第二投票電路受該時脈訊號的一下降緣觸發以產生該第二投票訊號。
  8. 如申請專利範圍第6項所述的時脈資料回復電路，其中在該第一投票電路對該至少一電容元件充電之期間，該第二投票電路被重置。
  9. 一種記憶體儲存裝置，包括：一連接介面單元，用以耦接至一主機系統；一可複寫式非揮發性記憶體模組；一記憶體控制電路單元，耦接至該連接介面單元與該可複寫式非揮發性記憶體模組；以及一時脈資料回復電路，設置於該連接介面單元、該可複寫式非揮發性記憶體模組或該記憶體控制電路單元中，且該時脈資料回復電路包括一第一投票電路，其中該時脈資料回復電路用以接收一第一訊號與一時脈訊號並產生一相位訊號，該時脈資料回復電路更用以根據該相位訊號對該第一投票電 路中的多個電容元件進行充電並根據該多個電容元件的電壓值之間的一相對大小關係產生一第一投票訊號，其中該多個電容元件包括一第一電容元件與一第二電容元件，該第一電容元件與該第二電容元件的至少其中之一根據該相位訊號進行充電，其中該時脈資料回復電路包括：一電流積分電路，用以根據該相位訊號產生一第一充電電壓與一第二充電電壓，其中該第一充電電壓用以對該第一電容元件充電，且該第二充電電壓用以對該第二電容元件充電，該時脈資料回復電路更用以根據該第一投票訊號產生一相位控制訊號，並且該時脈資料回復電路更用以根據該相位控制訊號產生該時脈訊號，其中該電流積分電路包括：至少一第一開關，耦接至至少一電流源並且用以響應於該相位訊號中的一第一相位訊號而導通並產生該第一充電電壓；以及至少一第二開關，耦接至該至少一電流源並且用以響應於該相位訊號中的一第二相位訊號而導通並產生該第二充電電壓。
  10. 如申請專利範圍第9項所述的記憶體儲存裝置，其中該相位訊號包括一第一相位訊號與一第二相位訊號，該第一相位訊號反映該第一訊號的相位領先該時脈訊號的相位，且該第二相位訊號反映該第一訊號的該相位落後該時脈訊號的該相位。
  11. 如申請專利範圍第9項所述的記憶體儲存裝置，其中該多個電容元件的該電壓值之間的該相對大小關係反映該第一電容元件的一第一電壓與該第二電容元件的一第二電壓之間的一數值關係。
  12. 如申請專利範圍第11項所述的記憶體儲存裝置，其中該第一投票電路用以比較該第一電壓與該第二電壓並根據該數值關係產生該第一投票訊號。
  13. 如申請專利範圍第12項所述的記憶體儲存裝置，其中該第一投票電路更用以根據該時脈訊號產生一取樣時脈訊號，並且第一投票電路更用以響應於該取樣時脈訊號而比較該第一電壓與該第二電壓。
  14. 如申請專利範圍第9項所述的記憶體儲存裝置，其中該時脈資料回復電路更包括一第二投票電路，該第二投票電路用以根據該相位訊號產生一第二投票訊號，並且該第二投票電路更用以經由一多工器提供該第一投票訊號與該第二投票訊號的至少其中之一至一低通濾波電路。
  15. 如申請專利範圍第14項所述的記憶體儲存裝置，其中該第一投票電路受該時脈訊號的一上升緣觸發以產生該第一投票訊號，且該第二投票電路受該時脈訊號的一下降緣觸發以產生該第二投票訊號。
  16. 如申請專利範圍第14項所述的記憶體儲存裝置，其中在該第一投票電路對該至少一電容元件充電之期間，該第二投票電路被重置。
  17. 一種訊號產生方法，用於一記憶體儲存裝置，且該訊號產生方法包括：接收一第一訊號與一時脈訊號並產生一相位訊號；根據該相位訊號對多個電容元件進行充電並根據該多個電容元件的電壓值之間的一相對大小關係產生一第一投票訊號，其中該多個電容元件包括一第一電容元件與一第二電容元件，且根據該相位訊號對該至少一電容元件進行充電的步驟包括：根據該相位訊號對該第一電容元件與該第二電容元件的至少其中之一進行充電，其中根據該相位訊號對該第一電容元件與該第二電容元件的該至少其中之一進行充電的步驟包括：根據該相位訊號產生一第一充電電壓與一第二充電電壓；使用該第一充電電壓對該第一電容元件充電；以及使用該第二充電電壓對該第二電容元件充電；根據該第一投票訊號產生一相位控制訊號；以及根據該相位控制訊號產生該時脈訊號，其中根據該相位訊號產生該第一充電電壓與該第二充電電壓的步驟包括： 響應於該相位訊號中的一第一相位訊號而導通至少一第一開關以產生該第一充電電壓，其中該至少一第一開關耦接至至少一電流源；以及響應於該相位訊號中的一第二相位訊號而導通至少一第二開關並產生該第二充電電壓，其中該至少一第二開關耦接至該至少一電流源。
  18. 如申請專利範圍第17項所述的訊號產生方法，其中該相位訊號包括一第一相位訊號與一第二相位訊號，該第一相位訊號反映該第一訊號的相位領先該時脈訊號的相位，且該第二相位訊號反映該第一訊號的該相位落後該時脈訊號的該相位。
  19. 如申請專利範圍第17項所述的訊號產生方法，其中該多個電容元件的該電壓值之間的該相對大小關係反映該第一電容元件的一第一電壓與該第二電容元件的一第二電壓之間的一數值關係。
  20. 如申請專利範圍第19項所述的訊號產生方法，其中根據該充電結果產生該第一投票訊號的步驟包括：比較該第一電壓與該第二電壓並根據該數值關係產生該第一投票訊號。
  21. 如申請專利範圍第20項所述的訊號產生方法，更包括：根據該時脈訊號產生一取樣時脈訊號；以及響應於該取樣時脈訊號而比較該第一電壓與該第二電壓。
  22. 如申請專利範圍第17項所述的訊號產生方法，更包括： 根據該相位訊號產生一第二投票訊號；以及根據該第二投票訊號產生該相位控制訊號。
  23. 如申請專利範圍第22項所述的訊號產生方法，更包括：響應於該時脈訊號的一上升緣而產生該第一投票訊號；以及響應於該時脈訊號的一下降緣而產生該第二投票訊號。
  24. 如申請專利範圍第22項所述的訊號產生方法，更包括：在對該至少一電容元件充電之期間，重置用於產生該第二投票訊號的一第二投票電路。
TW109106447A 2020-02-27 2020-02-27 時脈資料回復電路、記憶體儲存裝置及訊號產生方法 TWI775053B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109106447A TWI775053B (zh) 2020-02-27 2020-02-27 時脈資料回復電路、記憶體儲存裝置及訊號產生方法
US16/822,025 US11139816B2 (en) 2020-02-27 2020-03-18 Clock and data recovery circuit, memory storage device and signal generating method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109106447A TWI775053B (zh) 2020-02-27 2020-02-27 時脈資料回復電路、記憶體儲存裝置及訊號產生方法

Publications (2)

Publication Number Publication Date
TW202133561A TW202133561A (zh) 2021-09-01
TWI775053B true TWI775053B (zh) 2022-08-21

Family

ID=77463825

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109106447A TWI775053B (zh) 2020-02-27 2020-02-27 時脈資料回復電路、記憶體儲存裝置及訊號產生方法

Country Status (2)

Country Link
US (1) US11139816B2 (zh)
TW (1) TWI775053B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022106500A (ja) * 2021-01-07 2022-07-20 株式会社メガチップス クロックデータ再生回路および受信機

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190130942A1 (en) * 2017-11-02 2019-05-02 Kandou Labs, S.A. Clock data recovery in multilane data receiver

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI444636B (zh) * 2011-02-18 2014-07-11 Realtek Semiconductor Corp 內建抖動測試功能之時脈與資料回復電路及其方法
US8687738B1 (en) * 2011-04-01 2014-04-01 Altera Corporation Circuits and methods using a majority vote

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190130942A1 (en) * 2017-11-02 2019-05-02 Kandou Labs, S.A. Clock data recovery in multilane data receiver

Also Published As

Publication number Publication date
US11139816B2 (en) 2021-10-05
US20210273642A1 (en) 2021-09-02
TW202133561A (zh) 2021-09-01

Similar Documents

Publication Publication Date Title
US9716506B2 (en) Phase lock method
KR100528482B1 (ko) 데이타를 섹터 단위로 랜덤하게 입출력할 수 있는 플래시메모리 시스템
US20130159608A1 (en) Bridge chipset and data storage system
EP3869315B1 (en) Storage device and storage system including the same
TWI489482B (zh) 取樣電路模組、記憶體控制電路單元及資料取樣方法
US20200252072A1 (en) Clock and data recovery circuit, memory storage device and flash memory controller
US10193537B2 (en) Random data generation circuit, memory storage device and random data generation method
TWI775053B (zh) 時脈資料回復電路、記憶體儲存裝置及訊號產生方法
TWI537965B (zh) 取樣電路模組、記憶體控制電路單元及資料取樣方法
CN112068797B (zh) 读取时钟生成电路以及包括其的数据处理电路
CN113380285B (zh) 时钟数据回复电路、存储器存储装置及信号产生方法
US11309046B2 (en) Semiconductor devices and semiconductor systems including the same
US20210118474A1 (en) Memory interface circuit and controller
US20210257033A1 (en) Clock and data recovery circuit, memory storage device and signal adjustment method
US20210143822A1 (en) Signal generation circuit, memory storage device and signal generation method
CN112447210B (zh) 连接接口电路、存储器存储装置及信号产生方法
TWI794538B (zh) 展頻時脈產生器、記憶體儲存裝置及訊號產生方法
CN112309445B (zh) 存储器接口电路、存储器存储装置及信号产生方法
US20240194276A1 (en) Memory control
CN112532240B (zh) 展频频率产生器、存储器储存装置及信号产生方法
US10121524B1 (en) Semiconductor devices

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent