KR101011618B1 - 신호 처리 방법 및 디바이스와 컴퓨터 판독가능 매체 - Google Patents

신호 처리 방법 및 디바이스와 컴퓨터 판독가능 매체 Download PDF

Info

Publication number
KR101011618B1
KR101011618B1 KR1020097001329A KR20097001329A KR101011618B1 KR 101011618 B1 KR101011618 B1 KR 101011618B1 KR 1020097001329 A KR1020097001329 A KR 1020097001329A KR 20097001329 A KR20097001329 A KR 20097001329A KR 101011618 B1 KR101011618 B1 KR 101011618B1
Authority
KR
South Korea
Prior art keywords
signal
processing device
signal processing
time
unit
Prior art date
Application number
KR1020097001329A
Other languages
English (en)
Other versions
KR20090042776A (ko
Inventor
요헨 리보이르
진레이 리우
Original Assignee
베리지 (싱가포르) 피티이. 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 베리지 (싱가포르) 피티이. 엘티디. filed Critical 베리지 (싱가포르) 피티이. 엘티디.
Publication of KR20090042776A publication Critical patent/KR20090042776A/ko
Application granted granted Critical
Publication of KR101011618B1 publication Critical patent/KR101011618B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H03M1/1285—Synchronous circular sampling, i.e. using undersampling of periodic input signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G01R19/2506—Arrangements for conditioning or analysing measured signals, e.g. for indicating peak values ; Details concerning sampling, digitizing or waveform capturing
    • G01R19/2509—Details concerning sampling, digitizing or waveform capturing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Image Processing (AREA)

Abstract

본 발명은 반복성 신호(102)를 처리하는 신호 처리 디바이스(100)에 관한 것으로, 이 신호 처리 디바이스(100)는 반복성 신호(102)를 언더샘플링하는 다수의 시점을 결정하는 결정 유닛(103)과, 다수의 시점에서 반복성 신호(102)를 기준 신호(106)와 비교하는 비교 유닛(105)과, 비교 결과를 나타내는 디지털 결과 신호(110)를 생성하는 생성 유닛(105)과, 디지털 결과 신호(110)의 전이 시간을 결정하는 평가 유닛(112)을 포함한다.

Description

신호 처리 방법 및 디바이스와 컴퓨터 판독가능 매체{UNDERSAMPLING OF A REPETITIVE SIGNAL FOR MEASURING TRANSISTION TIMES TO RECONSTRUCT AN ANALOG WAVEFORM}
본 발명은 신호 처리에 관한 것이다.
US 6,462,693 B1는 아날로그 신호를 다수의 디지털 신호 표현으로 변환하는 것을 개시한다. 그 방법은 아날로그 신호의 진폭 값을 다수의 기준 진폭 값에 비교하여 아날로그 값이 기준 값보다 큰지 또는 작은지를 결정하는 단계를 포함한다. 이 방법은 비교 단계의 결정에 대응하여 디지털 신호의 로직 레벨을 생성하는 단계를 더 포함한다. 방법은 본질적으로 아날로그 신호를 시간 표현(time representation)으로 변환하고 그런 다음 이 시간 표현을 디지털 표현으로 변환한다. 장치는 다수의 비교기를 포함하는데, 각각의 비교기는 아날로그 신호를 수신하고, 기준 값들 중 상이한 값을 별개로 수신하며, 디지털 신호를 생성하도록 접속된다. 아날로그 신호는 디지털 표현으로부터 재구성된다.
US 6,429,799 B1은 아날로그 신호를 디지털 표현으로 변환하는 것을 개시한다. 이 방법은 다수의 시변 기준 신호를 생성하는 단계와, 아나로그 신호의 진폭을 기준 신호 각각의 진폭에 비교하여 아날로그 신호 진폭이 기준 신호 진폭보다 큰지, 작은지 또는 동일한지를 판정하는 단계와, 아날로그 신호 및 기준 신호 진폭이 동일할 때마다 타임스탬프를 생성하는 단계를 포함한다. 장치는 기준 신호 생성기와 다수의 비교기를 포함하되, 각각의 비교기는 아날로그 신호를 수신하고, 기준 신호들 중 상이한 신호를 별개로 수신하며, 디지털 신호를 생성하도록 접속된다. 아날로그 신호는 디지털 표현으로부터 재구성될 수 있다.
US 2004/0070529 A1은 아날로그 신호를 사전조정(precondition)하고 사전조정된 신호를 디지털 표현으로 변환하는 것을 개시한다. 방법은 아날로그 신호를 사전조정하는 단계와, 다수의 기준 신호를 생성하는 단계와, 사전조정된 신호의 진폭을 기준 신호의 진폭에 비교하여 사전조정된 신호 진폭이 기준 신호 진폭보다 큰지, 작은지 또는 동일한지를 결정하는 단계와, 사전조정된 신호 및 기준 신호 진폭이 동일할 때 타임스탬프를 생성하는 단계를 포함한다. 장치는 사전조정기, 기준 신호 생성기 및 다수의 비교기를 포함한다. 다수의 비교기들 중 각각의 비교기는 사전조정된 신호를 사전조정기로부터 수신하고, 기준 신호를 별도로 수신하며, 디지털 신호를 생성한다. 사전조정된 신호 또는 아날로그 신호는 디지털 표현으로부터 재구성될 수 있다.
2004년 IEEE 국제 테스트 컨퍼런스에서의 페이지 95-104에 개재된 S.Sunter의 "An Automated, Complete, Structural Test Solution for SERDES"는 기가헤르쯔 직렬화 및 역직렬화(SERDES)를 개시하고 있는데, 이는 유력한 칩간 및 보드간 데이터 전송 기법이 되고 있다. 신호 무결성은 전형적으로 10-12 미만인 그의 비트 에러률을 결정하는 주요 요소이고, 따라서 생산 테스트의 주된 도전은 피코초 지터 및 시그널 아이 오프닝(signal eye opening)을 테스트하는 것이다. 오프-칩 지터 및 상승/하강 시간 측정은 하드웨어 복잡성, 액세스, 대역폭 및 잡음에 의해 제한된다. 공개된 온-칩 측정 기법은 지연 라인 지터에 의해 제한된다. 이 문헌은 FPGA 상에서 1ps RMS 셀프-지터 미만을 달성하는 것으로 증명된 새로운 지터 테스트 기법, 및 무제한 대역폭을 갖는 새로운 시그널 아이 테스트를 제공하나, 이 테스트 모두는 고속 회로를 사용하지 않는다. 모든 디지털 기술은 그 자신의 수신기를 사용하여 신호 지터를 저속 비트 스트림으로 복조하는데 이 저속 비트 스트림은 단일-클록 도메인, 합성가능 회로에 의해 분석된다. 이것은 로직 BIST 및 1149.6 경계 스캔과 결합되어 IC를 완벽히 테스트한다.
US 2005/219107 A1은 검사대상 디바이스의 반복성 출력 신호의 연속적인 근사화를 제공하는 시스테 및 방법을 개시한다. 시스템은 다수의 샘플링 지점에서 검사대상 디바이스의 출력 신호를 샘플링하는 스트로브 펄스를 생성하는 스트로브 생성기를 구동하는 클록 소스를 포함한다. 연속적인 근사화 레지스터는 합산기의 반전 입력에 공급되는 디지털 근사화 값을 생성한다. 검사대상 디바이스의 출력 신호는 합산기의 비반전 입력에 공급된다. 차이는 증폭되고 디지털 신호로 변화되어 연속적인 근사화 레지스터의 입력에 공급된다.
US 6,661,836 B1은 고대역폭의 언더샘플링 전압 측정 장비를 이용하는 측정 기술을 개시한다. 반복성 신호 패턴을 갖는 신호로부터 트리거가 유도된다. 신호는 신호 패턴의 다수의 반복 동안 트리거에 대한 다수의 시간에서 임계값과 비교되어 임계값에 대한 신호 레벨을 나타내는 측정 샘플을 생성한다.
그러나, 효율적인 신호 처리의 필요성이 여전히 존재한다.
본 발명의 목적은 효율적인 신호 처리를 가능하게 하는 것이다. 본 목적은 독립 청구항에 의해 해결된다. 추가적인 실시예는 종속항에 개시되어 있다.
본 발명의 예시적인 실시예에 따르면, 반복성 신호(repetitive signal)를 처리하는 신호 처리 디바이스가 제공되는데, 이 디바이스는 반복성 신호를 언더샘플링(undersampling)하는 다수의 시점을 결정하는 결정 유닛과, 다수의 시점에서 반복성 신호를 기준 신호와 비교하는 비교 유닛과, 비교 결과를 나타내는 디지털 결과 신호를 생성하는 생성 유닛 및 디지털 결과 신호의 전이 시간(transition times)을 결정하는 평가 유닛을 포함한다.
또 다른 예시적인 실시예에 따르면, 측정 장치가 제공되는데, 이 측정 장치는 이 측정 장치에 의해 수행되는 측정과 관련된 반복성 신호를 처리하는 전술한 특징들을 구비한 신호 처리 디바이스를 포함한다.
또 다른 예시적인 실시예에 따르면, 반복성 신호를 처리하는 신호 처리 방법이 제공되는데, 이 방법은 반복성 신호를 언더샘플링하는 다수의 시점을 결정하는 단계와, 다수의 시점에서 반복성 신호를 기준 신호와 비교하는 단계와, 비교 결과를 나타내는 디지털 결과 신호를 생성하는 단계와, 디지털 결과 신호의 전이 시간을 결정하는 단계를 포함한다.
또 다른 예시적인 실시예에 따르면, 반복성 신호를 처리하는 컴퓨터 프로그램이 저장된 컴퓨터 판독가능 매체가 제공되는데, 상기 컴퓨터 프로그램은 프로세서에 의해 실행되는 경우 전술한 방법을 제어 또는 수행하도록 구성된다.
또 다른 예시적인 실시예에 따르면, 반복성 신호를 처리하는 프로그램 요소가 제공되는데, 상기 프로그램 요소는 프로세서에 의해 실행되는 경우 전술한 방법을 제어 또는 수행하도록 구성된다.
본 발명의 실시예는 하나 이상의 적절한 소프트웨어 프로그램에 의해 부분적으로 또는 전체적으로 구현 또는 지원될 수 있으며, 상기 소프웨어 프로그램은 각종 데이터 캐리어 상에 저장될 수도 있고 그와 달리 제공될 수도 있으며, 임의의 적절한 데이터 처리 유닛 내에서 또는 그에 의해서 실행될 수 있다. 소프트웨어 프로그램 또는 루틴은 바람직하게 반복성 신호를 처리하는데 적용될 수 있다. 본 발명의 실시예에 따른 언더샘플링은 컴퓨터 프로그램, 즉 소프트웨어에 의해, 또는 하나 이상의 특정 전자 최적화 회로를 사용하여, 즉, 하드웨어를 사용하여, 또는 하이브리드 형태, 즉 소프트웨어 요소 및 하드웨어 요소를 사용하여 수행될 수 있다.
예시적인 실시예에 따르면, (몇 번 반복되도록) 소정의 주기성을 갖는 신호는 언더샘플링에 의해, 특히 코히어런트 샘플링 기법을 사용하여 처리된다. 이러한 문맥에서, "언더샘플링"이라는 용어는 가능한 시간 해상도의 역수보다 작은 대역폭으로 신호가 샘플링되는 샘플링 기법을 나타낼 수 있다. 샘플링이 수행되어야 하는 몇몇 시점, 예를 들어 본질적으로 등거리의 시점을 결정한 이후에, 반복 신호는 이들 시점에서 비교 또는 기준 신호와 비교된다. 이 비교 결과는 반복성 신호가 기준 신호보다 크거나, 기준 신호보다 작거나 또는 기준 신호와 동일하다는 것을 나타낼 수 있다. 따라서, 비교 결과를 나타내는 몇몇 종류의 디지털 결과 신호가 생성될 수 있다. 반복성 신호에 대한 정보는 디지털 결과 신호가 "0"에서 "1"로 또는 그 반대로의 전이가 발생하는 시점에서 "인코딩"될 수 있다. 다시 말해, 처리되는 신호에 대한 정보는 비교 결과의 로직 값의 전이가 발생하는 시점에 포함될 수 있다. 아날로그 신호는 디지털 표현으로부터 재구성될 수 있다.
소위 "코히어런트 샘플링"을 수행하는 것이 유리할 수 있다. 즉, 신호 처리 디바이스, 특히 기준 신호 및 결정 신호를 생성하는 유닛의 개별 구성요소의 동작 사이에서 정의된 시간 상관을 보장하는 것이 유리할 수 있다. 이러한 코히어런스는 예를 들어 이러한 구성요소에 대해 공통 클록 신호를 제공함으로써, 또는 예를 들어 주파수 잠금 등을 사용하여 이러한 구성요소들의 타이밍을 엄격히 연결 또는 결합함으로써 얻어질 수 있다.
보다 구체적으로, 코히어런트 디지털 자동 테스트 장비(ATE) 채널을 사용하는 아날로그 신호의 언더샘플링이 수행될 수 있다.
전자 디바이스, 특히 디지털 전자 출력 신호를 제공하는 집적 전자 회로를 테스트하기 위해, 테스트 또는 자극 신호가 검사대상 디바이스(DUT)의 입력에 제공될 수 있고, 검사대상 디바이스로부터의 응답 신호가 자동 테스트 장치에 의해, 예를 들어 예상되는 데이터와의 비교를 통해 평가될 수 있다. 이러한 자동 테스트 장비는 특정 테스트 기능, 즉 테스트 장비가 수행할 수 있는 테스트 기능 또는 루틴을 포함할 수 있다. 테스트 기능은 실행가능 소프트웨어 코드의 형태로 테스트 장비 내에 구현될 수 있다. 반복성 신호일 수 있는 테스트 신호가 이러한 전자 테스트 디바이스 내에서 전송되는 경우, 신호는 아날로그 포맷과 디지털 포맷 사이에서 변환될 수 있다. 이러한 변환을 수행하기 위해, 예시적인 실시예에 따른 언더샘플링 특징이 구현될 수 있다. 전술한 자극 신호 및/또는 응답 신호가 소정의 주기성을 가질 수 있다는, 즉 반복성 신호일 수 있다는 사실을 이용할 수 있다.
예시적인 실시예는 이러한 데이터 처리의 결과를 "표준" ADC(아날로그-디지털 변환기) 결과 포맷으로 변환할 수 있다. 예를 들어, 반복성 신호의 주기 내에서 상이한 다수의 시점에서 반복성 신호를 언더샘플링한 후, 반복성 신호의 각각의 새로운 반복을 갖는 데이터 지점 간의 보간을 획득하기 위해 데이터 지점을 재분류(resort)하는 것이 유리할 수 있다. 그러나, 이러한 재분류를 수행함으로써, 신호의 등거리 특성은 영향을 받을 수 있고, 그에 따라 출력 신호는 등거리가 아닐 수 있다. 본 발명의 실시예는 이러한 비등거리 신호를 취하고 이들을 후처리하여 출력 신호의 본질적으로 등거리의 시퀀스, 예를 들어 시간 또는 주파수에서의 본질적으로 등거리의 시퀀스를 유도할 수 있다.
구체적으로, 본 발명의 실시예는 아날로그 신호가 디지털화되는 아날로그-디지털 변환기(ADC) 내에서 구현될 수 있다. 다시 말해, 아날로그 파형은 디지털 신호로 변환될 수 있다. 이 문맥에서, 반복성 신호는 언더샘플링될 수 있다. 이 문맥에서, "아날로그"라는 용어는 연속적인 레벨(예를 들어, 변조된 무선 주파수 신호)을 갖는 신호를 나타낼 수 있다. "디지털"이라는 용어는 특히 이산 레벨(예를 들어, 로직 값 "0" 또는 "1")을 갖는 신호를 나타낼 수 있다.
본 발명의 실시예의 예시적인 적용 분야는 "자동 테스트 장비", 즉 검사대상 디바이스(DUT)를 테스트하는 경우 아날로그 테스트 신호의 디지털화이다. 이러한 테스트는 반복될 수 있기 때문에, 반복성 신호를 언더샘플링한다는 개념이 적용될 수 있다.
"코히어런트 샘플링"이라는 용어는 특히 "언더샘플링"의 하위-형태(sub-form)인 것으로서 이해될 수 있다. "언더샘플링"은 샘플링이 보다 느린 방식으로 또는 반복없이 모든 필요 정보를 캡쳐하는데 필요한 것보다 느린 샘플링 속도로 수행된다는 것을 나타낼 수 있다. "코히어런트 샘플링"의 문맥에서, 신호의 샘플 주기 및 반복 시간 간의 정의된 비율은 보장 또는 조정될 수 있다. 이러한 언더샘플링을 바람직하게는 코히어런트 샘플링을 사용하여 수행하는 경우, 유도될 정보는 디지털 비교 신호의 전이 시간에서 인코딩된다. 신호는 여러번, 예를 들어 3번 분석된다. 각 반복마다, 측정을 연속적으로 개량하는 새로운 중간 측정 지점이 얻어진다. "디지털 언더샘플링"은 전이 시간 또는 타임스탬프를 증가된 정확성으로 측정한다는 목표를 가지고 수행될 수 있다. 전이 시간에 대한 이러한 코히어런트 측정을 위해, 반복성 신호는 여러번 샘플링되고, 신호 주파수와 샘플 레이트 간의 부분적 주파수 비율이 선택될 수 있다. 이러한 조치를 취함으로써, 중간 샘플 지점이 생성될 수 있고, 그에 따라 결정된 전이 시간의 정확성을 증가시킬 수 있다. 정확성은 특히 파형을 여러번 반복함으로써 또한 충분히 높은 샘플 레이트를 선택함으로써 증가될 수 있다.
예시적인 실시예에 따르면, 아날로그 파형을 재구성하기 위해 전이 시간을 측정하는 코히어런트 샘플링을 구현하는 아날로그-디지털 변환기가 제공될 수 있다. 특히, 이러한 ADC는 바람직하게는 검사대상 디바이스(DUT)를 테스트하는 테스트 디바이스와 같은 측정 디바이스 내에서 구현될 수 있다.
제어 클록 유닛은 신호 처리 디바이스에 의해 포괄적으로(globally) 사용될 수 있는 클록 신호를 제공하여, 코히어런트 타임스탬핑을 가능하게 할 수 있다. 코히어런트 샘플링은 결정된 시점에서의 샘플링의 정확성을 증가시킬 수 있다.
따라서, 예시적인 실시예에 따르면, 변조된 RF 신호를 포함하는 반복성 아날로그 신호의 언더샘플링(또는 소정의 디지털화)이 수행될 수 있다. 이러한 신호는 특히 100MHz 내지 10 Ghz의 주파수를 범위를 가질 수 있다. 변조 기법으로서, 예를 들어, 진폭 변조, 주파수 변조 또는 위상 변조가 사용될 수 있다.
이러한 언더샘플링은 혼합된 신호/RF 테스트가 수행되고 신호가 반복적으로 구성될 수 있는 자동 테스트 장비(ATE)의 분야에서 포함될 수 있다. 따라서, 반복성 신호가 발생하는 임의의 기술 분야는 예시적인 실시예를 적용할 수 있는 잠재적인 분야일 수 있다. 여러 경우에서, 테스트 기준은 예를 들어 종래의 ADC로부터의 균일한 공간 샘플에 대한 액세스를 가정하거나, 또는 신호 스펙트럼에 대한 액세스를 가정한다.
"디지털"이라는 용어는 시간에 무관한 두 개의 레벨을 나타낼 수 있다. "아날로그"라는 용어는 시간에 무관하게 레벨이 연속적이다는 것을 나타낼 수 있다. 아날로그 신호는 변조된 RF 신호를 포함할 수 있다. "코히어런트"라는 용어는 N/M 주파수 또는 주기 비율을 나타낼 수 있는데, N은 샘플 지점의 수일 수 있고 M은 샘플링되는 신호의 반복 횟수일 수 있으며, N 및 M은 서로소(coprime)이다.
예시적인 실시예에 따르면, 반복성 아날로그 신호가 평가되는 신호 처리 디바이스가 제공될 수 있다. 이러한 아날로그 신호에 대해, 알려진 레벨 또는 알려진 레벨들 또는 임의의 다른 파형에 대한 비교가 수행될 수 있다. 이러한 비교의 결과는 디지털 신호일 수 있다. 디지털 비교 시호는 디지털 샘플을 얻기 위해 코히어런트하게 샘플링될 수 있다. 다음으로, 디지털 샘플로부터의 비교 신호로부터 정확한 전이 시간이 결정될 수 있다. 샘플은 전이 시간과 전이 시간에서의 알려진 파형의 레벨에 사용하여 구성될 수 있다.
선택에 따라, 반복성 신호를 하나의 정적 레벨, 다수의 정적 레벨, 사인 파형, 다른 동적 파형 또는 사전조정된 신호에 비교할 수 있다. 코히어런트 샘플러(coherent sampler)로서 디지털 ATE 채널을 사용할 수 있다. 더 나아가, 해상도/정확성을 개선하기 위해 지터가 선택적으로 신호에 부가될 수 있다. 전이를 검출하는 경우, 전이 이후에 "첫 번째" 신호가 결정될 수 있거나, 전이 이전에 "마지막" 신호가 결정될 수 있거나, 마지막 지점과 첫 번째 지점 사이의 "중간" 시간이 결정될 수 있거나, 또는 전이 이전 및 이후의 측정 지점 사이의 간격에서 "카운트"가 수행될 수 있다.
또 다른 예시적인 실시예에 따르면, 아날로그 신호는 신호 처리 디바이스에 의해 처리될 수 있다. 아날로그 신호는 알려진 레벨에 비교될 수 있다. 그 후, 비교 신호의 전이 시간은 결정될 수 있다. 샘플이 구성될 수 있다. 이들 샘플은 통상의 "ADC" 포맷으로 변환될 수 있다. 이 문맥에서, 보간이 수행될 수 있고, NUFFT(Non-Uniform Fast Fourier Transformation)이 수행될 수 있고/있거나 NUDFT(Non-Uniform Discrete Fourier Transformation)이 수행될 수 있다. NUDFT의 경우, (변조된) RF 신호에 대해 직접 하향 변환을 수행할 수 있다. NUDFT에 DC항을 포함함으로써 오프셋 보정도 수행할 수 있다. NUDFT에 알려진 스퍼(spur) 주파수를 포함함으로써 스퍼 억제가 가능해질 수 있다. 더 나아가, 잡음 억제가 수행될 수 있다. 종래의 FFT에서와 같이 하나의 연속 주파수 범위에서 동일하게 이격된 주파수를 사용할 수 있다.
예시적인 실시예에 따르면, 디지털 ATE 채널을 사용하는 RF 수신기가 제공될 수 있다. 이 문맥에서, (변조된) 협대역(RF) 신호가 사용될 수 있다. 이 신호는 하나의 (또는 그 이상의) 정적 레벨(들)에 비교될 수 있다. 디지털 ATE 채널은 코히어런트 샘플링을 위해 사용될 수 있다. 정확한 교차 시간이 결정될 수 있다. 협대역 스펙트럼은 재구성될 수 있다(NUDFT). 결과는 간단한 주파수 시프팅을 통해 하향 변환될 수 있다.
다음으로, 본 발명의 또 다른 예시적인 실시예가 설명될 것이다.
이하에서는, 신호 처리 디바이스의 또 다른 예시적인 실시예가 설명될 것이다. 그러나, 이들 실시예는 또한 측정 장치, 방법, 프로그램 요소 및 컴퓨터 판독가능 매체에도 적용된다.
신호 처리 디바이스는 반복성 아날로그 신호를 처리하도록 구성될 수 있다. 이러한 아날로그 신호는 임의의 연속적인 값을 나타낼 수 있다. 반복성이라는 용어는 신호가 소정의 주기성을 가지며 여러 번 반복된다는 의미를 갖는다.
더 나아가, 신호 처리 디바이스는 반복성 변조된 무선 주파수(RF) 신호를 처리하도록 구성될 수 있다. 특히, 이러한 신호 처리 디바이스는 RF 수신기의 문맥에서 수행될 수 있다.
신호 처리 디바이스는 반복성 아날로그 신호를 디지털 신호로 변환하는 아날로그-디지털 변환기(ADC)로서 구성될 수 있다. 이러한 변환에서의 코히어런트 샘플링의 구현은 높은 정확성을 갖는 변환을 수행할 수 있도록 해준다. 등거리로 이격된 결과 신호를 얻도록 결과 신호를 재계산함으로써 이러한 변환된 신호의 후처리를 간단히 할 수 있다.
결정 유닛은 다수의 반복 각각에 대해 상이한 시점을 결정하도록 구성될 수 있다. 이러한 반복 신호의 상이한 주기가 상이한 반복에 기초하여 비교되는 경우, 후속 주기의 샘플링된 지점들은 서로에 대해 시프팅될 수 있다. 이러한 조치를 취함으로써, 샘플링의 중간 지점이 얻어져 분석을 세밀화할 수 있다.
결정 유닛은 본질적으로 균일하게 이격된 시간 데이터를 얻도록 다수의 반복 각각에 대해 상이한 시점을 결정하도록 구성될 수 있다. 샘플링된 지점과 전이의 수 간의 비율이 0이 아닌 정수이도록 선택함으로써, 이 균일하게 이격된 시간 특징은 신호의 각 반복에 대한 중간 지점을 획득하는 효율적인 방식과 결합될 수 있다.
기준 신호는 시불변의 단일 신호와, 각각이 시불변의 다수의 신호와, 사전정의된 파형에 의거하여 시간에 따라 변하는 신호와, 사인 신호로 이루어진 그룹 중의 신호일 수 있다. 그러나, 예를 들어 임의의 삼각법 함수, 톱니 함수, 단차 함수와 같은 임의의 다른 파형도 가능하다.
평가 유닛은 다수의 반복들 중 상이한 반복에 관련된 시점에서의 신호를 고려하여 전이 시간을 결정하도록 구성될 수 있다. 따라서, 상이한 반복 샘플 신호는 결합되어 정확성을 증가시킬 수 있으며, 특히 두 개의 데이터 지점 사이의 중간 신호를 얻을 수 있다. 이것은 데이터 포맷 변환을 세밀화할 수 있다.
시점의 수는 반복 횟수보다 클 수 있다. 시점의 수와 반복 횟수 간의 비율은 0이 아닌 정수일 수 있다. 후자의 조치는 추가 반복이 신호에 대한 부가적인 정보를 제공하도록 하는 것을 보장할 수 있다.
바람직하게, 신호 처리 디바이스는 반복성 신호의 주기성 내에서 대응하는 시점의 연대순에 따라 상이한 반복에 관련된 디지털 결과 신호를 분류(sort)하도록 구성된 분류 유닛을 포함할 수 있다. 언더샘플링 이후 신호를 재분류 또는 재순열화함으로써, 디지털 결과 신호의 전이의 환경에서 지점의 수는 세밀화될 수 있다.
생성 유닛은 제각기의 반복성 신호가 기준 신호보다 큰 경우 제 1 로직 값(예를 들어, "1")을 갖는 디지털 결과 신호를 생성하도록 구성될 수 있고, 제각기의 반복성 신호가 기준 신호보다 작은 경우 제 2 로직 값(예를 들어, "0")을 갖는 디지털 결과 신호를 생성하도록 구성될 수 있다. 따라서, 전이 시간은 제 1 로직 값에서 제 2 로직 값으로의 전이가 발생하는 시점으로써 계산될 수 있다. 이를 위해, 평가 유닛은 시퀀스에서 디지털 결과 신호가 제 1 로직 값을 갖는 마지막 시점의 분석에 기초하여 전이 시간을 결정할 수 있다. 이와 달리, 첫 번째 시점은 시퀀스에서 디지털 결과 신호가 제 2 로직 값을 갖는 전이 시점으로서 결정될 수 있다. 제 1 로직 값의 마지막 시점과 제 2 로직 값의 첫 번째 시점 간의 평균 시간을 계산할 수도 있다.
이와 달리, 전이 간격의 통계적 분석을 수행함으로써 전이 시간을 평가하는 정확성을 더 세밀화할 수 있다. 예를 들어, 지터, 잡음 또는 그 밖의 다른 신호 왜곡과 같은 영향으로 인해, 전이 시간 주변에서, 제 1 로직 값과 제 2 로직 값이 교번하는 값의 시퀀스가 발생할 수 있다. 이러한 경우, 이 영역에서 데이터 지점을 통계적으로 분석하고 (가장) 가능성 있는 전이 시간을 계산하는 것이 보다 바람직할 수 있다. 이것은 보간 과정, 통계적 평균화 과정, 수학적 확률 함수를 결정된 디지털 값(소정의 온도계 코드)에 적용하는 과정(fitting), 예를 들어 누적 확률 밀도 함수 등을 포함할 수 있다.
평가 유닛은 신호 지터 또는 신호 잡음이 존재하는 정도에 따라 선택되는 동작 모드에 따라 전이 시간을 결정하도록 구성될 수 있다. 신호 지터/잡음이 큰 경우, 신호 왜곡이 발생하고 또한 전이 간격이 몇몇 왜곡된 측정 지점을 포함할 가능성이 비교적 있다. 신호 지터가 작은 경우, 수치적으로 보다 용이한 솔루션이 바람직할 수 있는데, 즉 제 1 로직 값의 마지막 시점 또는 제 2 로직 값의 첫 번째 시점 또는 이들의 평균을 실제 전이 시간으로서 사용하는 것이 바람직할 수 있다.
신호 처리 디바이스는 본질적으로 균일하게 이격된 출력 신호를 계산하도록 구성된 출력 신호 계산 유닛을 포함할 수 있다. 재순열화함으로써, 등거리가 달성될 수 있다. 그러나, 신호가 본질적으로 균일하게 이격되도록, 특히 시간 상에서 균일하게 이격 또는 주파수 상에서 균일하게 이격되도록 신호를 후처리하는 것이 바람직할 수 있다.
이와 같이 균일하게 이격된 신호를 얻기 위해, 출력 신호 계산 유닛은 싱크(Sinc) 보간(즉, 수학적 함수는 독립변수(argument)의 사인의 값과 독립변수의 비율에 의해 형성되는데, 독립변수는 시간일 수 있다), 다항식 보간(예를 들어, 라그랑지 보간, 스플라인 보간 또는 선형 보간)을 사용함으로써 본질적으로 균일하게 이격된 출력 신호를 결정하도록 구성될 수 있다. 부분적 지연 필터를 구현할 수도 있다.
출력 신호 계산 유닛은 고속 퓨리에 변환(FFT), 불균일 고속 퓨리에 변환(NUFFT), 고속 다극 방법(FMM)을 갖는 불균일 고속 퓨리에 변환(NUFFT) 및 불균일 이산 퓨리에 변환(NUDFT)으로 구성된 그룹 중 적어도 하나를 수행함으로써 출력 신호를 계산하도록 구성될 수 있다. 특히, 신호 처리 디바이스는 코히어런트 샘플링을 사용하여 반복성 신호를 처리하도록 구성될 수 있다. 코히어런트 샘플링은 샘플링의 시간 특성이 잘 수립된다는 것을 나타낼 수 있다.
코히어런트 샘플링은 신호 처리 디바이스의 다수의 구성요소에 대해 공통 클록 신호를 생성하도록 구성된 클록 생성 유닛을 구현함으로써 가능해질 수 있다. 예를 들어, 이러한 클록 생성 유닛은 공통 클록 신호를 검사대상 디바이스와, 기준 신호를 생성하는 기준 신호 생성기 및 비교 신호를 평가 또는 처리하는 유닛에 공급할 수 있다. 따라서, 클록 생성 유닛은 신호 처리 디바이스의 일부 또는 모든 구성요소에 대해 공통 클록 신호를 생성할 수 있다.
이와 달리, 다수의 클록 생성 유닛이 제공될 수 있으며, 각각은 신호 처리 디바이스의 할당된 구성요소에 대해 개별 클록 신호를 생성하도록 구성되고, 다수의 클록 생성 유닛은 주파수 잠금될 수 있다. 예를 들어, 동일한 출력 주파수를 갖는 세 개의 주파수 잠금된 생성기가 제공되어 검사대상 디바이스, 기준 신호 생성기 및 비교 신호를 평가하는 유닛에 대해 개별 클록 신호를 생성할 수 있다.
또한 그와 다르게, 원하는 출력 주파수를 보장하는 충분한 정확성을 갖는 세 개의 독립 클록 생성기가 구현될 수 있다.
신호 처리 디바이스는 반복성 신호 및/또는 비교 신호 및/또는 코히어런트 샘플 클록에 지터를 선택적으로 부가하도록 구성된 지터 부가 유닛을 더 포함할 수 있다. 이러한 수단을 취함으로써, 신호는 규정된 방식으로 손상될 수 있는데 이는 신호 변환의 정확성을 증가시킬 수도 있다.
신호 처리 디바이스는 DUT가 반복성 신호를 제공하는 소스이도록 DUT에 대해 소정의 환경을 제공하는 자동 테스트 장비 유닛(ATE), 예를 들어 애질런트 93000 테스트 장치를 포함할 수 있다. 따라서, 신호 처리 디바이스는 특히 검사대상 디바이스, 예를 들어 이동 전화기의 칩을 테스트하는 ATE의 ADC로서 구현될 수 있다. 이러한 자동 테스트 장비는 DUT가 반복성 신호를 제공하는 소스이도록 DUT에 소정의 환경을 제공할 수 있고, 검사대상 테스트 디바이스를 테스트하도록 구현될 수 있다.
이하에서는, 측정 장치의 또 다른 예시적인 실시예를 설명할 것이다. 그러나, 이들 실시예는 신호 처리 디바이스, 방법, 프로그램 요소 및 컴퓨터 판독가능 매체에도 적용된다.
측정 장치의 신호 생성 유닛은 검사대상 디바이스를 테스트하기 위해 검사대상 디바이스에 인가되는 자극 신호를, 반복성 신호 또는 반복성 신호에 대한 기초로서 생성하도록 구성될 수 있다. 또한, DUT가 측정 장치의 (반복성 또는 비-반복성) 자극 신호에 기초하여 반복성 신호를 생성할 수 있다. 이러한 자극 신호는 DUT, 예를 들어 테스트되는 칩의 핀에 인가되는 임의의 신호 패턴일 수 있고, 응답 신호가 DUT의 다른 핀에서 검출될 수 잇다. 이러한 응답 신호를 예상 신호와 비교함으로써, 검사대상 디바이스가 수용될 수 있는지 또는 거절될 수 있는지가 결정될 수 있다. 이러한 검사대상 디바이스에 테스트 시퀀스를 인가하는 경우, 신호는 대개 여러 번 반복된다. 따라서, 예시적인 실시예에 따른 신호 처리 디바이스는 바람직하게는 그러한 측정 장치 내에, 특히 이러한 측정 장치에 사용되는 ADC의 문맥에서 구현될 수 있다.
측정 장치는 검사대상 디바이스를 테스트하기 위해 검사대상 디바이스에 자극 신호를 인가하는 것에 응답하여 검사대상 디바이스로부터 응답 신호를 반복성 신호로서 수신하도록 더 구성될 수 있다. 이러한 경우, 검사대상 디바이스는 반복성 신호를 생성할 수 있고, 이 반복성 신호는 측정 장치의 신호 프로세서에 의해 평가될 수 있다.
보다 구체적으로, 측정 장치는 아날로그-디지털 변환기(ADC), (예를 들어, DUT의 파라미터를 감지하는) 센서 디바이스, 검사대상 디바이스 또는 물질을 테스트하는 테스트 디바이스(예를 들어, 애질런트 9300 시리즈의 장치), 화학적, 생물학적 및/또는 약학적 분석을 위한 디바이스, 유체의 성분들을 분리하는 유체 분리 시스템, 모세 전기연동 디바이스(capillary electrophoresis device), 액체 크로마토그래피 디바이스, 가스 크로마토그래피 디바이스, 전자 측정 디바이스 및 질량 분광 디바이스로 구성된 그룹 중 적어도 하나를 포함할 수 있다. 보다 일반적으로, 실시예들은 전자 및 측정 애플리케이션의 여러 분야, 예를 들어 생명과학 영역, 또는 반복성 신호가 사용되는 경우 정확한 신호 변환 또는 신호 처리가 관건일 수 있는 아날로그 또는 디지털 전자기기의 임의의 분야에 채용될 수 있다.
다른 목적 및 본 발명의 실시예들의 다수의 부수적인 장점은 첨부한 도면과 연계하여 후속하는 상세한 설명을 참조함으로써 쉽게 이해되고 보다 잘 알게될 것이다. 실질적으로 또는 기능적으로 동일한 또는 유사한 특징들은 동일한 참조 부호를 사용하여 언급될 것이다.
도 1은 본 발명의 예시적인 실시예에 따른 신호 처리 디바이스를 나타내는 도면,
도 2는 코히어런트 타임스탬핑을 나타내는 도면,
도 3은 예시적인 실시예에 따른 신호 처리 디바이스를 나타내는 도면,
도 4는 지터가 존재하는 경우 신호 처리 디바이스의 기능을 나타내는 도면,
도 5는 지터가 존재하는 경우 데이터 처리 디바이스의 동작 모드를 나타내는 도면,
도 6은 예시적인 실시예에 따른 아날로그 파형 재구성을 위한 신호 처리 디바이스의 동작 동안을 나타내는 도면,
도 7은 본 발명의 예시적인 실시예에 따른 데이터 처리 디바이스를 나타내는 도면,
도 8은 예시적인 실시예에 따른 신호 처리 디바이스에서의 균일한 보간을 나타내는 도면,
도 9는 예시적인 실시예에 따른 측정 장치를 나타내는 도면.
도면에서의 예시는 개략적인 것이다.
이하에서, 도 1을 참조하여, 본 발명의 예시적인 실시예에 따른 신호 처리 디바이스(100)를 설명할 것이다.
반복성 신호 소스(101)는 주기적인 반복성 신호(102)를 생성하도록 구성된다. 반복성 신호(102)는 몇 번 반복되는 주기적 신호이다. 이 반복성 신호(102)는 검사대상 디바이스를 조사하는 경우에 사용된다. 반복성 신호(102)는 결정 유닛(103)의 입력에 공급된다. 결정 유닛(103)은 반복성 신호(102)를 언더샘플링하는 다수의 시점을 결정하도록 구성된다. 반복성 신호(102)가 샘플링되는 이들 시점은 제어 신호(104)의 형태로 플립 플롭(103)에 제공되는데, 이 플립 플롭(103)은 비교 결과를 나타내는 비교기 신호(120)가 제공될 수 있는 비교기 유닛(105)의 출력에 위치한다. 비교기 유닛(105)의 제 1 신호 입력에는 반복성 신호(102)가 공급된다. 비교기 유닛(105)의 제 2 신호 입력에는 기준 신호 생성기 유닛(107)에 의해 생성되는 기준 신호(106)가 공급된다. 도 1로부터 알 수 있는 바와 같이, 클록 생성 유닛(108)은 반복성 신호 소스(101) 및 기준 신호 생성기(107)에 각각 공급되는 클록 신호(109a,109b)를 생성한다. 이 문맥에서, 기준 신호 소스(101) 및 기준 신호 생성기(107)는 코히어런트 샘플링을 가능하도록 하기 위해 동기화되는 것이 보장될 수 있다.
비교기 유닛(105)은 반복성 신호(102)를 기준 신호(106)와 비교하도록 구성된다. 이 비교의 결과는 플립 플롭(130)의 입력에 결합된 비교기 유닛(105)의 출 력에서 제공된다. 플립 플롭(130)은 비교기 유닛(105)의 출력에서 제공된 비교 신호(120)를 제공받고 다수의 특정 비교 시간을 나타내는 제어 신호(104)를 고려하여 디지털 결과 신호(110)를 생성한다. 디지털 결과 신호(110)는 반복성 신호(102)의 주기(도 2 참조) 내에서 시간 제어 신호(104)에 의해 정의된 대응하는 시점의 연대순에 따라 반복성 신호(102)의 상이한 반복에 관련된 디지털 결과 신호(110)를 재분류하도록 구성된 재분류 유닛(111)에 공급된다. 신호(110)의 성분들을 재순열화한 이후, 그것은 평가 유닛(112)에 공급되어 디지털 결과 신호(110)의 전이 시간을 결정한다. 전이 시간은 시스템(100)의 신호 처리에 의해 유도될 정보를 포함하는 것으로 가정된다.
평가 유닛(112)은 출력 신호 생성 유닛(115)에 공급되는 전이 시간 신호(114)를 분류된 신호(113)에 기초하여 평가한다. 출력 신호 계산 유닛(115)은 본질적으로 시간상 균일하게 이격되며 신호 처리 디바이스(100)의 출력에서 공급되는 출력 신호(116)를 계산한다.
반복성 신호(102)는 반복성 아날로그 신호, 특히 반복성의 변조된 무선 주파수 신호이다. 신호 처리 디바이스(100)는 신호(102)의 아날로그 파형을 나타내는 디지털 신호(116)를 제공하도록 아날로그-디지털 신호 변환을 수행하도록 구성된다.
이하에서 도 2를 참조하여 보다 자세히 설명되는 바와 같아, 결정 유닛(103)은 신호의 다수의 반복 각각에 대해 상이한 시점을 결정하며 이 시점에서 비교기 유닛(105)에 의해 비교가 수행된다. 따라서, 결정 유닛(103)에 의해 생성된 신호 는 본질적으로 시간상 균일하게 이격된다. 기준 신호(106)는 도 1의 실시예에서는 일정한 신호이다. 디지털 결과 신호(110)는 특정 시점에서 반복성 신호가 기준 신호(106)보다 크거나 동일한 경우 "1"의 로직 값을 가질 수 있다. 반복성 신호가 기준 신호(106)보다 작은 또 다른 경우에서는, 디지털 결과 신호(110)의 로직 값은 "0"이다.
출력 신호 계산 유닛(115)은 본질적으로 시간상 균일하게 이격되는 출력 신호(116)를 유도하기 하기 위해 보간을 수행할 수 있다. 이를 위해, 출력 신호 생성 유닛(115)에 의해 다수의 신호 변환 알고리즘이 적용될 수 있다.
클록 생성 유닛(108)은 반복성 신호 소스(101)용의 제 1 클록 신호(109a)와 기준 신호 생성기(107)용의 제 2 클록 신호(109b)를 생성한다. 두 개의 별개의 클록 신호(109a,109b)를 제공하는 것 대신에, 클록 생성 유닛(108)은 반복성 신호 소스(101)와 기준 신호 생성기(107)에 대해 공통의 클록 신호를 생성한다.
따라서, 도 1의 실시예는 아날로그 파형 재구성을 위한 전이 시간의 측정을 가능하게 한다. 이것은 도 2에 도시되어 있는 다이아그램(200) 및 다이아그램(250)을 토대로 더 명확해질 것이다.
다이아그램(200)의 횡좌표(201)에 따라, 시간이 도시되어 있다. 다이아그램(200)의 세로좌표(202)를 따라, 신호 값이 도시되어 있다. 제 1 그래프는 반복성 아날로그 신호(102)를 나타낸다. 제 2 그래프는 일정한 기준 신호(106)를 나타낸다. 단차 함수와 같은 비교 신호(120)의 시점(203)은 도 2에 더 도시되어 있다.
수정된 시간축(210)(시간 모듈 1/M=1/3)이 다이아그램(250)의 횡좌표(210)를 따라 도시되어 있다. 다이아그램(250)의 세로좌표(211)를 따라, 신호 값이 도시되어 있다. 재분류된 데이터 지점(203)이 또한 다이아그램(250)에 도시되어 있다. 더 나아가, 비교 신호(120)가 도시되어 있다. 이를 넘어서, 전이 시간(251)은 도 2의 다이아그램(250)에서 유도될 수 있다.
도 2의 명명법에 따라, R=0.7은 기준 신호(106)의 값이고, N=32는 데이터 지점(203)의 수이다. M=3은 반복성 신호(102)의 반복 횟수이다. 따라서, 도 2에 따르면, 샘플링되는 신호(102)는 사인 형태의 형상을 가지나, 임의의 또 다른 형상, 특히 주기적 형상을 가질 수 있다. 바람직하게, N 및 M은 서로소, 즉 상대적인 소수일 수 있다.
기술한 실시예에 따르면, 반복성의 디지털 비교 신호(120)의 전이 시간(251)은 디지털 ATE 채널을 사용하는 코히어런트 디지털 샘플링을 통해 평가 또는 정확하게 평가될 수 있다.
두 개의 측정 순간(203) 사이의 시간 간격은 TS로 지칭될 수 있고 반복성 신호(102)의 주기의 지속 기간은 TR로서 지칭될 수 있다. 바람직하게, 방정식 N×TS=M×TR이 성립되며, N은 서로소 M이고, K×N개의 샘플이 취득된다. 샘플들은 분류 기법 isort=mod(i×M,N)에 따라 재순열화될 수 있다. 전이 시간(251)은 전이 이전의 마지막 샘플의 시간과 전이 이후의 첫 번째 샘플의 시간 사이에 존재한다.
도 1 및 도 2의 실시예의 코히어런트 샘플링 기법을 통해, 특히 N이 충분히 큰 경우 임의의 미세한 시간 해상도(TS/N)가 얻어질 수 있다. 본질적으로 선형의 시간 측정이 가능할 수 있다(TS에 대해 일정한 주파수 샘플 클록을 가정함).
샘플의 레벨 정확성은 예를 들어 정적 비교 레벨의 수에 의해서가 아니라 전이 시간 측정의 정확성에 의해서만 결정될 수 있다.
이하에서는, 본 발명의 예시적인 실시예에 따른 코히어런시 특징을 도 3에 도시되어 있는 신호 처리 디바이스(300)에 기초하여 설명할 것이다.
도 3은 검사대상 디바이스(301)를 나타낸다. 검사대상 디바이스(301)는 비교기(302)의 제 1 신호 입력에 공급되는 검사대상 신호(s(t)(t는 시간))를 생성한다. 기준 신호(r(t))는 비교기(302)의 제 2 신호 입력에 공급되고 기준 신호 생성기(303)에 의해 생성된다. 비교기(302)의 출력에서, 플립-플롭(304)에 공급되는 비교 신호(c(t))가 제공된다. 플립플롭(304)의 출력은 메모리(305)의 입력에 결합된다. 메모리(305)의 출력은 전이 시간 알고리즘 유닛(306)의 입력에 결합되어 원하는 전이 시간(들)을 결정한다.
더 나아가, 데이터 처리 디바이스(300)는 시스템(300)의 상이한 구성요소에 대해 공통 클록을 생성하는 공통 클록 생성기 유닛(307)을 포함한다. 클록 생성기 유닛(307)은 클록 신호를 플립-플롭(304)에 공급하는 디바이더(DN) 유닛(308)에 결합된다. 더 나아가, 클록 생성기 유닛(307)은 기준 신호 생성기(303)에 공급되는 클록 신호를 생성하는 디바이더(Dref)(309)에 결합된다. 또한, 클록 생성기(307)는 디바이드(DM)(310)에 결합되며, 이 디바이더(DM)(310)는 검사대상 디바이 스(301)에 결합되어 검사대상 디바이스(301)에 대한 클록 신호를 생성한다.
도 3의 실시예에 따르면, 코이어런시는 예를 들어 공통 클록 기준을 통해 보장될 수 있다. 검사대상 신호는 (디바이더(DM)(310)에 의해 제어되는) 시간(TR) 이후에 반복된다. 동적 기준 신호는 주기(TRef)를 가지며 디바이더(Dref) 유닛(309)에 의해 제어된다. 정적 비교 레벨은 클록을 필요로 하지 않는다. 더 나아가, 디지털 샘플 주기(TS)는 디바이더 유닛(DN)(308)에 의해 구현 및 제어될 수 있다.
도 3의 실시예에 대한 또 다른 실시예로서, 동일한 출력 주파수를 갖는 세 개의 개별 주파수-잠금 클록 생성기가 존재할 수 있다. 또는, 원하는 출력 주파수를 보장하도록 충분한 정확성을 갖는 세 개의 독립적인 클록 생성기가 제공될 수 있다.
시스템(300)의 블록(304 내지 306)은 임의의 원하는 시간에 의해 디지털 변환기 유닛으로 대체될 수 있음을 이해해야 한다. 비등거리의 샘플에서 등거리 샘플로의 변환은 임의의 신호 처리 기법에 의해 수행될 수 있고, 보다 구체적으로는 타임 스탬프를 갖는 신호의 임의의 직렬화에 적용될 수 있다. 다시 말해, 비등거리 샘플로부터 등거리 샘플의 생성은 반복성 신호에 제한되지 않는다.
도 4는 불완전한 신호, 즉 잡음 및/또는 지터에 의해 방행되는 신호의 전이 시간의 측정의 문맥에서 도 2의 상황을 나타내는 다이아그램(400,430,450)을 나타낸다.
노이즈 또는 지터가 존재하는 경우, 전이 부근의 모든 샘플을 조사하고 적절 한 "평균" 전이 지점을 선택함으로써 보다 나은 타임 스탬프의 평가가 얻어질 수 있다. 즉, 지터는 샘플 간의 보간을 허용할 수 있다. 잡음이 충분하지 않다면 지터를 인공적으로 부가할 수 있다(예를 들어 소정의 작은 PRBS 신호를 샘플 클록에 부가할 수 도 있고, 잡음 다이오드를 비교기 입력에 연결할 수도 있다). 도 4의 플롯은 0.02rms의 잡음 레벨을 포함한다.
이하에서는, 도 5를 참조하여, 불완전한 신호, 즉 잡음 또는 지터가 존재하는 신호의 전이의 측정에 대해 보다 자세히 설명할 것이다.
도 5는 도 4의 다이아그램(400)과 유사한 다이아그램(500)과 도 4의 다이아그램(450)과 유사한 다이아그램(550)을 도시한다.
평균화없이 전이 시간을 결정하는 하나의 용이한 방법은 첫 번째의 "1"을 취하는 것이다. 도 5의 경우, 측정 지점(203#12)이 전이 시간인 것으로 선택되며 그에 따라 t=12/256이다. 샘플의 총 수는 256이다. 이와 달리, 마지막의 "0"이 선택될 수 있으며, 이는 측정 지점(203 #22)에서의 전이 시간의 평가를 야기할 수 있다.
이와 달리, 소정의 평균화를 구현할 수 있다. 예를 들어, 첫 번째의 "1"과 마지막의 "0" 사이의 중간을 취급할 수 있다. 그 결과, 전이 시간(t=(22+12)/2/256=17/256이 될 수 있다.
이와 달리, 추가적인 평균화가 더 포함될 수 있는데, 이는 계산 기법을 상당히 용이하게 유지하면서도 적절한 결과를 야기한다. 이러한 실시예에 따르면, 값 "0"이 카운팅될 수 있다. 그 결과, 전이 시간 t=16/256이 될 수 있다.
보다 나은 전이 시간을 얻을 수 있게 하지만, 계산량이 보다 많아지는 평가 방법으로서 편차(E1 또는 E2)의 합을 최소화하는 시간("T")을 탐색하는 것을 포함한다. 전이 주변에는 S개의 샘플이 존재하고, i=1,...,S이며, 각각의 샘플은 샘플 시간(ti), 데이터 값(di("0" 또는 "1")을 갖는다.
아래의 방정식은 상승 전이에 대한 상황을 나타낸다.
Figure 112009004003347-pct00001
이하에서는, 도 6을 참조하여, 아날로그 파형 재구성에 대해 보다 자세히 살펴볼 것이다.
제 1 다이아그램(600)은 0.005의 제 1 해상도 값에 대하여 도 3에 따른 신호(s(t),r(t)) 및 c(t))의 시간 의존성을 나타낸다. 제 2 다이아그램(650)은 0.0001의 제 2 해상도 값에 대하여 이들 신호(s(t), r(t) 및 c(t))의 시간 의존성을 나타낸다.
정확한 전이 시간(TK)은 전술한 바와 같이 결정된다. 샘플링된 레벨은 시간(Tk, Vk=r(Tk))에서의 알려진 기준 파형, 또는 단지 알려져 있는 정적 레벨에 의해 주어진다. 샘플들은 (시간, 값) 쌍(Tk,Vk)일 수 있다.
다이아그램(600,650) 내의 원은 0.005(다이아그램(600)) 및 0.0001(다이아그램(650))의 해상도에 대한 "측정된" 샘플(Tk,Vk)을 나타낸다.
이하에서, 도 7을 참조하여, 본 발명의 예시적인 실시예에 다른 신호 처리 디바이스(700)를 설명할 것이다.
도 7의 좌측 부분은 본질적으로 도 3과 동일하며, 그에 따라 이하에서는 추가적인 부분만이 설명될 것이다.
신호 처리 디바이스(700)는 균일한 보간 유닛(701), 고속 퓨리에 변환 유닛(702), 불균일 고속 퓨리에 변환 유닛(703), 역고속 퓨리에 변환 유닛(704), 불균일 이산 퓨리에 변환 유닛(705), 하향 변환 유닛(주파수 시프트)(706) 및 역고속 퓨리에 변환 유닛(707)을 포함한다.
전이 시간 알고리즘 유닛(306)의 출력은 불균일 시간 샘플 신호로서 제 1 출력(708)에 공급된다. 더 나아가, 전이 시간 알고리즘 유닛(306)의 출력은 균일 보간 유닛(701)의 입력에 공급된다. 균일 보간 유닛(701)의 출력은 균일한 시간 샘플 신호(709)를 공급한다. 더 나아가, 균일 보간 유닛(701)의 출력은 FFT 유닛(702)의 입력에 결합되고, FFT 유닛(702)의 출력은 균일 스펙트럼 신호(710)를 제공한다.
더 나아가, 전이 시간 알고리즘 유닛(306)의 출력은 NUFFT 유닛(703)의 입력에 공급된다. NUFFT 유닛(703)의 출력에서, 균일 스펙트럼 신호(711)가 제공된다. 또한, NUFFT 유닛(703)의 출력은 역 FFT 유닛(704)의 입력에 결합된다. 역 FFT 유닛(704)의 출력에서, 균일 시간 샘플(712)이 제공된다. 뿐만 아니라, 전이 시간 알고리즘 유닛(306)의 출력 신호는 불균일 DFT 유닛(705)에 공급된다. 불균일 DFT 유닛(705)의 출력에서, 선택된 사용자 정의된 주파수에서의 스펙트럼을 나타내는 신호(713)가 제공된다. 더 나아가, 불균일 DFT 유닛(705)의 출력은 하향 변환 유닛(706)의 입력에 결합된다. 하향 변환 유닛(706)의 출력에서, 기저대역 스펙트럼 신호(714)가 제공된다. 또한, 하향 변환 유닛(706)의 출력은 역 FFT 유닛(707)의 입력에 결합된다. 역 FFT 유닛(707)의 출력에서, 균일한 기저대역 샘플 시간 신호(715)가 제공된다. 실제 애플리케이션에서, 대개 1 또는 2와 같은 소수의 출력만이 예견된다.
도 7의 실시예에 따른 처리는 전이 시간이 통상적인 ADC 샘플 포맷으로의 변환되는 것을 허용한다.
일부 애플리케이션에서, 불균일 샘플(Ti,Vi)은 예를 들어 아이 다이아그램(eye diagram)에 대해서는 우수하다. 그러나, 다수의 애플리케이션은 균일하게 이격된 시간 샘플 또는 균일하게 이격된 주파수의 스펙트럼을 갖는 데이터 표현을 요구한다.
이를 해결하기 위해, 균일한 보간을 사용하여 불균일하게 이격된 시간 샘플을 균일한 시간 이격을 갖는 샘플로 변환할 수 있다(통상적인 ADC의 분야에서 일반적인 것임). 이를 위해, 표준 FFT가 적용될 수 있다.
불균일하게 이격된 시간 샘플로부터 균일하게 이격된 주파수의 스펙트럼을 계산하기 위해 NUFFT(불균일 고속 퓨리에 변환)을 사용할 수 있다. 바람직하게, NUFFT는 신속한 계산 시간을 위해 FFM(고속 다극 방법)과 함께 사용될 수 있다. 시간 샘플은 표준 역 FFT를 사용하여 계산될 수 있다.
불균일하게 이격된 시간 샘플을 사용자 정의된 주파수의 스펙트럼으로 변환하기 위해 불균일 DFT(불균일 이산 퓨리에 변환, 그다지 "고속"이지는 않음)을 사용할 수 있다. 이것은 협대역(예를 들어 RF) 신호에 유용할 수 있다.
도 8은 도 6의 다이아그램과 유사한 제 1 다이아그램(800) 및 제 2 다이아그램(850)을 나타낸다.
도 8은 균일 보간을 나타낸다. 균일하게 이격된 시간 데이터를 얻는데 재구성 알고리즘을 사용할 수 있다. 이를 위해, Sinc(t) 보간이 가능하고, 다항식 보간(랑그랑지 보간, 스플라인 보간, 선형 보간)이 가능하고/하거나 부분적 지연 필터가 구현될 수 있다. 다이아그램(850)은 비교 신호의 전이 시간으로부터의 불균일 샘플을 원으로 도시한다. 점선은 진정한 DUT 파형을 나타낸다. 다이아그램(850) 내의 별표는 스플라인 보간, 예를 들어, MATLAB interp1(.., '스플라인')을 사용한 균일 보간의 결과를 나타낸다.
이하에서는, NUFFT 특징에 대해 보다 자세히 설명할 것이다.
이를 위해, 이하에서는 명칭이 정의될 것이다.
Figure 112009004003347-pct00002
불균일하게 이격된 시간 샘플로부터 균일하게 이격된 주파수의 스펙트럼을 계산하기 위해 NUFFT을 사용할 수 있다. 균일한 주파수 이격은 퓨리에 매트릭스가 반더몬데(Vandermonde) 매트릭스(이 매트릭스는 항상 상이한 xi에 대해 가역가능하고, 열들은 열 벡터의 멱(powers)임)이도록 할 수 있으며, 이는 임의의 주파수에 필적하여 변환 속도를 증가시킬 수 있다.
이하에서, 협대역 신호(RF)에 대한 NUDFT가 보다 자세히 설명될 것이다.
이를 위해, 이하에서는 명칭이 정의될 것이다.
Figure 112009004003347-pct00003
DC에서 RF로의 수백만 주파수에 대한 계산을 피하기 위해 관심있는 (협소한) 주파수 범위 내의 P 주파수(fk)에 대해서만 스펙트럼을 계산할 수 있다.
선택에 따라, NUDFT 내에 DC(f=0)를 포함하여 오프셋 에러를 허용할 수 있다.
선택에 따라, 관심 주파수 내로의 잡음 에일리어싱을 피하기 위해 알려져 있는 스퍼 주파수를 포함시킬 수 있다.
간단한 주파수 시프트를 통해 주파수 영역 내에서 기저 대역으로 직접 하향 변환을 수행할 수도 있다. 이 경우에는 하드웨어 하향 변환은 필요하지 않는다.
N>B인 경우, 흔히 N>>P인 경우, 평균화는 X의 추정치를 개선시킬 수 있다. W는 직사각형이될 수 있다. 스펙트럼(X)은 무어-펜로즈 의사-역(Moore-Penrose Pseudo Inverse) W+를 사용하여 계산될 수 있다.
다음으로, 또 다른 경우가 기술될 것이다.
Figure 112009004003347-pct00004
주파수가 (전형적으로 RF 신호에 대해) 관심 있는 단일 연속 주파수 범위 내에서 동일하게 이격되도록 선택되는 경우, 퓨리에 매트릭스는 반더몬데 매트릭스와 역을 간단히 할 수 있는 대각선 매트릭스의 곱이다.
도 9는 본 발명의 예시적인 실시예에 따른 측정 장치(900)를 나타낸다.
측정 장치(900)는 측정의 전체 테스트를 제어하는 제어 컴퓨터(예를 들어, 워크스테이션, PC 또는 랩탑)(901)를 포함한다. 테스트 제어 유닛(902)은 DUT(903,904)로부터 측정 장치(900)에 의해 수행되는 측정에 관련된 반복성 신호(102)를 포함한 신호를 생성 및/또는 수신한다. 테스트 제어 유닛(902) 내에서 또는 그 밖에서, 도 1에 도시되어 있는 특징을 갖는 신호 처리 디바이스(100)가 구현된다. 테스트 제어 유닛(902)은 검사대상 디바이스(903,904)(예를 들어, 메모리, 이동 전화기용 칩 등)에 연결된 다수의 핀(905)을 포함한다.
테스트 동안, 자극 신호가 DUT(903,904)에 공급되어 특정 테스트 패턴을 수행하고 응답 신호는 테스트 제어 유닛(902) 및 제어 컴퓨터(901)에 의해 평가된다.
"포함하는"라는 용어는 다른 요소 또는 특징을 배제하는 것은 아니며, 단수의 표현은 복수개의 존재를 배제하지 않는다는 것을 이해해야 한다. 또한 상이한 실시예에 관련하여 기술된 요소들은 결합될 수 있다. 청구항 내의 참조부호는 청구항의 범주를 제한하는 것으로 해석되어서는 안된다.

Claims (32)

  1. 반복성 신호(repetitive signal)(102)를 처리하는 신호 처리 디바이스(100)에 있어서,
    상기 반복성 신호(102)를 언더샘플링(undersampling)하는 다수의 시점을 결정하는 결정 유닛(103)과,
    상기 반복성 신호(102)를 기준 신호(106)와 비교하는 비교 유닛(105)과,
    상기 다수의 시점에서, 상기 반복성 신호가 상기 기준 신호보다 큰 경우 제 1 로직 값을 갖고 상기 반복성 신호가 상기 기준 신호보다 작은 경우 제 2 로직 값을 갖는 디지털 결과 신호(110)를 생성하도록 구성된 생성 유닛(130)과,
    상기 디지털 결과 신호(110)의 전이 시간(transition times)을 결정하는 평가 유닛(112)을
    포함하는 신호 처리 디바이스.
  2. 제 1 항에 있어서,
    반복성 아날로그 신호(102)를 처리하도록 구성된
    신호 처리 디바이스.
  3. 제 1 항에 있어서,
    반복성의 변조된 무선 주파수 신호(102)를 처리하도록 구성된 신호 처리 디바이스.
  4. 제 1 항에 있어서,
    반복성 아날로그 신호(102)를 디지털 신호(116)로 변환하는 아날로그-디지털 변환기로서 구성된 신호 처리 디바이스.
  5. 제 1 항에 있어서,
    상기 결정 유닛(103)은 다수의 반복 중 적어도 일부에 대해 상이한 시점을 결정하도록 구성된
    신호 처리 디바이스.
  6. 제 1 항에 있어서,
    상기 결정 유닛(103)은 다수의 반복 중 적어도 일부에 대해 상이한 시점을 결정하여 반복 횟수가 거듭됨에 따라 신호 처리의 정확성을 높이도록 구성된
    신호 처리 디바이스.
  7. 제 1 항에 있어서,
    상기 기준 신호(106)는 시불변의 단일 신호와, 각각이 시불변인 다수의 신호와, 사전정의된 파형에 의거하여 시간에 따라 변하는 신호와, 사인 신호로 이루어진 그룹 중의 하나인
    신호 처리 디바이스.
  8. 제 1 항에 있어서,
    상기 평가 유닛(112)은 다수의 반복들 중 상이한 반복에 관련된 시점에서의 신호를 고려하여 상기 전이 시간(114)을 결정하도록 구성된
    신호 처리 디바이스.
  9. 제 1 항에 있어서,
    상기 시점의 개수는 반복 횟수보다 많은
    신호 처리 디바이스.
  10. 제 1 항에 있어서,
    상기 반복성 신호(102)의 주기 내에서 대응하는 시점의 시간적 순서(chronology) 따라 상이한 반복에 관련된 상기 디지털 결과 신호(110)를 재분류하도록 구성된 재분류 유닛(re-sorting unit)(111)을 포함하는
    신호 처리 디바이스.
  11. 제 1 항에 있어서,
    상기 평가 유닛(112)은 시퀀스 내에서 상기 디지털 결과 신호(110)가 상기 제 1 로직 값을 갖는 마지막 시점과 시퀀스 내에서 상기 디지털 결과 신호(110)가 상기 제 2 로직 값을 갖는 첫 번째 시점으로 이루어진 그룹 중 적어도 하나의 분석에 기초하여 상기 전이 시간(114)을 결정하도록 구성된
    신호 처리 디바이스.
  12. 제 1 항에 있어서,
    상기 평가 유닛(112)은 상기 제 1 로직 값을 갖는 상기 디지털 결과 신호(110)와 상기 제 2 로직 값을 갖는 상기 디지털 결과 신호(110)를 포함하는 간격을 형성하는 다수의 시점의 통계적 분석에 기초하여 상기 전이 시간(114)을 결정하도록 구성된
    신호 처리 디바이스.
  13. 제 1 항에 있어서,
    상기 평가 유닛(112)은 상기 제 1 로직 값을 갖는 상기 디지털 결과 신호(110) 및 상기 제 2 로직 값을 갖는 상기 디지털 결과 신호(110)를 포함하는 간격을 형성하는 다수의 시점에 수학적 확률 함수를 적용하는 것(fitting)에 기초하여 상기 전이 시간(114)을 결정하고 상기 적용의 결과로부터 상기 전이 시간(114)을 결정하도록 구성된
    신호 처리 디바이스.
  14. 제 1 항에 있어서,
    상기 평가 유닛(112)은 신호 지터 및 신호 잡음으로 구성된 그룹 중 적어도 하나의 존재 정도에 따라 상기 전이 시간(114)을 결정하도록 구성된
    신호 처리 디바이스.
  15. 제 1 항에 있어서,
    본질적으로 균일하게 이격된 출력 신호(116)를 계산하도록 구성된 출력 신호 계산 유닛(115)을 포함하는
    신호 처리 디바이스.
  16. 제 15 항에 있어서,
    상기 출력 신호 계산 유닛(115)은 싱크(Sinc) 보간, 다항식 보간, 라그랑지 보간, 스플라인 보간, 선형 보간 및 부분 지연 필터로 구성된 그룹 중 적어도 하나를 사용함으로써 상기 본질적으로 균일하게 이격된 출력 신호(116)를 결정하도록 구성된
    신호 처리 디바이스.
  17. 제 15 항에 있어서,
    상기 출력 신호 계산 유닛(115)은 시간상에서 본질적으로 균일하게 이격된 또는 주파수상에서 본질적으로 균일하게 이격된 출력 신호(116)를 계산하도록 구성된
    신호 처리 디바이스.
  18. 제 15 항에 있어서,
    상기 출력 신호 계산 유닛(115)은 고속 퓨리에 변환, 불균일 고속 퓨리에 변환, 고속 다극 방법(fast multiple method)을 이용하는 불균일 고속 퓨리에 변환 및 불균일 이산 퓨리에 변환으로 구성된 그룹 중 적어도 하나를 수행함으로써 상기 출력 신호(116)를 계산하도록 구성된
    신호 처리 디바이스.
  19. 제 1 항에 있어서,
    코히어런트 샘플링을 사용하여 상기 반복성 신호(102)를 처리하도록 구성된 신호 처리 디바이스.
  20. 제 1 항에 있어서,
    상기 신호 처리 디바이스(100)의 다수의 구성요소(101, 107)에 대해 공통 클록 신호(109)를 생성하도록 구성된 클록 생성 유닛(108)을 포함하는
    신호 처리 디바이스.
  21. 제 1 항에 있어서,
    각각이 상기 신호 처리 디바이스(100)의 할당된 구성요소(101,107)에 대해 개별 클록 신호(109a,109b)를 생성하도록 구성된 다수의 클록 생성 유닛(108)을 포함하되, 상기 다수의 클록 생성 유닛(108)은 서로에 대해 주파수 잠금(frequency-locked)되는
    신호 처리 디바이스.
  22. 제 1 항에 있어서,
    상기 반복성 신호(102)에 지터를 선택적으로 부가하도록 구성된 지터 부가 유닛을 포함하는
    신호 처리 디바이스.
  23. 제 1 항에 있어서,
    상기 반복성 신호(102)를 제공하는 소스로서 자동 테스트 장비 유닛을 포함하는
    신호 처리 디바이스.
  24. 제 1 항에 있어서,
    검사대상 디바이스를 테스트하는 자동 테스트 장비로서 구성되는
    신호 처리 디바이스.
  25. 측정 장치(900)에 의해 수행되는 측정에 관련된 반복성 신호(102)를 처리하는 청구항 제 1 항의 신호 처리 디바이스(100)를 포함하는
    측정 장치(900).
  26. 제 25 항에 있어서,
    검사대상 디바이스(903,904)를 테스트하기 위해 검사대상 디바이스(903,904)에 인가되는 자극 신호를 상기 반복성 신호(102)로서 생성하도록 구성된
    측정 장치.
  27. 제 25 항에 있어서,
    검사대상 디바이스(903,904)를 테스트하기 위해 상기 검사대상 디바이스(903,904)에 자극 신호를 인가하는 것에 응답하여 상기 검사대상 디바이스(903,904)로부터의 응답 신호를 상기 반복성 신호로서 수신하도록 구성된
    측정 장치.
  28. 제 25 항에 있어서,
    아날로그-디지털 변환기, 센서 디바이스, 검사대상 디바이스 또는 물질을 테스트하는 테스트 디바이스, 화학적, 생물학적 또는 약학적 분석을 위한 디바이스, 유체의 성분들을 분리하는 유체 분리 시스템, 모세 전기연동 디바이스(capillary electrophoresis device), 액체 크로마토그래피 디바이스, 가스 크로마토그래피 디바이스, 전자 측정 디바이스 및 질량 분광 디바이스로 구성된 그룹 중 적어도 하나를 포함하는
    측정 장치.
  29. 반복성 신호(102)를 처리하는 신호 처리 방법에 있어서,
    상기 반복성 신호(102)를 언더샘플링하는 다수의 시점을 결정하는 단계와,
    상기 반복성 신호를 기준 신호(106)와 비교하는 단계와,
    상기 다수의 시점에서, 상기 반복성 신호가 상기 기준 신호보다 큰 경우 제 1 로직 값을 갖고 상기 반복성 신호가 상기 기준 신호보다 작은 경우 제 2 로직 값을 갖는 디지털 결과 신호(110)를 생성하는 단계와,
    상기 디지털 결과 신호(110)의 전이 시간(114)을 결정하는 단계를 포함하는
    신호 처리 방법.
  30. 프로세서(100)에 의해 실행되는 경우 청구항 제 29 항의 방법을 제어 또는 수행하도록 구성된 신호 처리 컴퓨터 프로그램이 저장되어 있는 컴퓨터 판독가능 매체.
  31. 삭제
  32. 삭제
KR1020097001329A 2006-07-21 2006-07-21 신호 처리 방법 및 디바이스와 컴퓨터 판독가능 매체 KR101011618B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2006/064544 WO2008009316A1 (en) 2006-07-21 2006-07-21 Undersampling of a repetitive signal for measuring transistion times to reconstruct an analog waveform

Publications (2)

Publication Number Publication Date
KR20090042776A KR20090042776A (ko) 2009-04-30
KR101011618B1 true KR101011618B1 (ko) 2011-01-27

Family

ID=37890514

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097001329A KR101011618B1 (ko) 2006-07-21 2006-07-21 신호 처리 방법 및 디바이스와 컴퓨터 판독가능 매체

Country Status (7)

Country Link
EP (1) EP2044692B1 (ko)
JP (1) JP5106530B2 (ko)
KR (1) KR101011618B1 (ko)
CN (1) CN101558568B (ko)
DE (1) DE602006011221D1 (ko)
TW (1) TWI339015B (ko)
WO (1) WO2008009316A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012044521A (ja) * 2010-08-20 2012-03-01 Advantest Corp コンパレータ回路およびそれを用いた試験装置
US20120102353A1 (en) * 2010-10-21 2012-04-26 National University Corporation Tohoku University Data processing apparatus, data processing system, measurement system, data processing method, measurement method, electronic device and recording medium
JP5757270B2 (ja) * 2012-04-26 2015-07-29 株式会社島津製作所 クロマトグラフ質量分析用データ処理装置
CN103315734B (zh) * 2013-05-16 2016-03-30 深圳市科曼医疗设备有限公司 监护数据的波形形成方法及装置
KR20170045542A (ko) 2015-10-19 2017-04-27 삼성전자주식회사 에지 검출기 및 이를 포함하는 신호 특성 분석 시스템
CN108287328B (zh) * 2017-12-19 2019-01-01 国网江苏省电力有限公司电力科学研究院 基于脉冲序列和波形重构的阶跃响应上升时间测试方法
DE102019112447A1 (de) * 2019-05-13 2020-11-19 Jenoptik Optical Systems Gmbh Verfahren und Auswerteeinheit zur Ermittlung eines Zeitpunkts einer Flanke in einem Signal
CN114244481A (zh) * 2021-11-25 2022-03-25 成都众享天地网络科技有限公司 一种基于插值的眼图算法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6661836B1 (en) 1998-10-21 2003-12-09 Nptest, Llp Measuring jitter of high-speed data channels
US20050219107A1 (en) 2004-03-25 2005-10-06 Guidry David W System and method for successive approximation

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002350506A (ja) * 2001-05-28 2002-12-04 Ando Electric Co Ltd 判定回路及び判定方法
US6462693B1 (en) * 2001-06-06 2002-10-08 Agilent Technologies, Inc. Analog to digital signal conversion method and apparatus
US6429799B1 (en) * 2001-07-14 2002-08-06 Agilent Technologies, Inc. Method and apparatus for analog to digital conversion using time-varying reference signal

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6661836B1 (en) 1998-10-21 2003-12-09 Nptest, Llp Measuring jitter of high-speed data channels
US20050219107A1 (en) 2004-03-25 2005-10-06 Guidry David W System and method for successive approximation

Also Published As

Publication number Publication date
EP2044692A1 (en) 2009-04-08
DE602006011221D1 (de) 2010-01-28
TWI339015B (en) 2011-03-11
JP2009544931A (ja) 2009-12-17
KR20090042776A (ko) 2009-04-30
WO2008009316A1 (en) 2008-01-24
CN101558568B (zh) 2013-05-22
EP2044692B1 (en) 2009-12-16
CN101558568A (zh) 2009-10-14
JP5106530B2 (ja) 2012-12-26
TW200807880A (en) 2008-02-01

Similar Documents

Publication Publication Date Title
KR101011618B1 (ko) 신호 처리 방법 및 디바이스와 컴퓨터 판독가능 매체
US7681091B2 (en) Signal integrity measurement systems and methods using a predominantly digital time-base generator
Zhao et al. Enhanced random equivalent sampling based on compressed sensing
CN201215580Y (zh) 一种集成电路测试系统
D'Apuzzo et al. Modeling DAC output waveforms
Levine et al. High-resolution flash time-to-digital conversion and calibration for system-on-chip testing
US7143323B2 (en) High speed capture and averaging of serial data by asynchronous periodic sampling
Daponte et al. Effects of PRBS jitter on random demodulation analog-to-information converters
Daponte et al. PRBS non-idealities affecting random demodulation analog-to-information converters
Iadarola et al. On the effects of PRBS non-idealities in signal reconstruction from AICs
JP3960858B2 (ja) アナログ／ディジタル信号変換方法
US20070250279A1 (en) Digital data signal analysis by evaluating sampled values in conjunction with signal bit values
EP1847843B1 (en) Digital data sampling by applying a plurality of time delayed trigger signals
WO2008022653A1 (en) Converting non-equidistant signals into equidistant signals
US20120102353A1 (en) Data processing apparatus, data processing system, measurement system, data processing method, measurement method, electronic device and recording medium
JP2006098402A (ja) デジタル・レシーバの入力周波数応答を測定するための方法並びに装置
EP1845385A1 (en) Time interval analysis of digital data
JP2008267882A (ja) サンプリングされた値を信号ビット値との関連において評価することによるデジタルデータ信号の分析
Pous et al. On the use of standard digital ATE for the analysis of RF signals
Ichiyama et al. Novel CMOS circuits to measure data-dependent jitter, random jitter, and sinusoidal jitter in real time
Carnì et al. Static and dynamic test of high resolution DAC based on over sampling and low resolution ADC
Rashidzadeh et al. Test and measurement of analog and RF cores in mixed-signal SoC environment
Xia et al. Timing jitter characterization for mixed-signal production test using the interpolation algorithm
Orel et al. Femtosecond Resolution Timing in Multi-GS/s Waveform Digitizing ASICs
Balestrieri et al. Embedded ADC testing challenges: proposals from research

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141229

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161226

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171226

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 9