CN101558568B - 用于对重复信号进行处理的信号处理装置及方法 - Google Patents

用于对重复信号进行处理的信号处理装置及方法 Download PDF

Info

Publication number
CN101558568B
CN101558568B CN2006800554097A CN200680055409A CN101558568B CN 101558568 B CN101558568 B CN 101558568B CN 2006800554097 A CN2006800554097 A CN 2006800554097A CN 200680055409 A CN200680055409 A CN 200680055409A CN 101558568 B CN101558568 B CN 101558568B
Authority
CN
China
Prior art keywords
signal
processing apparatus
unit
signal processing
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006800554097A
Other languages
English (en)
Other versions
CN101558568A (zh
Inventor
约亨·里瓦尔
晋雷·刘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Verigy Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Verigy Singapore Pte Ltd filed Critical Verigy Singapore Pte Ltd
Publication of CN101558568A publication Critical patent/CN101558568A/zh
Application granted granted Critical
Publication of CN101558568B publication Critical patent/CN101558568B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H03M1/1285—Synchronous circular sampling, i.e. using undersampling of periodic input signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G01R19/2506—Arrangements for conditioning or analysing measured signals, e.g. for indicating peak values ; Details concerning sampling, digitizing or waveform capturing
    • G01R19/2509—Details concerning sampling, digitizing or waveform capturing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Image Processing (AREA)

Abstract

本发明涉及对重复信号欠采样来测量重构模拟波形的转变时间。一种用于对重复信号(102)进行处理的信号处理装置(100)，该信号处理装置(100)包括：确定单元(103)，用于确定对重复信号(102)进行欠采样的多个时间点；比较器单元(105)，用于在多个时间点将重复信号(102)与基准信号(106)进行比较；产生单元(105)，用于产生表示比较结果的数字式结果信号(110)；评估单元(112)，用于确定数字式结果信号(110)的转变时间。

Description

用于对重复信号进行处理的信号处理装置及方法
技术领域
本发明涉及信号处理。
背景技术
US6,462,693B1公开了将模拟信号转换成一些数字式信号表示形式。该方法包括这样的步骤：将模拟信号中的幅度值与一些基准幅度值进行比较，来判定该模拟信号大于还是小于基准值。该方法还包括这样的步骤：产生与在比较步骤中的判定结果相对应的数字信号的逻辑电平。该方法实质上将模拟信号转换成时间表示形式，然后将该时间表示形式转换成数字式表示形式。其装置包括一些比较器，这些比较器各自被连接来接收模拟信号，分别接收上述基准值中不同的基准值，并产生该数字式信号。该模拟信号被从数字式表示形式重构。
US6,429,799B1公开了将模拟信号转换成数字式表示形式。该方法包括这样的步骤：产生一些时变基准信号，将模拟信号的幅度与各个基准信号的幅度进行比较来判定该模拟信号的幅度是大于、小于还是等于基准信号幅度，并在每次模拟信号与基准信号的幅度相等时产生时间戳(timestamp)。其设备包括基准信号发生器和一些比较器，每个比较器被连接以接收模拟信号，分别接收这些基准信号中不同的基准信号，并产生数字式信号。模拟信号可以被从数字式表示形式重构。
US2004/0070529A1公开了对模拟信号进行预处理，并将经过预处理的信号转换成数字式表示形式。该方法包括对模拟信号进行预处理，产生一些基准信号，将经过预处理的信号的幅度与这些基准信号的幅度进行比较以判定经过预处理的信号的幅度是大于、小于还是等于基准信号幅度，并在经过预处理的信号与基准信号的幅度相等时产生时间戳。其设备包括预处理器、基准信号发生器和一些比较器。这些比较器中的比较器从预处理器接收经过预处理的信号，分别接收基准信号，并产生数字式信号。经过预处理的信号或模拟信号可以被从数字式表示形式重构。
S.Sunter在IEEE International Test Conference，2004，pp.95-104的“AnAutomated，Complete，Structural Test Solution for SERDES”公开了GHz级串行和解串(SERDES)，这已经成为主要的芯片间和板间数据传输技术。信号完整性是判定其位出错率的主要因素(通常小于10-12)，因此一次产品测试(primary production test)的难点在于对皮秒级抖动(jitter)和信号眼图开度(eye opening)进行测试。片外(off-chip)的抖动和上升/下降时间测量受到硬件复杂性、访问(access)、带宽和噪声的限制。已公开的片上(on-chip)测量技术受到延迟线抖动的限制。该论文提出了一种新的抖动测试技术，该技术已经在FPGA上得到展示，获得了小于1ps的RMS自抖动(self-jitter)，还提出了一种具有无限带宽的新的信号眼图测试，这两种测试都没有使用高速电路。全数字式技术使用接收器本身来将信号抖动解调成低速的位流，该位流由单一时钟脉冲域的可合成电路来分析。将其与逻辑BIST和1149.6边界扫描相结合来完整地测试IC。
US2005/219107公开了用于提供待测器件的重复输出信号的连续近似的系统和方法。该系统包括对频闪(strobe)发生器进行驱动的时钟源，所述频闪发生器产生用于在多个采样点处对待测器件的输出信号进行采样的频闪脉冲。连续近似寄存器产生数字式近似值，所述数字式近似值被提供给加法器的反相输入端。待测器件的输出信号被馈送到该加法器的非反相输入端。差被放大并转换成数字式信号，该信号被馈送到连续近似寄存器的输入端。
US6,661,836B1公开了一种利用了高带宽欠采样电压测量仪器的测量技术。从具有重复信号模式的信号获得触发器(trigger)。在信号模式的多次重复过程中与该触发器有关的多个时间，将该信号与阈值进行比较，以产生测量样本，这些测量样本代表相对于该阈值的信号电平。
但是，仍然需要有效的信号处理。
发明内容
本发明的一个目的是能够进行有效的信号处理。该目的是通过独立权要求的技术方案来实现的。从属权利要求示出了进一步的实施方式。
根据本发明的一种示例性实施例，提供了一种用于对重复信号进行处理的信号处理装置，该装置包括：确定单元，用于确定对重复信号进行欠采样的多个时间点；比较器单元，用于在所述多个时间点将所述重复信号与基准信号进行比较；产生单元，用于产生表示比较结果的数字式结果信号；评估单元，用于确定数字式结果信号的转变时间。
根据另一种示例性实施例，提供了一种测量设备，该测量设备包括具有上述特征的信号处理装置，以对与由测量设备执行的测量有关的重复信号进行处理。
根据再一种示例性实施例，提供了一种对重复信号进行处理的信号处理方法，该方法包括：确定用于对重复信号进行欠采样的多个时间点；在所述多个时间点将所述重复信号与基准信号进行比较；产生表示比较结果的数字式结果信号；确定数字式结果信号的转变时间。
根据再一种示例性实施例，提供了一种计算机可读介质，其中储存了对重复信号进行处理的计算机程序，该计算机程序在由处理器执行时，适于控制或执行上述方法。
根据再一种示例性实施例，提供了一种对重复信号进行处理的程序要素，该程序要素在由处理器执行时，适于控制或执行上述方法。
本发明的实施例可以部分地或全部地由一个或多个合适的软件程序来实施或支持，所述软件程序可以储存在任何类型的数据载体上或由这些数据载体以其他方式提供，并可以在任何合适的数据处理单元中或由这些数据处理单元执行。软件程序或例程可以优选地应用于对重复信号进行处理。根据本发明一种实施例的欠采样可以由计算机程序(即通过软件)来执行，或者利用一个或多个具体电子优化电路(即以硬件方式)来执行，或者以混合形式(即使用软件部分和硬件部分)来执行。
根据一种示例性实施例，利用欠采样(尤其是利用相干采样方案)来对具有某种周期性(从而重复若干次)的信号进行处理。这里，术语“欠采样”可以表示这样的采样方案：用比可能的时间分辨率的倒数小的贷款来对信号进行采样。在确定了应该执行采样的几个时间点(例如大体上等距的时间点)之后，在这些时间点将该重复信号与比较信号或基准信号进行比较。比较的结果可以是该重复信号大于该基准信号、小于该基准信号或等于该基准信号。这样，可以产生表示该比较结果的某种数字式结果信号。在这个数字式结果信号形式“0”到“1”的转变(或相反的转变)发生的时候，与该重复信号有关的信息可以被“编码”。换言之，在比较结果的逻辑值发生转变的时间点中可以包括与要处理的信号有关的信息。可以从这种数字式表示形式来重构模拟信号。
可以优选地执行所谓的“相干采样”，即，在信号处理装置的各个部件(尤其是产生基准信号和确定信号的单元)的操作之间确保限定的时间相关性。这种相干例如可以通过下述方式获得：为这些部件提供公共的时钟信号，或者将这些部件的定时(timing)严格地连接或耦合(例如利用锁频等方式)。
尤其是，可以利用相干数字自动测试设备(ATE)通道执行模拟信号的欠采样。
为了测试电子器件，尤其是提供数字式电子输出信号的集成电子电路，可以向待测器件(DUT)的输入端馈送测试信号或激励信号，并可以由自动测试设备对来自待测器件的响应信号进行评估，例如通过与期望数据进行比较的方式。这种自动测试设备可能已经包括了特定的测试功能，即，该测试设备可以执行的测试功能或例程。测试功能可以以可执行软件代码的形式被包括在测试设备中。在测试信号(可以是重复信号)在这种电子测试装置内传输时，也可能发生这样的情况：信号在模拟和数字形式之间转换。为了执行这种转换，可以实施根据一种示例性实施例的欠采样特征。可以受益于这样的事实：这种激励信号和/或响应信号可以具有一定的周期性，即，可以是重复信号。
示例性实施例可以将这种数据处理的结果变换成“标准”ADC(模拟-数字转换器)结果格式。例如，已在重复信号的周期内的不同时间点对重复信号进行了多次欠采样之后，可以有利地对数据点进行重排序，以通过重复信号新的循环而在数据点之间进行插值。但是，通过执行这种重排序，信号的等距特性可能受到影响，使得输出信号可能是非等距的。本发明的实施例可以采集这种非等距信号并对它们进行后处理，从而得到输出信号的大体上等距序列，例如在时间或频率方面大体等距。
尤其是，本发明的实施例可以在模拟-数字转换器(ADC)中实现，模拟信号应当在所述ADC中数字化。换言之，模拟波形可以被转换成数字信号。这里，重复信号可以受到欠采样。这拉，术语“模拟”可以表示具有连续电平的信号(例如经调制的射频信号)。术语“数字”可以尤其表示具有离散电平(例如逻辑值“1”或“0”)的信号。
本发明实施例的一个示例性应用领域是“自动测试设备”，即在对待测器件(DUT)进行测试情况下模拟测试信号的数字化。由于这种测试可以是可重复的，所以可以应用对重复信号进行欠采样的概念。
术语“相干采样”可以尤其理解为“欠采样”的衍生形式。“欠采样”可以表示与无重复地捕获全部所需信息所必需的情况相比更慢的方式或更慢的采样速率执行采样。在“相干采样”的情况下，采样周期与信号的重复时间之间限定的比率可以得到确保或调节。在执行这种欠采样时，优选地利用相干采样，要得到的信号在数字式比较信号的转变时间中被编码。信号被分析多次，例如三次。对于每次循环，获得新的中间测量点，这些点相继对测量进行细化。可以以更高精度地测量转变时间或时间戳为目的执行“数字式欠采样”。对于转变时间的这种相干测量，重复信号被多次采样，可以选择信号频率与采样速率之间的分频比率(fractionalfrequency ratio)。采用这种措施可以产生中间采样点，从而提高所确定的转变时间的精度。尤其可以通过将波形重复很多次并选择足够高的采样速率来提高精度。
根据一种示例性实施例，可以提供一种实施相干采样的模拟-数字转换器，该相干采样用于测量用于重构模拟波形的转变时间。尤其是，这种ADC可以有利地在测量装置(例如用于对待测器件(DUT)进行测试的测试装置)中实现。
控制时钟单元可以提供时钟信号，从而能够有相干时间戳，所述时钟信号能够由信号处理装置的整体使用。相干采样可以提高在所确定的时间点进行采样的精度。
因此，根据一种示例性实施例，可以执行重复模拟信号(包括经调制的RF信号)的欠采样(或某种数字化)。这些信号尤其可以具有100MHz与10GHz之间的频率范围。作为调制方案，例如可以使用幅度调制、频率调制或相位调制。
这种欠采样可以嵌入自动测试设备(ATE)领域，在该领域中，执行混合信号/RF测试并可以使信号是重复性的。因此，发生重复信号的任何技术领域都可以是示例性实施例的可能应用领域。在许多情况下，测试判据假定均匀地访问空间样本(如来自传统的ADC)，或假定访问信号谱。
术语“数字式”可以表示与时间无关的两个电平。术语“模拟”可以表示无论何时，电平是连续的。模拟信号可以包括经调制的RF信号。术语“相干”可以表示N/M频率或周期比，其中N可以是采样点的数目，而M可以是要采样的信号的重复数目，并且N与M是互质的。
根据一种示例性实施例，可以提供一种信号处理装置，在该装置中，重复模拟信号得到评估。对于这样的模拟信号，可以执行与一个已知电平的、或与多个已知电平的、或与任何其他波形的比较。这种比较的结果可以是数字信号。该数字比较信号然后可以受到相干采样，从而获得数字式样本。接着，可以从数字样本确定比较信号的精确转变时间。可以用转变时间加上转变时间时已知波形的电平来构造样本。
可选地，可以将重复信号与一个静态电平、多个静态电平、正弦波、其他动态波形、或经过预处理的信号进行比较。可以用数字式ATE通道作为相干采样器。此外，可以选择性地将抖动加到该信号以提高分辨率/精度。在对转变进行检测时，可以确定转变之后的“第一个”信号，可以确定转变之前的“最后一个”信号，可以确定最后一个点与第一个点之间的“中间”时间，或者可以在转变之前和之后的测量点之间的间隔中执行“计数”。
根据另一种示例性实施例，可以由该信号处理装置对模拟信号进行处理。可以将该模拟信号与已知电平进行比较。随后，可以确定比较信号的转变时间。可以构造样本。这些样本可以被变换成通常的“ADC”格式。在此情况下，可以执行插值，可以执行NUFFT(非均匀快速傅立叶变换)，和/或可以执行非均匀离散傅立叶变换(NUDFT)。在NUDFT的情况下，可以执行(经调制的)RF信号的直接降频转换。还可以通过在NUDFT中包括DC项而执行偏移校正。通过在NUDFT中包括已知的杂散频率能够进行杂散频率抑制。此外，还可以执行噪音抑制。能够在单一相邻频率范围中使用等间距的频率，像传统FFT中一样。
根据一种示例性实施例，可以提供一种使用数字式ATE通道的RF接收器。在此情况下，可以使用(经调制的)窄带(RF)信号。可以与一个
(或多个)静态电平进行比较。数字式ATE通道可以用于相干采样。可以确定精确的跨越时间(crossing time)。窄带谱可以被重构(NUDFT)。该结果可以通过简单的频移来进行降频转换。
下面将说明本发明进一步的示例性实施例。
下面将说明信号处理装置进一步的示例性实施例。但是，这些实施例也适用于测量设备，适用于该方法，适用于该程序要素并适用于该计算机可读介质。
信号处理装置可以适于处理重复模拟信号。这种模拟信号可以呈现任何连续的值。术语“重复”可以具有这样的含义：该信号具有某种周期性并重复多次。
此外，信号处理装置可以适于处理重复的经调制射频(RF)信号。尤其是，这种信号处理可以在RF接收器的情况下执行。
信号处理装置可以适于用作模拟-数字转换器(ADC)，用于将重复模拟信号转换成数字信号。在这种转换中实施相干采样可以使得能够以高精度执行转换。对结果信号进行重新计算以获得等距间隔的结果信号可以简化对这种经转换信号的后处理。
确定单元可以适于确定对于多个重复的每一者而不同的时间点。在根据不同的重复对这种重复信号的不同周期进行比较时，随后周期的采样点可能相对于彼此而偏移。通过采取这种措施，可以获得采样的中间点来使分析更加精细。
确定单元可以适于确定对于多个重复的每一者而不同的时间点，以获得大体上均匀间隔的时间数据。通过将采样点与转变数目之间的比率选择为非整数值，这种均匀间隔的时间特征可以与对于信号的每次重复获取中间点的有效方式相结合。
基准信号可以是由下列项构成的组中的一项：在时间上恒定的单一信号；分别在时间上恒定的多个信号；根据预定波形而岁时间变化的信号；以及正弦信号。但是，也可以是其他任何波形，例如任何三角函数、锯齿函数、阶跃函数等。
评估单元可以适于将与多个重复中的不同重复有关的时间点的信号考虑在内来确定转变时间。这样，不同的重复样本信号可以被组合以提高精度，尤其是获得两个数据点之间的中间信号。这可以使数据格式转换精细化。
时间点的数目可以大于重复的数目。时间点的数目与重复的数目之间的比率可以是非整数值。这后一种措施可以确保由额外的重复提供与信号有关的额外信息。
有利地，信号处理装置可以包括排序单元，排序单元适于根据重复信号的周期内相应的时间点的排列表，对与不同的重复有关的数字式结果信号进行排序。通过在欠采样之后对信号进行重排序或重新排序，可以对数字式结果信号的转变环境中点的数目进行精细化。
产生单元可以适于在相应的重复信号大于基准信号的情况下产生具有第一逻辑值(例如“1”)的数字式结果信号，避过那可以适于在相应的重复信号小于基准信号的情况下产生具有第二逻辑值(例如“0”)的数字式结果信号。因此，转变时间可以被计算为在从第一逻辑值向第二逻辑值的转变发生时的时间点。为此，评估单元可以根据数字式结果信号具有第一逻辑值的序列中的最后一个时间点的分析来确定转变时间。或者，第一时间点可以被确定为数字式结果信号具有第二逻辑值的序列中的转变时间。还可以计算这个第一逻辑值的最后一个时间点与第二逻辑值的第一个时间点之间的平均时间。
或者，可以通过对转变间隔进行统计学分析来使评估转变时间的精度进一步精细化。例如，由于诸如抖动、噪声或其他信号畸变的效应，可能发生这样的情况：在转变时间附近，可能造成第一逻辑值和第二逻辑值的交替值的序列。在这种情况下，对该区域中的数据点进行统计学分析并计算(最)可能的转变时间可能更加合理。这可以包括插值、统计学平均、将数学概率函数对所确定的数字式值(某种温度计码(thermometercode))进行拟合，例如累积概率密度函数等。
评估单元可以适于根据操作模式来确定转变时间，所述操作模式是根据信号抖动或信号噪声的存在程度来选择的。在信号抖动/噪声较大时，比较容易发生信号畸变，转变间隔比较容易包括某些畸变的测量点。在信号抖动较小时，可以优选采用在数值方面更容易的解决方案，即，使用第一逻辑值的最后时间或第二逻辑值的第一个时间点或者它们的平均来作为实际转变时间。
信号处理装置可以包括输出信号计算单元，该单元适于计算大体上间隔均匀的输出信号。在重新排序之前可以实现等距。但是，对于信号的后处理，可能希望信号大体上间隔均匀，尤其是在时间上间隔均匀或者在频率上间隔均匀。
为了获得这种均匀间隔的信号，输出信号计算单元可以适于利用Sinc插值(即，由参数的正弦与该参数的比率所形成的数学函数，其中该参数可以是时间)、多项式插值(例如拉格朗日插值、样条插值或线性插值)来确定大体上均匀间隔的输出信号。还可以实施分数延迟滤波。
输出信号单元可以适于通过执行由下列项构成的组中的至少一项来计算该输出信号：快速傅立叶变换(FFT)、非均匀快速傅立叶变换(NUFFT)、利用快速多极法(FMM)的非均匀快速傅立叶变换(NUFFT)、以及非均匀离散傅立叶变换(NUDFT)。尤其是，信号处理装置可以适于用相干采样来处理重复信号。相干采样可以表示采样的时间特性是完善的。
可以通过实施时钟产生单元从而能够进行相干采样，所述时钟产生单元适于产生用于信号处理装置的多个部件的公共时钟信号。例如，这种时钟产生单元可以向待测器件、向用于产生基准信号的基准信号发生器、以及向用于对比较信号进行评估或处理的单元提供公共时钟信号。这样，时钟产生单元可以产生用于信号处理装置的部分或全部部件的公共时钟信号。
或者，可以提供多个时钟产生单元，每个时钟产生单元适于产生用于信号处理装置的指定部件的单独时钟信号，其中这多个时钟产生单元可以被锁频(frequency-locked)。例如，可以提供具有相同输出频率的三个锁频发生器来为待测器件、基准信号发生器和用于对比较信号进行评估的单元产生各自的时钟信号。
又或者，可以实施具有足够精度的三个独立时钟发生器来确保所需的输出频率。
信号处理装置还可以包括抖动增加单元，该单元适于将抖动选择性地加到重复信号和/或比较信号和/或相干采样时钟。通过采取这种措施，可以以限定的方式抹去(smear out)信号，这可以提高信号转换的精度。
信号处理装置可以包括自动测试设备单元(ATE)，该单元提供了用于DUT的环境以使DUT是用于提供该重复信号的源，如Agilent 93000测试设备。这样，信号处理装置尤其可以以这种ATE的ADC的形式实施，以测试待测器件，例如用于移动电话的芯片。这种自动测试设备可以提供用于DUT的环境以使DUT是用于提供该重复信号的源，并可以为对待测器件进行测试而实施。
下面将说明测量设备的更多示例性实施例。但是，这些实施例也适用于上述信号处理装置、方法、程序要素和计算机可读介质。
测量设备的信号发生单元可以适于产生激励信号作为上述重复信号或作为用于重复信号的基础，所述激励信号将被施加到待测器件以对该待测器件进行测试。还可以由DUT根据测试设备的(重复的或非重复的)激励信号来产生重复信号。这种激励信号可以是施加到DUT(例如待测芯片)的针脚的任何信号模式，可以在DUT的其他针脚处检测响应信号。通过将这些响应信号与期望信号进行比较，可以确定待测器件是可接受的还是应当抛弃的。在向这种待测器件施加测试序列时，信号通常被重复多次。这样，根据一种示例性实施例的信号处理装置可以有利地在这种测量设备中实施，尤其是在用于这种测量设备的ADC的情况下。
测量设备还可以适于：响应于为了对待测器件进行测试而向待测器件施加的激励信号，接收来自待测器件的响应信号作为该重复信号。在这种情况下，待测器件可以产生该重复信号，该重复信号然后可以由测量设备的信号处理器来评估。
尤其时，测试设备可以包括由下列项构成的组中的至少一项：模拟-数字转换器(ADC)、传感器装置(例如对DUT的参数进行传感)、用于对待测器件或衬底进行测试的测试装置(例如Agilent 93000系列的设备)、用于化学、生物学和/或药学分析的装置、适于将流体的成分分开的流体分离系统、毛细管电泳装置、液相色谱装置、气相色谱装置、电子测量装置以及质谱装置。更广地说，这些实施例可以用在电子学和测量应用的许多领域中(例如生命科学体系中)，或者精确信号转换或信号处理可能成为问题的模拟或数字电子学的任何领域中，尤其是在使用重复信号的时候。
附图说明
参照结合附图对实施例的如下详细说明，可以更容易明白并更好地理解本发明各实施例其他的目的以及许多相伴的优点。在实质上或功能上相等或类似的特征将由相同的标号来标记。
图1示出了根据本发明一种示例性实施例的信号处理装置。
图2示出了相干时间戳情况下的曲线图。
图3图示了根据一种示例性实施例的信号处理装置。
图4示出的曲线图图示了存在抖动的情况下信号处理装置的功能。
图5示出的曲线图图示了存在抖动的情况下数据处理装置的操作模式。
图6示出了根据一种示例性实施例，在用于模拟波形重构的信号处理的操作过程中的曲线图。
图7图示了根据本发明一种示例性实施例的数据处理装置。
图8图示了在根据一种示例性实施例的信号处理装置的情况下的均匀插值。
图9示出了根据一种示例性实施例的测量设备。
附图中的图示是示意性的。
具体实施方式
下面参照图1，对根据本发明一种示例性实施例的信号处理装置100进行说明。
重复信号源101适于产生周期性重复信号102。重复信号102是重复多次的周期性信号。该重复信号102用在对待测器件进行检查的情况中。重复信号102被提供到确定单元103的输入端。确定单元103适于确定用于对重复信号102进行欠采样(undersampling)的若干个时间点。对重复信号102进行采样的这些时间点可以被以控制信号104的形式供给触发器(flip flop)130，触发器130位于比较器单元105的输出端，在该输出端处可以提供表示比较结果的比较器信号120。重复信号102被提供到比较器单元105的第一信号输入端。基准信号106被提供到比较器单元105的第二信号输入端，该基准信号106是由基准信号发生器单元107产生的。由图1可见，时钟发生单元108产生时钟信号109a、109b，这些信号分别被供给重复信号源101和基准信号发生器107。在这种情况下，可以确保基准信号源101和基准信号发生器107得到同步从能能够进行相干采样。
比较器单元105适于将重复信号102与基准信号106进行比较。比较器单元105的输出端提供该比较的结果，所述输出端耦合到触发器130的输入端。比较器单元105的输出端所提供的比较信号120被供给触发器130，触发器130将表示具体比较次数的控制信号104考虑在内而产生数字式结果信号110。数字式结果信号110被供给重排序(re-sorting)单元111，所述重排序单元111适于根据重复信号102的周期内由时间控制信号104限定的相应时间点的排列表(chronology)，对与重复信号102的不同重复(repetition)有关的数字式结果信号110进行重排序。在对信号110的分量进行了重新排序之后，该信号被提供到评估单元112，以确定数字式结果信号110的转变时间(transition time)。转变时间被认为包括了要通过系统100的信号处理而获得的信息(参见图2)。
评估单元112根据经过排序的信号113对提供到输出信号发生单元115的转变时间信号114进行评估。输出信号计算单元115对输出信号116进行计算，输出信号116在时间方面基本上间隔均匀，在信号处理装置100的输出端处提供该输出信号116。
重复信号102是重复性的模拟信号，尤其是重复性的经调制射频信号。信号处理装置100适于进行模拟-数字信号转换，从而提供数字式信号116，数字信号116代表了信号102的模拟波形。
如下文中参照图2更详细地说明的，确定单元103对于信号102的多次重复中的每一者确定不同的时间点，在这些时间点，由比较器单元105执行比较。因此，由确定单元103产生的信号在时间上是大体上均匀间隔的。基准信号106在图1的实施例中是恒定信号。数字式结果信号110可以在特定时间点处重复信号大于或等于基准信号106的情况下具有逻辑值“1”。在重复信号小于基准信号106的另一种情况下，数字式结果信号110的逻辑值为“0”。
输出信号计算单元115可以执行插值，以获得在时间上大体均匀间隔的输出信号116。为此，可以由输出信号产生单元115执行多种信号变换算法。
时钟发生单元108产生用于重复信号源101的第一时钟信号109a和用于基准信号发生器107的第二时钟信号109b。作为提供两个单独的时钟信号109a、109b的一种替换形式，也可以是时钟发生单元108产生用于重复信号源101和基准信号发生器107的公共时钟信号。
因此，图1的实施例能够测量用于模拟波形重构的转变时间。根据图2所示的曲线图200和曲线图250可以对此更加了解。
时间沿着曲线图200的横轴201而绘制。信号值沿着曲线图200的纵轴202而绘制。第一曲线图示出了重复模拟信号102。第二曲线图示出了恒定的基准信号106。图2中还示出了阶跃函数状的比较信号120的时间点203。
沿曲线图250的横轴210示出了经修改的时间轴210(时间缩放比(time modulo)1/M＝1/3)。沿曲线图250的纵轴211示出信号值。曲线图250中还示出了经过重新排序的数据点203。此外，还示出了比较信号120。此外，转变时间251可以从图2的曲线图250中得到。
根据图2的命名，R＝0.7是基准信号106的值，N＝32是数据点203的数目。M＝3是重复信号102的重复次数。这样，根据图2，要采样的信号102具有正弦形状，但可以具有任何其他形状，尤其是周期性形状。优选地，N和M可以是互质或互素的。
根据所述这种实施例，可以通过用数字式ATE通道进行相干数字式采样，来对重复数字式比较信号120的转变时间251进行精确的评估或评价。
两个测量时刻203之间的时间间隔可以由TS表示，而重复信号102一个周期的时间长度可以由TR表示。优选地，当N与M互质并进行了K×N次采样时，等式N×TS＝M×TR成立。然后可以根据排序方案iSORT＝mod(i×M，N)来对样本进行重新排序。转变时间251是转变之前的最后一个样本的时间与转变之后第一个样本的时间之间的时间。
利用图1和图2的实施例的相干采样方案，可以获得任意精细的时间分辨率(TS/N)，尤其是当N足够大的时候。可以实现大体上线性的时间测量(假定对于TS有恒定的频率采样时钟)。
样本的电平精度可以只由转变时间测量的精度来决定，而不是例如由静态比较电平的数目来决定。
下面将根据图3所示的信号处理装置300，对根据本发明一种示例性实施例的相干性特征进行说明。
图3示出了待测器件301。待测器件301产生待测信号s(t)(其中t为时间)，该待测信号被提供到比较器302的第一信号输入端。基准信号r(t)被提供到比较器302的第二信号输入端，并且是由基准信号发生器303产生的。在比较器302的输出端，提供比较信号c(t)，该比较信号被提供给触发器304。触发器304的输出端耦合到存储器305的输入端。存储器305的输出端耦合到转变时间算术单元306的输入端，所述转变时间算术单元用于确定所需的(一个或多个)转变时间。
此外，数据处理装置300包括公共时钟发生器单元307，该单元产生用于系统300的不同部件的公共时钟。时钟发生器单元307耦合到分频器(divider)DN单元308，所述分频器DN单元用于向触发器304提供时钟信号。此外，时钟发生器单元307还耦合到分频器Dref 309，所述分频器Dref产生要向基准信号发生器303提供的时钟信号。此外，时钟发生器307还耦合到分频器DM 310，所述分频器DM接着耦合到待测器件301，从而产生用于待测器件301的时钟信号。
根据图3的实施例，例如通过公共时钟基准，可以确保相干性。待测信号在时间TR(由分频率器DN 310控制)之后重复。动态基准信号具有周期TRef，并由分频器Dref单元309控制。静态比较电平不需要时钟。此外，还可以实现由分频器单元DM 308来控制的数字式采样周期TS。
作为图3的实施例的替换形式，也可以有具有相同输出频率的三个单独的锁频时钟发生器。或者，可以给三个独立的时钟发生器提供足够的精度来确保所需的输出频率。
应当注意，系统300的功能块304至306可以由任何所需的时间-数字转换器单元来代替。从非等距样本至等距样本的转换可以利用任何信号处理方案来执行，尤其是可以适用于任何具有时间戳的信号的数字化。换言之，从非等距样本产生等距样本并不限于重复信号。
图4示出了曲线图400、430、450，这些曲线图图示了在对不完美的信号的转变时间进行测量的情况下(即对于收到噪声和/或抖动干扰的信号的情况下)图2的情形。
在存在噪声或抖动的情况下，通过观察转变附近的全部样本并选择合适的“平均”转变点，可以获得时间戳的更好估计。即，抖动可以允许在样本之间进行插值。如果噪声不足(例如，对于采样时钟的较小的PRBS信号，或者将带有噪声的二极管连接到比较器输入端)，还可以人工地加入抖动。图4的图示包括0.02rms的噪声电平。
下面将参照图5，对测量不完美的信号(即存在噪声或抖动情况下的信号)的转变时间进行详细说明。
图5再次示出了与图4的曲线图400类似的曲线图500，并示出了与图4的曲线图450类似的曲线图550。
在不进行平均的情况下确定转变时间的一种容易的方式是采取第一个“1”。在图5的场景中，测量点203#12因此被选择为转变时间，使得t＝12/256。样本的总数是256。或者，也可以选择最后一个“0”，这将造成对测量点203#22处转变时间进行估计。
或者，也可以实施一些平均：例如，可以采取第一个“1”与最后一个“0”之间的中点。这将造成转变时间t＝(22+12)/2/256＝17/256。
或者，可以引入更多的平均，这造成更加容易的计算方案以及适当的结果。根据这样的实施例，可以对值“0”进行计数。这可以造成转变时间t＝16/256。
一种对转变时间的更好的估计(但包含更多的计算)包括对使偏差(E1或E2)总和最小的时间“T”进行搜索。转变附近的S个样本(i＝1，...，S)各自具有采样时间ti，数据值di(“0”或“1”)。
下面的式子描述了对于上升转变的情况：
E 1 = &Sigma; i = 1 , d i = 1 , t i < T S ( T - t i ) + &Sigma; i = 1 , d i = 0 , T &GreaterEqual; t i S ( t i - T )
E 2 = &Sigma; i = 1 , d i = 1 , t i < T S ( T - t i ) 2 + &Sigma; i = 1 , d i = 0 , T &GreaterEqual; t i S ( t i - T ) 2
下面参照图6，对模拟波形重构进行详细说明。
第一曲线图600示出了对于第一分辨率值0.005，根据图3的信号s(t)、r(t)和c(t)随时间的变化关系。第二曲线图650示出了对于第二分辨率值0.0001，这些信号s(t)、r(t)和c(t)随时间的变化关系。
精确的转变时间Tk被如上所述确定。采样电平由时间Tk处的已知基准波形给出，Vk＝r(Tk)，或已知的静态电平。样本可以是(时间，值)组成的对(Tk，Vk)。
曲线图600、650中的圆圈表示对于分辨率0.005(曲线图600)和分辨率0.0001(曲线图650)的“测得”样本(Tk，Vk)。
下面将参照图7，对根据本发明一种示例性实施例的信号处理装置700进行说明。
图7的左侧与图3大体上相同，因此下面仅对另外的部件进行说明。
信号处理装置700包括均匀插值单元701、快速傅立叶变换单元702、非均匀快速傅立叶变换单元703、逆快速傅立叶变换单元704、非均匀离散傅立叶变换单元705、降频转换(down conversion)单元(频移)706和逆快速傅立叶变换单元707。
转变时间算术单元306的输出被提供给第一输出端708，作为非均匀时间采样信号。此外，转变时间算术单元306的输出还被提供给均匀插值单元701的输入端。均匀插值单元701的输出端提供均匀时间采样信号709。此外，均匀插值单元701的输出端还耦合到FFT单元702的输入端，其中，FFT单元702的输出端提供均匀谱信号710。
此外，转变时间算术单元306的输出被提供给NUFFT单元703的输入端。在NUFFT单元703的输出端，提供均匀谱信号711。此外，NUFFT单元703的输出端被耦合到逆FFT单元704的输入端。在逆FFT单元704的输出端，提供均匀时间样本712。此外，转变时间算术单元306的输出信号还被提供给非均匀DFT单元705。在非均匀DFT单元705的输出端，提供信号713，该信号表示在选定的那些用户定义频率处的谱。此外，非均匀DFT单元705的输出端耦合到降频转换单元706的输入端。在降频转换单元706的输出端，提供基带谱信号714。此外，降频转换单元706的输出端耦合到逆FFT单元707的输入端。在逆FFT单元707的输出端，提供均匀基带采样时间信号715。在一种实际应用中，通常只能预见到几个输出，例如一个或两个。
根据图7的实施例的处理使得能够将转变时间变换成通常的ADC采样形式。
对于某些应用，例如对于眼图，非均匀的样本(Ti，Vi)较好。但是许多应用需要数据表示形式具有均匀间隔的时间样本或均匀间隔的频率的谱。
为了实现这种方案，可以使用均匀插值来将非均匀间隔的时间样本变换成具有均匀时间间隔的样本(像传统技术的ADC一样)。为此，可以利用标准FFT。
还可以使用NUFFT(非均匀快速傅立叶变换)来由非均匀间隔的样本计算处于均匀间隔频率的谱。优选地，NUFFT可以与FMM(快速多极法)结合使用以获得快速的计算时间。时间样本可以利用标准的逆FFT来计算。
还可以使用非均匀DFT(非均匀离散傅立叶变换，不是那么“快速”)来将非均匀间隔的时间样本变换成处于选定的用户定义频率处的谱。这可以有利于窄带信号(例如RF)。
图8示出了与图6中的曲线图类似的第一曲线图800和第二曲线图850。
图8图示了均匀插值。还可以使用重构算法来获得均匀间隔的时间数据。为此，可以用Sinc(t)插值，可以用多项式插值(拉格朗日插值、样条插值、线性插值)、并且/或者可以实施分数延迟滤波(fractional delayfilter)。曲线图850用圆圈图示了来自比较信号的转变时间的非均匀样本。虚线示出了真实的DUT波形。曲线图850中的星号示出了用样条插值(例如MATLAB interp1(...，’spline’))进行均匀插值的结果。
下面将详细说明NUFFT特征。
为此，定义下列术语：
xi∈R，i＝1...N，时间样本
fk＝(k-1)·f0∈R，k＝1...N，频率点
Xk＝X(fk)∈C，谱
x i = x ( t i ) = &Sigma; k = 1 N X k e j 2 &pi; ( k - 1 ) f 0 t i
W = ( w ik ) = ( e j 2 &pi; ( k - 1 ) f 0 t i ) , 非均匀傅立叶矩阵
wik＝(wi)k-1， w i = e j 2 &pi; ( k - 1 ) f 0 t i
Figure GSB00000740749400184
Vandermonde矩阵
Figure GSB00000740749400185
x＝W·X
X＝W-1·x非均匀FFT
可以用NUFFT从非均匀间隔的时间样本计算处于均匀间隔频率的谱。均匀频率间隔可以使傅立叶矩阵成为Vandermonde矩阵(该矩阵对于不同的xi总是可逆的，其中各列是列向量的幂)，与任意频率相比，这能够使变换加速。
下面将详细说明用于窄带信号(RF)的NUDFT。
为此，定义下列术语：
xi∈R，i＝1...N，时间样本
fk∈R，k＝1...P，相关频率
Xk＝X(fk)∈C，相关频率的谱
x i = x ( t i ) = &Sigma; k = 1 P X k e j 2 &pi; f k t i
W = ( w ik ) = ( e j 2 &pi;f k t i ) , 非均匀傅立叶矩阵
Figure GSB00000740749400193
x＝W·X
X＝W+·x非均匀DFT
W+＝(W’W)-1W’，伪逆定义
W’＝(wki)，转置定义
可以仅对于感兴趣的(窄的)频率范围[fL，fH]中的P个频率fk计算谱，以避免对于从DC至RF的数以百万计的频率进行计算。
可选地，可以在NUDFT中包括DC(f＝0)来容忍偏移误差。
可选地，可以包括已知的杂散频率(spur frequency)来避免混叠(alias)到感兴趣的频率中的噪声。
还可以通过简单的频移在频域中直接执行降频以转换到基带。在这种方案中不需要硬件降频转换。
在N＞B(通常是N＞＞P)的情况下，进行平均可以改善X的估计。W可以变成长方形。可以用Moore-Penrose伪逆W+来计算谱X。
下面将说明另一种方案。
xi∈R，i＝1...N，时间样本
fk＝(kL+k-1)·f0∈R，k＝1...kH-kL，相关频率
Xk＝X(fk)∈C，相关频率的谱
x i = x ( t i ) = &Sigma; k = 1 k H - k L X k e j 2 &pi; ( k L + k - 1 ) f 0 t i
W = ( w ik ) = ( e j 2 &pi; ( k L + k - 1 ) f 0 t i ) , 非均匀傅立叶矩阵
w ik = ( w i ) k L + k - 1 , w i = e j 2 &pi; f 0 t i
Figure GSB00000740749400205
Figure GSB00000740749400206
Figure GSB00000740749400207
x＝W·X
X＝W-1·x非均匀FFT
当频率被选择成在感兴趣的单一相邻频率范围内(通常是对于RF信号)等距时，傅立叶矩阵是Vandermonde矩阵与对角矩阵的乘积，这样可以使求逆简化。
图9示出了根据本发明一种示例性实施例的测量设备900。
测量设备900包括控制计算机(如工作站、PC或膝上型计算机)901，控制计算机对测量设备的整个测试进行控制。测试控制单元902产生和/或从DUT 903、904接收信号，所述信号包括域由测量设备900执行的测量有关的重复信号102。信号处理装置100被实现在控制单元902内或者与控制单元902分开，并具有图1所描述的特征。测试控制单元902包括多个针脚905，这些针脚连接到待测器件903、904(例如存储器、用于移动电话的芯片等)。
在测试过程中，激励信号被供给到DUT 903、904以执行具体的测试模式，响应信号由测试控制单元902和控制计算机901评估。
应当注意，用语“包括”不排除其他要素或特征，而“一”或“一个”不排除“多个”的情况。另外，结合不同实施例而说明的那些要素可以被组合。还应该注意，权利要求中的标号不应认为是对权利要求范围的限制。

Claims (28)

1.一种用于对重复信号(102)进行处理的信号处理装置(100)，所述信号处理装置(100)包括：
确定单元(103)，用于确定对所述重复信号(102)进行欠采样的多个时间点，
比较器单元(105)，用于将所述重复信号(102)与基准信号(106)进行比较，
产生单元(105)，用于在所述多个时间点产生数字式结果信号(110)，所述数字式结果信号在所述重复信号大于所述基准信号的情况下具有第一逻辑值并在所述重复信号小于所述基准信号的情况下具有第二逻辑值，以及
评估单元(112)，用于确定所述数字式结果信号(110)的转变时间。
2.根据权利要求1所述的信号处理装置(100)，适于对重复模拟信号(102)进行处理。
3.根据权利要求1所述的信号处理装置(100)，适于对重复的经调制射频信号(102)进行处理。
4.根据权利要求1所述的信号处理装置(100)，适于用作将重复模拟信号(102)转换成数字式信号(116)的模拟-数字转换器。
5.根据权利要求1所述的信号处理装置(100)，其中，所述确定单元(103)适于确定多个时间点，所述多个时间点对于多个重复的至少一部分而言是不同的。
6.根据权利要求1所述的信号处理装置(100)，其中，所述基准信号(106)是由下列项构成的组中的一项：在时间上恒定的单一信号、分别在时间上恒定的多个信号、根据预定波形而随时间变化的信号、正弦信号。
7.根据权利要求1所述的信号处理装置(100)，其中，在将与多个重复中的不同重复有关的时间点处的多个信号考虑在内的情况下，所述评估单元(112)适于确定所述转变时间(114)。
8.根据权利要求1所述的信号处理装置(100)，其中，所述时间点的数目大于重复的数目。
9.根据权利要求1所述的信号处理装置(100)，包括重排序单元(111)，所述重排序单元适于根据所述重复信号(102)的周期内相应的时间点的排列表，对涉及不同重复的数字式结果信号(110)进行重排序。
10.根据权利要求1所述的信号处理装置(100)，
其中，所述评估单元(112)适于根据由下列项构成的组中的至少一项的分析来确定所述转变时间(114)：所述数字式结果信号(110)具有所述第一逻辑值的序列中的最后一个时间点、以及所述数字式结果信号(110)具有所述第二逻辑值的序列中的第一个时间点。
11.根据权利要求1所述的信号处理装置(100)，
其中，所述评估单元(112)适于根据对形成间隔的多个时间点的统计学分析来确定所述转变时间(114)，所述间隔包括具有所述第一逻辑值的数字式结果信号(110)并包括具有所述第二逻辑值的数字式结果信号(110)。
12.根据权利要求1所述的信号处理装置(100)，
其中，所述评估单元(112)适于根据下述方式来确定所述转变时间(114)：将累积概率密度函数拟合到形成间隔的多个时间点，并根据所述拟合的结果来确定所述转变时间(114)，所述间隔包括具有所述第一逻辑值的数字式结果信号(110)并包括具有所述第二逻辑值的数字式结果信号(110)。
13.根据权利要求1所述的信号处理装置(100)，其中，所述评估单元(112)适于根据由信号抖动和信号噪声构成的组中的至少一项的存在程度，来确定所述转变时间(114)。
14.根据权利要求1所述的信号处理装置(100)，包括输出信号计算单元(115)，所述输出信号计算单元适于计算大体上均匀间隔的输出信号(116)。
15.根据权利要求14所述的信号处理装置(100)，
其中，所述输出信号计算单元(115)适于利用由下列项构成的组中的至少一项来确定所述大体上均匀间隔的输出信号(116)：正弦插值、多项式插值、拉格朗日插值、样条插值、线性插值、分数延迟滤波器。
16.根据权利要求14所述的信号处理装置(100)，其中，所述输出信号计算单元(115)适于计算在时间上大体均匀间隔的、或在频率上大体均匀间隔的所述输出信号(116)。
17.根据权利要求14所述的信号处理装置(100)，其中，所述输出信号计算单元(115)适于通过执行由下列项构成的组中的至少一项来计算所述输出信号(116)：快速傅立叶变换、非均匀快速傅立叶变换、利用快速多极法的非均匀快速傅立叶变换、非均匀离散傅立叶变换。
18.根据权利要求1所述的信号处理装置(100)，适于用相干采样对所述重复信号(102)进行处理。
19.根据权利要求1所述的信号处理装置(100)，包括时钟产生单元(108)，所述时钟产生单元适于产生用于所述信号处理装置(100)的多个部件(101、107)的公共时钟信号(109)。
20.根据权利要求1所述的信号处理装置(100)，包括多个时钟产生单元(108)，每个所述时钟产生单元适于产生用于所述信号处理装置(108)的指定部件(101、107)的单独时钟信号(109a、109b)，其中，所述多个时钟产生单元(108)被彼此锁频。
21.根据权利要求1所述的信号处理装置(100)，包括抖动增加单元，所述抖动增加单元适于选择性地将抖动增加到所述重复信号(102)。
22.根据权利要求1所述的信号处理装置(100)，包括自动测试设备单元，作为用于提供所述重复信号(102)的源。
23.根据权利要求1所述的信号处理装置(100)，适于作为用于对待测器件进行测试的自动测试设备。
24.一种测量设备(900)，包括：
根据权利要求1所述的信号处理装置(100)，用于对与由所述测量设备(900)执行的测量有关的重复信号(102)进行处理。
25.根据权利要求24所述的测量设备(900)，
适于产生激励信号作为所述重复信号(102)，所述激励信号将被施加到待测器件(903、904)以对所述待测器件(903、904)进行测试。
26.根据权利要求24所述的测量设备(900)，适于接收响应于将激励信号施加到待测器件(903、904)以对所述待测器件(903、904)进行测试而将来自所述待测器件(903、904)的响应信号作为所述重复信号(102)。
27.根据权利要求24所述的测量设备(900)，包括下列至少一项：模拟-数字转换器、传感器装置、用于对待测器件或衬底进行测试的测试装置、用于化学、生物学和/或药学分析的装置、适于将流体的成分分开的流体分离系统、毛细管电泳装置、液相色谱装置、气相色谱装置、电子测量装置以及质谱装置。
28.一种对重复信号(102)进行处理的信号处理方法，所述方法包括：
确定用于对所述重复信号(102)进行欠采样的多个时间点；
将所述重复信号与基准信号(106)进行比较；
在所述多个时间点产生数字式结果信号(110)，所述数字式结果信号在所述重复信号大于所述基准信号的情况下具有第一逻辑值并在所述重复信号小于所述基准信号的情况下具有第二逻辑值；以及
确定所述数字式结果信号(110)的转变时间(114)。
CN2006800554097A 2006-07-21 2006-07-21 用于对重复信号进行处理的信号处理装置及方法 Active CN101558568B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2006/064544 WO2008009316A1 (en) 2006-07-21 2006-07-21 Undersampling of a repetitive signal for measuring transistion times to reconstruct an analog waveform

Publications (2)

Publication Number Publication Date
CN101558568A CN101558568A (zh) 2009-10-14
CN101558568B true CN101558568B (zh) 2013-05-22

Family

ID=37890514

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800554097A Active CN101558568B (zh) 2006-07-21 2006-07-21 用于对重复信号进行处理的信号处理装置及方法

Country Status (7)

Country Link
EP (1) EP2044692B1 (zh)
JP (1) JP5106530B2 (zh)
KR (1) KR101011618B1 (zh)
CN (1) CN101558568B (zh)
DE (1) DE602006011221D1 (zh)
TW (1) TWI339015B (zh)
WO (1) WO2008009316A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012044521A (ja) * 2010-08-20 2012-03-01 Advantest Corp コンパレータ回路およびそれを用いた試験装置
US20120102353A1 (en) * 2010-10-21 2012-04-26 National University Corporation Tohoku University Data processing apparatus, data processing system, measurement system, data processing method, measurement method, electronic device and recording medium
JP5757270B2 (ja) 2012-04-26 2015-07-29 株式会社島津製作所 クロマトグラフ質量分析用データ処理装置
CN103315734B (zh) * 2013-05-16 2016-03-30 深圳市科曼医疗设备有限公司 监护数据的波形形成方法及装置
KR20170045542A (ko) 2015-10-19 2017-04-27 삼성전자주식회사 에지 검출기 및 이를 포함하는 신호 특성 분석 시스템
CN108287328B (zh) * 2017-12-19 2019-01-01 国网江苏省电力有限公司电力科学研究院 基于脉冲序列和波形重构的阶跃响应上升时间测试方法
DE102019112447A1 (de) * 2019-05-13 2020-11-19 Jenoptik Optical Systems Gmbh Verfahren und Auswerteeinheit zur Ermittlung eines Zeitpunkts einer Flanke in einem Signal
CN114244481A (zh) * 2021-11-25 2022-03-25 成都众享天地网络科技有限公司 一种基于插值的眼图算法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429799B1 (en) * 2001-07-14 2002-08-06 Agilent Technologies, Inc. Method and apparatus for analog to digital conversion using time-varying reference signal
US6462693B1 (en) * 2001-06-06 2002-10-08 Agilent Technologies, Inc. Analog to digital signal conversion method and apparatus

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6661836B1 (en) * 1998-10-21 2003-12-09 Nptest, Llp Measuring jitter of high-speed data channels
JP2002350506A (ja) * 2001-05-28 2002-12-04 Ando Electric Co Ltd 判定回路及び判定方法
US7265694B2 (en) * 2004-03-25 2007-09-04 Texas Instruments Incorporated System and method for successive approximation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6462693B1 (en) * 2001-06-06 2002-10-08 Agilent Technologies, Inc. Analog to digital signal conversion method and apparatus
US6429799B1 (en) * 2001-07-14 2002-08-06 Agilent Technologies, Inc. Method and apparatus for analog to digital conversion using time-varying reference signal

Also Published As

Publication number Publication date
TW200807880A (en) 2008-02-01
JP5106530B2 (ja) 2012-12-26
DE602006011221D1 (de) 2010-01-28
KR101011618B1 (ko) 2011-01-27
JP2009544931A (ja) 2009-12-17
TWI339015B (en) 2011-03-11
CN101558568A (zh) 2009-10-14
WO2008009316A1 (en) 2008-01-24
EP2044692A1 (en) 2009-04-08
KR20090042776A (ko) 2009-04-30
EP2044692B1 (en) 2009-12-16

Similar Documents

Publication Publication Date Title
CN101558568B (zh) 用于对重复信号进行处理的信号处理装置及方法
Vogel The impact of combined channel mismatch effects in time-interleaved ADCs
US7681091B2 (en) Signal integrity measurement systems and methods using a predominantly digital time-base generator
Kirolos et al. Analog-to-information conversion via random demodulation
JP5232388B2 (ja) 広帯域信号解析装置、広帯域周期ジッタ解析装置、広帯域スキュー解析装置、広帯域信号解析方法、及び試験装置システム
D'Apuzzo et al. Modeling DAC output waveforms
CN101573592A (zh) 补偿仪器信道中的谐波失真
US7421355B2 (en) Measuring apparatus, measuring method, testing apparatus, testing method, and electronic device
Daponte et al. Effects of PRBS jitter on random demodulation analog-to-information converters
US8023558B2 (en) Method and apparatus for measuring the input frequency response of a digital receiver
EP2055005A1 (en) Converting non-equidistant signals into equidistant signals
EP1845385A1 (en) Time interval analysis of digital data
Carnì et al. Static and dynamic test of high resolution DAC based on over sampling and low resolution ADC
Rashidzadeh et al. Test and measurement of analog and RF cores in mixed-signal SoC environment
Angrisani et al. Utilizing arbitrary waveform generators to produce noise with imposed spectral characteristics
Attivissimo et al. Measuring time base distortion in analog-memory sampling digitizers
JP2008267882A (ja) サンプリングされた値を信号ビット値との関連において評価することによるデジタルデータ信号の分析
Gomme et al. A reference signal for a dense frequency grid phase calibration
Xia et al. Timing jitter characterization for mixed-signal production test using the interpolation algorithm
Wu et al. Extracting random jitter and sinusoidal jitter in ADC output with a single frequency test
Azaïs et al. SSB Phase Noise Evaluation of Analog/IF Signals on Standard Digital ATE
JPH0580091A (ja) 周波数特性測定法
Stoffels Cost effective frequency measurement for production testing: New approaches on pll testing
Carnì et al. Spectral test of DAC using over sampling and low resolution ADC
Zagursky Characterization techniques for mixed signal system

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: ADVANTEST (SINGAPORE) PTE. LTD.

Free format text: FORMER OWNER: VERIGY (SINGAPORE) PTE. LTD.

Effective date: 20120426

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20120426

Address after: Singapore Singapore

Applicant after: Verigy Pte Ltd Singapore

Address before: Singapore Singapore

Applicant before: Inovys Corp.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ADVANTEST CORP.

Free format text: FORMER OWNER: ADVANTEST (CHINA) CO., LTD.

Effective date: 20150508

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150508

Address after: Tokyo, Japan, Japan

Patentee after: ADVANTEST CORP

Address before: Singapore Singapore

Patentee before: Verigy Pte Ltd Singapore