JPS6394170A - セトリング特性測定方法 - Google Patents

セトリング特性測定方法

Info

Publication number
JPS6394170A
JPS6394170A JP61239737A JP23973786A JPS6394170A JP S6394170 A JPS6394170 A JP S6394170A JP 61239737 A JP61239737 A JP 61239737A JP 23973786 A JP23973786 A JP 23973786A JP S6394170 A JPS6394170 A JP S6394170A
Authority
JP
Japan
Prior art keywords
data
measurement
settling
point
measurement system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61239737A
Other languages
English (en)
Other versions
JPH0785096B2 (ja
Inventor
Toshio Tamamura
俊雄 玉村
Akira Hoshika
星加 昭
Kiyoyasu Hiwada
清康 檜皮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Japan Inc
Original Assignee
Yokogawa Hewlett Packard Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Hewlett Packard Ltd filed Critical Yokogawa Hewlett Packard Ltd
Priority to JP61239737A priority Critical patent/JPH0785096B2/ja
Priority to US07/104,883 priority patent/US4833403A/en
Publication of JPS6394170A publication Critical patent/JPS6394170A/ja
Publication of JPH0785096B2 publication Critical patent/JPH0785096B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/02Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
    • G01R29/027Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values
    • G01R29/0276Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values the pulse characteristic being rise time

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はセトリング特性を高精度で測定するための方法
に関する。
〔発明の技術的背景及びその問題点〕
増幅器等の動特性を評価する陳、そのステップ応答のセ
トリング時間等のセトリング特性が重要な項目である。
従来、セトリング特性を測定するにはオシロスコープや
高速ディジタイザ等を用いて被測定デバイス(以下DU
Tと称する)からの出力信号を直接観測していた。また
、測定に用いられるオシロスコープの入力増幅冨の飽和
による特性劣化を防ぐため、アナログ的に差動動作をさ
せるものもあった。このような測定方法の例としては、
たとえば、1984年11月15日発行のEDN誌に掲
載された論文である“Settling−time  
measurements  de−mand  pr
ecise  test  cir −cuitry 
 (Jim  Williams著)中で説明されてい
る。
このような方法で高精度のセトリング特性の測定を行な
う場合、被測定デバイスからの伝送線の伝送特性や差動
増幅器の特性が測定精度に誤差をもたらす。伝送線の伝
送特性による波形歪についてはたとえば産報特によって
出版された電子科学シリーズ44「パルス計測とその応
用」の第206頁を#熱されたい。この歪を補正するこ
とは非常に困難でありまた伝送線毎の特性のバラツキを
定量化することも難しい。増幅器についても周知の通り
高専へ度のセトリング特性の測定系に使用できる良好な
特性を持つものを得るのは困難である。
また、DUTからの出力信号をサンプリングしてディジ
タル化して↑りられる測定データを解析する場合、ケー
ブル、プローブ増幅器やサンプラの部分で誤差が生じる
。DUTの出力を間に河も入れずに直接サンプラに接続
すれば、ケーブルやプローブ増幅器による誤差分はなく
なるが、サンプラによる誤差分は依然として除去できな
い。その上、このような接続形態は測定系の構成上不可
能なことが多いので、この方法では汎用性が失なわれて
しまう。
〔発明の目的〕
本発明の目的は、上述の従来技術の問題点を除去し、高
精度のセトリング特性測定方法を提供することにある。
〔発明の概要〕
本発明の一実施例によれば、はぼ理想的な波形を発生す
るパルス発生器を用いて測定系自体のセトリング特性に
よる誤差分を補償するセトリング特性測定方法が与えら
れる。
この測定方法においては、DUTからの出力信号はサン
プリングされ更にディジタル化されて記録される。この
ようにして採取された測定データにはDUTのセトリン
グの様子の他に、測定系のセトリング特性による誤差成
分が重畳されている。
一方、DUTの出力の測定とは別途に、測定系にa接に
ほぼ理想的な波形のパルスを与えてそのパルスをこの測
定系で観測した基準データを採取する。この理想的な波
形とは具体的には少なくとも一方のレベルが平坦になっ
ている波形である。
この:5構成分を除去するため、本実施例では測定デー
タ、基準データの夫々について所定の基準点を求め、両
基準点間でタイミングを合わせる。
更に、測定データと基準データのレベル合わせを行なう
。このレベル合わせは両データのレベル間のゲインおよ
びオフセットの両者について行なう。
このようにしてタイミングおよびレベル合わせされた基
準データを測定データから差し引く。この結果に対して
理想的波形を足し込むことにより、DUTの出力信号の
真のセトリング特性を示す波形データを()ることがで
きる。
〔発明の実施例〕
第1図は本発明の一実施例のセトリング特性測定方法を
実現するための一構成例である。同図において測定系1
00の入力には、一方のレベルが平坦なパルスを発生す
る平坦パルス発生器(以下、FPGと称する)101と
セトリング特性を測定すべきもの(以下OUTと称する
)の出力を切換えて与える。
DUTとしては増幅2、ディジタル・アナログ・コンバ
ータ、ケーブル、リレー等のセトリング特性を測定すべ
きものであれば河でも接続することができる。
FPGとしては、高レベル側あるいは低レベル側の一方
が平坦な(つまりセトリング時間が0で、セトリング後
は任意の時間一定レベルを維持できる)パルスを発生す
るパルス発生器を用いる。もちろん両レベルとも平坦で
あっても良い。このようなパルスの例を第2図の(A)
およびCB)に示し、またこれらのパルスを発生するた
めの回路の構成例を夫々第3図の(A)および(B)に
示す。第3図中に示す構成例では、必ずしも理想的では
ない波形を出力するパルス発生器301.302の出力
を、高速動作をするショットキー・バリア・ダイオード
Dla、 D2a、 Dlb、 Dabを用いた整形回
路303.304によって整形している。
更に整形回路303.304には、この回路の入出力に
接続されている伝送線とインピーダンス整合をとるため
の終Q抵抗Ria、 RoalRib、Robが設けら
れている。特に出力側の終端抵抗Roa、Robにより
、ショットキー・バリア・ダイオードD2a、D2bが
オフになったときの、整形回路3゜3.304の出力側
での反射が防止される。なお、第3図に示した形態のF
PGについては本覇出顆人が昭和61年9月1日付で出
願した特許出頭「パルス発生器」中で詳細に述べられて
いるので、ここではこれ以上説明しない。
先ず、FPGIOIが発生するほとんど理想的な波形を
持つパルスを測定系100に与える。このパルスは伝送
線105、サンプラ107、ディジタイザ109を通り
、ディジタル化されたデータの時系列の形でメモリll
lに記憶される。これを基準データとする。
DU7103の出力信号をFPGの出力信号と同じよう
にして測定系100で測定し、ディジタル化されたデー
タの時系列の形でメモリ111に記憶する。これを測定
データとする。
なお、DUT103が増幅器やケーブル等の場合には、
FPGlol、DUT103の接続を第1A図に示すよ
うにして良い。
このようにして得られた測定データと基準データより、
FPGIOIの出力信号が理想的な波形であると見なし
て、CPU113により、以下のような手IIIで測定
データの補償を行なう。
測定データおよび基準データは一般にタイミングもまた
レベルも互いに異なっているから、これらを合わせ込ま
なければならない。そのための基準点等をたとえば以下
のように定める。先ず測定データおよび基準データの各
々について第4図に示すようにして50%のレベルの基
準点A、Bを定める。すなわち、基準点A、B間の時間
をThとするとき、基準点Aの時刻からThの85%な
いし90%の区間Hのレベルの平均〔下側平均〕を10
0%のレベルとする。また、基準点Bの時刻からTI 
 (−T−Th)の85%ないし90%(データ終了点
に達するとデータ開始点に戻る)の区間りの平均m(下
III平均)を0%とする。このとき基準点ASBのレ
ベルが50%となるようにA%Bを決定する。なお以下
では測定データの基準点A%Bを夫々Am、13m、ま
た基準データの基準点A、Bを夫々Ar、Brで表わす
。なお、100%点、0%点を50%点からの時間によ
って定めているので循環的な定義に見えるかも知れない
が、実際には逐次近似的にこれらの点を定めることがで
きる。たとえば、測定された最小電圧および最大電圧を
夫々仮に0%点および100%点と定めると50%レベ
ルの電圧が仮に定めらる。
これから上述の定義によりある区間の平均を行って、0
%および100%のレベルが定められる。
これにより、より正確な50%レベルがわかる。
測定された波形が充分すみやかにセトリングする場合に
はこれで実用上止しいと見なせる50%点が求まる。あ
るいは上述の手続を更に繰返して良い。
次に、ゲイン係数Gを以下のようにして求める:G−(
(測定データの上側平均)−(測定データの下側平均)
)÷[(基準データの上側平均)−(基準データの下側
平均)〕 また、オフセット係数OFを以下のようにして求める: (a)高レベル圏のセトリング特性の測定の場合: 0F−(測定データの上側平均)−(基準データの上側
平均) (b)低レベル側のセトリング特性の測定の場合: OF−(測定データの下側平均)−(基準データの下側
平均) 以上のようにして得られた係数を用いて測定データと基
準データの差Cat(n)を以下のようにして求める: Ca ! (n)=−OF+測定データ(n)−基準デ
ータ(n)/G ただし、測定データ(n)、基準データ(TI)は夫々
のデータにおいて基準点A If % A rのデータ
点から数えて夫々n番目のデータ点であることを示す。
また、第4図におけるデータ終了点に達すると以降のデ
ータ点はデータ開始点からとっていく。
これにより、測定データと基準データのタイミングは、
夫々の基準点AmとArを同時刻とすることによって合
わせられ、またレベルについてはゲインおよびオフセッ
トの両者について合わせられる。
このようにして求められたCatの値は、測定データか
ら1Slll定系のセトリング特性による誤差成分を差
引いた真の波形そのものを表わしているのではなく、測
定データが理想的な波形からどれだけずれているかを表
わしている。測定データを差分だはで評価するのであれ
ばこれで良い。正規のセトリング波形を(ツようとする
ならば、理想的な波形のパルスをCatに足込む必要が
ある。
この理想的な波形のパルスを示すデータP (n)は第
5図に示されるようにして定められる。
先ず測定データの立上りにおける基準点A1〔50%レ
ベルの点〕を基準とする: P (0) = (Up +Lv ) /まただし、U
p、Lvは夫々測定データの上側平均、下側平均の仙で
ある。
また、立上りの部分についてはP(n)をP (n) 
= Sr X (T/N) x n +P (0)・・
・・・・(1) とする。ここで、Nは全データ点数であり、またS「は
測定データの立上りスルー・レートである。
式(1)は、基準点Amの#I後のデータ点であって、
P (n)のilムが下側平均、上側平均の仙Lv、U
pの間になるような範囲に適用される。
P (n)の伯がUpとなってから立下り開始点までは P (n)りUp とする。なお立下り開始点としては、たとえば立下りに
おける基檗点Bmを通り、傾きが測定データの立下りス
ルー・レートSfの直線Fが偵Upの水平線と交わる点
であると定める。
なお、上述の立上りスルーレートS「、立下りスルーレ
ートSfはたとえば第4図で電圧が20%の点と80%
の点の間の傾きによって定めてよい。
立下り開始点から下1lII平均Lvに達するまでは1
’ (n)は上述の直mF上に乗るようにする。またそ
れ以降は立上り開始点まで P (n) =Lv とする。
二のようにして得られた理想パルスのI+fiP(n)
をCa1(n)に加えることによって、測定データから
測定系100自身のセトリング特性による誤差分を除去
した波形を得ることができる。
なお、FPGIOIが発生するパルスの立上りおよび立
下りのはやさはDUT103の出力信号のものとほぼ同
じとした方が、誤差の少ない補償を行なうことができる
本発明は上述の実施例に限定されるものでないことは言
うまでもない。
たとえば以上の説明では測定データと基準データのデユ
ーティ〔つまり、平坦であるべき部分の長さ〕が等しい
ことを前提としたが、この前提が成立しない場合には、
どちらかのデータが立下り開始点に達した後は誤った補
償を行なうことなってしまう。この事態に対しては、た
とえば′IA6図に示すようにして解決することができ
る。先ず、基準データのデユーティを測定データのデユ
ーティよりも長くしておく。そして、測定データ上の所
定の点までは上と同じような補償を行なう。この所定の
点とはたとえば測定データの立下り開始点として良い。
そして、この立下り開始点以後については、補償用のデ
ータとしては基準データの立下りの50%のレベルの点
からTa  (測定データの立下り開始点から50%点
までの時間)だけ遡った点からのデータを用いる。
また、測定データの極性が上述の説明と逆で、低レベル
側のセトリング特性を測定する場合でも上と全く同Fi
 t、に補償が可能であることは言うまでもない。更に
、高低両レベルのセトリング特性を測定することも可能
である。これを行なうには、高低のレベル夫々について
基準データを持てば良い、そして、両者のクロスポイン
トをたとえば50%点に設定し測定データの補償にあた
っては、50%点より上側には高レベルが平坦な基準デ
ータを、また下側には低レベルが平坦な基準データを用
いる。あるいは測定系が充分線型である場合には、一方
の基草データの正負を逆にすることによって、他方の基
準データとして用いても良い。
測定系でデータを取込むにあたっては、通常行なわれて
いるように測定を複数回繰返しCPUl13で平均して
も良い。また、基準データと測定データのサンプリング
・レートが異なる場合には両データを比較する除に補間
を行なって良い。
また、第4図等には基準点等を定めるために用いられる
具体的な比率を多数与えたが、これら比率を別の値に変
更しても良い、また第4図とは異なる手1111で測定
データと基準データのタイミングおよびレベルを合わせ
そも良い。
また、測定データの全範囲にわたって補償を行なうかわ
りに、セトリング特性の測定にとって必要な部分、たと
えば第4図では基準点A付近から必要な時間分だけ補償
を行なうことによって、DUTの出力がセトリングして
いく様子を知ることができる。
また、測定データと基準データを得る順序はどちらを先
にしても良い。更に、系の構成を変更せず、また温度・
湿度等の外部要因が一定に保たれている場合には、基準
データを頻繁に取り直す必要はない。
また上述の実施例では、タイミングおよびレベル合わせ
の後に理想的な波形データを足し込んでいるが、この順
序を変更することも自由である。
たとえば、測定データと基準データを用いて、測定デー
タ中の測定系自身のセトリング特性に基く:?I差成分
を打消すための補償データを計算し、この補償データと
測定データから被測定信号の真の波形を再現することも
できる。
また、基準信号を発生する手段としては、所望の基準波
形を発生できるものであれば、実施例中に示したものに
は限定されるものではない。
【発明の効果〕
以上説明したように、本発明によれば、セトリング特性
等の測定にあたって、測定系の誤差をほぼ完全に除去す
ることができるという従来にない効果が得られる。
【図面の簡単な説明】
第1図は本発明の一実施例のセトリング特性測定方法を
行なうための構成を示すブロック図、第1A図は第1図
中のFPGとOUTの接続形態の一例を示す図、第2図
は基準データを与えるパルスの波形の例を示す図、第3
図は第2図に示すパルスを発生するためのFPGの構成
例を示す図、第4図は実施例における測定データおよび
基準データのタイミング合わせおよびレベル合わせを説
明するための図、第5図は補償を行なう際に用いられる
理想パルスの波形の決定法の一例を示す図、第6図は測
定データと基準データのデユーティが異なる場合の補償
方法の一例を示す図である。 101:FPGl  103:DUT1105:伝送線
、  107:サンプラ、109:ディジタイザ、  
Ill :メモリ、113:CPU。 出頭人 橘河・ヒユーレット・パッカード株式会社代理人 弁理
士  長 谷 川 次 男(△) (B) rB図 1リシ代兄

Claims (1)

  1. 【特許請求の範囲】 入力信号をサンプリングしディジタル化して測定する測
    定系を用いたセトリング特性測定方法において、 少なくとも一方のレベルが平坦な基準パルスを測定して
    基準データを得る段階と、 被測定信号を測定して測定データを得る段階と、前記測
    定データと前記基準データのタイミングおよびレベルを
    合わせて前記測定データから測定系自身のセトリング特
    性に基く成分を除去する段階 とを含むことを特徴とするセトリング特性測定方法。
JP61239737A 1986-10-08 1986-10-08 セトリング特性測定方法 Expired - Fee Related JPH0785096B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP61239737A JPH0785096B2 (ja) 1986-10-08 1986-10-08 セトリング特性測定方法
US07/104,883 US4833403A (en) 1986-10-08 1987-10-05 Method and apparatus for measuring settling characteristics of a device under test by using a measurement system for measuring an input signal by sampling and digitizing said input signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61239737A JPH0785096B2 (ja) 1986-10-08 1986-10-08 セトリング特性測定方法

Publications (2)

Publication Number Publication Date
JPS6394170A true JPS6394170A (ja) 1988-04-25
JPH0785096B2 JPH0785096B2 (ja) 1995-09-13

Family

ID=17049181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61239737A Expired - Fee Related JPH0785096B2 (ja) 1986-10-08 1986-10-08 セトリング特性測定方法

Country Status (2)

Country Link
US (1) US4833403A (ja)
JP (1) JPH0785096B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2006118244A1 (ja) * 2005-04-28 2008-12-18 アジレント・テクノロジーズ・インクAgilent Technologies, Inc. Fet特性測定システム
JP2009168662A (ja) * 2008-01-17 2009-07-30 Nuflare Technology Inc 出力波形の評価方法
JP2015114200A (ja) * 2013-12-11 2015-06-22 株式会社日立情報通信エンジニアリング リファレンス波形生成回路、装置、及び方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5144225A (en) * 1989-03-31 1992-09-01 Schlumberger Technologies, Inc. Methods and apparatus for acquiring data from intermittently failing circuits
US5222028A (en) * 1990-10-12 1993-06-22 Westinghouse Electric Corp. Pulse analysis system and method
US6944501B1 (en) * 2000-04-05 2005-09-13 Neurospace, Inc. Neurostimulator involving stimulation strategies and process for using it
US7646204B2 (en) * 2005-06-21 2010-01-12 Texas Instruments Incorporated Method and system for testing a settling time for a device-under-test
US8527231B2 (en) * 2010-09-15 2013-09-03 Teradyne, Inc. High throughput semiconductor device testing

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4253057A (en) * 1979-04-26 1981-02-24 Tektronix, Inc. Compensation indicator for attenuation probe
JPS5885182A (ja) * 1981-11-17 1983-05-21 Sony Tektronix Corp プローブ校正表示方法
US4547724A (en) * 1983-02-07 1985-10-15 Tektronix, Inc. Method and apparatus for detection of non-linear electrical devices
JPS6071966A (ja) * 1983-09-28 1985-04-23 Advantest Corp デジタルスペクトルアナライザ
US4641246A (en) * 1983-10-20 1987-02-03 Burr-Brown Corporation Sampling waveform digitizer for dynamic testing of high speed data conversion components
US4613814A (en) * 1985-04-01 1986-09-23 Tektronix, Inc. Method of measuring a frequency domain characteristic

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2006118244A1 (ja) * 2005-04-28 2008-12-18 アジレント・テクノロジーズ・インクAgilent Technologies, Inc. Fet特性測定システム
JP2009168662A (ja) * 2008-01-17 2009-07-30 Nuflare Technology Inc 出力波形の評価方法
JP2015114200A (ja) * 2013-12-11 2015-06-22 株式会社日立情報通信エンジニアリング リファレンス波形生成回路、装置、及び方法

Also Published As

Publication number Publication date
US4833403A (en) 1989-05-23
JPH0785096B2 (ja) 1995-09-13

Similar Documents

Publication Publication Date Title
JP4255284B2 (ja) 差動動作のためのシングル・エンド・チャネルの較正
KR20010050459A (ko) 입력신호의 파형 에지를 타임 스탬핑하는 방법
Gans Dynamic calibration of waveform recorders and oscilloscopes using pulse standards
EP2035841A1 (en) A system for complex impedance measurement
JPS6394170A (ja) セトリング特性測定方法
US20020136337A1 (en) Method and apparatus for high-resolution jitter measurement
EP0191478A2 (en) Measurement circuit for evaluating a digital-to-analog converter
US4717883A (en) Method and apparatus for reducing errors in a sampling system utilizing an error-sampled feedback loop
JP3045759B2 (ja) セトリング特性測定方法
US5194818A (en) Risetime and falltime test system and method
US6998834B2 (en) Real-time time drift adjustment for a TDR step stimulus
JP3139803B2 (ja) インパルス応答測定装置
Stefani et al. Simple and time-effective procedure for ADC INL estimation
US3475683A (en) Method and apparatus for measuring signal to noise ratio
JP2537052B2 (ja) セトリング特性測定方法
JPS63191979A (ja) 伝送路パラメ−タ測定装置
USH1458H (en) Signal amplitude distribution analyzer
JPH0691464B2 (ja) A/d変換器の試験装置
JP4510349B2 (ja) 計測器の複素伝達関数を決定する構成
Sounders et al. Measurement of the transient versus steady-state response of waveform recorders
JPS6134101B2 (ja)
Deyst et al. Uncertainties of frequency response estimates derived from responses to uncertain step-like inputs
Cauffet et al. Digital oscilloscope measurements in high frequency power electronics
JP2671669B2 (ja) 波形解析装置
HU205668B (en) Method and circuit arrangement for high-precision transient examination of high-frequency active and passive circuits

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees