JPS5885182A - プローブ校正表示方法 - Google Patents
プローブ校正表示方法Info
- Publication number
- JPS5885182A JPS5885182A JP56184095A JP18409581A JPS5885182A JP S5885182 A JPS5885182 A JP S5885182A JP 56184095 A JP56184095 A JP 56184095A JP 18409581 A JP18409581 A JP 18409581A JP S5885182 A JPS5885182 A JP S5885182A
- Authority
- JP
- Japan
- Prior art keywords
- probe
- calibration
- signal
- comparator
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
- G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
- G01R29/027—Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Current Or Voltage (AREA)
- Measurement Of Resistance Or Impedance (AREA)
- Tests Of Electronic Circuits (AREA)
- Measurement And Recording Of Electrical Phenomena And Electrical Characteristics Of The Living Body (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はプローブ校正表示装置に関し、特にオシロスコ
ープ機能を有しない電子測定装置のプローブ校正表示装
置に関する。
ープ機能を有しない電子測定装置のプローブ校正表示装
置に関する。
オシロスコープ、周波数カウンタ、デジタル中マルチメ
ータ（ＤＭＭ）、 ロジック・アナライザ等の電子測定
装置は、プローブを介して種々の周波数帯の入力信号を
受けて種々の測定を行う、したがって、これらの電子測
定装置を用いて信号測定を行う際には、プローブによる
信号波形歪が最小となるようにプローブを校正する必要
がある。
ータ（ＤＭＭ）、 ロジック・アナライザ等の電子測定
装置は、プローブを介して種々の周波数帯の入力信号を
受けて種々の測定を行う、したがって、これらの電子測
定装置を用いて信号測定を行う際には、プローブによる
信号波形歪が最小となるようにプローブを校正する必要
がある。
このため、上述の電子測定装置は１校正用の信号発生器
から出力される校正用矩形波信号をプローブに印加して
プローブの校正を行っている。
から出力される校正用矩形波信号をプローブに印加して
プローブの校正を行っている。
しかし、周波数カウンタ、ＤＭＭ、ロジック・アナライ
ザ等のオシロスコープ機能を有しなＩ／）電子測定装置
は、プローブの校正が簡単に行えなｌ、）ので、これま
で種々の校正方法が提案されてし罵る。
ザ等のオシロスコープ機能を有しなＩ／）電子測定装置
は、プローブの校正が簡単に行えなｌ、）ので、これま
で種々の校正方法が提案されてし罵る。
従来の第１のプローブ校正方法は、新たにオシロスコー
プを用意し、プローブの出力信号をこのオシロスコープ
に入力してプローブ校正を行うものである。しかし、こ
の方法は、オシロスコープをプローブ校正のためにのみ
用意するので、不経済且つ非常に面倒である。
プを用意し、プローブの出力信号をこのオシロスコープ
に入力してプローブ校正を行うものである。しかし、こ
の方法は、オシロスコープをプローブ校正のためにのみ
用意するので、不経済且つ非常に面倒である。
従来の第２のプローブ校正方法は、陰極線管を有するロ
ジック・アナライザにオシロスコープの機能を持たせて
プローブの校正を行わせる方法である。しかし、この方
法はプローブ校正のためにのみオシロスコープの機能を
組み込むので、回路が複雑となり製品が高価になるとい
う欠点がある。
ジック・アナライザにオシロスコープの機能を持たせて
プローブの校正を行わせる方法である。しかし、この方
法はプローブ校正のためにのみオシロスコープの機能を
組み込むので、回路が複雑となり製品が高価になるとい
う欠点がある。
従来の第３のプローブ校正方法は、特開昭５２−１３７
９５４号（米国特許第４０７０６１５号）に開示された
方法である。この方法は、プローブに印加される信号を
、差動増幅器の一方の入力端にも印加し、差動増幅器の
他方の入力端にはプローブの出力を加える。次に、差動
増幅器の出力を平滑し、その直流レベルをチェックして
発光ダイオードを動作させる。操作者は、発光ダイオー
ドが最も明るくなった箇所でプローブの最適校正状態を
知る。しかし、この方法では、発光ダイオードの最も明
るい時点を識別するのが困難なので、プローブの最適校
正は困難である。
９５４号（米国特許第４０７０６１５号）に開示された
方法である。この方法は、プローブに印加される信号を
、差動増幅器の一方の入力端にも印加し、差動増幅器の
他方の入力端にはプローブの出力を加える。次に、差動
増幅器の出力を平滑し、その直流レベルをチェックして
発光ダイオードを動作させる。操作者は、発光ダイオー
ドが最も明るくなった箇所でプローブの最適校正状態を
知る。しかし、この方法では、発光ダイオードの最も明
るい時点を識別するのが困難なので、プローブの最適校
正は困難である。
従来の第４のプローブ校正方法は、特開昭５５−１４７
３６８号（米国特許第４２５３０５７号）に開示された
方法である。この方法によれば、プローブの校正は、常
に補償不足状態から開始しなければならないので、校正
を始める前に、プローブが補償過多か或いは補償不足か
を判断しなければならないという面倒な問題がある。
３６８号（米国特許第４２５３０５７号）に開示された
方法である。この方法によれば、プローブの校正は、常
に補償不足状態から開始しなければならないので、校正
を始める前に、プローブが補償過多か或いは補償不足か
を判断しなければならないという面倒な問題がある。
従来の第５のプローブ校正方法は、プローブ出力の２点
をサンプリングし、サンプリングした２点のレベルを比
較してプローブ校正を行うものである。しかし、この方
法では、サンプリング回路及びサンプリング点の指示回
路が必要なので、回路構成が複雑となり且つ製品が高価
になる欠点があった。
をサンプリングし、サンプリングした２点のレベルを比
較してプローブ校正を行うものである。しかし、この方
法では、サンプリング回路及びサンプリング点の指示回
路が必要なので、回路構成が複雑となり且つ製品が高価
になる欠点があった。
したがって、本発明の目的は、」二記の従来技術の問題
点を克服したプローブ校正表示装置を提供することであ
る。
点を克服したプローブ校正表示装置を提供することであ
る。
この目的達成のための本発明の一好適実施例は、１′＃
蕾係数が既知の校正用矩形波信号を印加したプローブの
出力信号を、該出力信号のピーク値に略対応するレベル
と比較する比較器と５該比較器の出力信号に基づいてト
記比較されたプローブの出力信号の衝撃係数を測定する
測定手段と、測定した衝撃係数が上記校正用矩形波信号
の衝撃係数に略一致したとき上記プローブの校正が完了
したことを表示する表示手段とを具えたプローブ校正表
示装置」である。
蕾係数が既知の校正用矩形波信号を印加したプローブの
出力信号を、該出力信号のピーク値に略対応するレベル
と比較する比較器と５該比較器の出力信号に基づいてト
記比較されたプローブの出力信号の衝撃係数を測定する
測定手段と、測定した衝撃係数が上記校正用矩形波信号
の衝撃係数に略一致したとき上記プローブの校正が完了
したことを表示する表示手段とを具えたプローブ校正表
示装置」である。
以下、・鉄材の図面を参照して本発明を説明する。第１
図は、本発明の一実施例を説明するための簡略ブロック
図である。破線で囲った部分２は、本発明が応用される
電子測定装置の一例であるロジックアナライザのブロッ
ク図、４は校正しようとする減衰プローブである。校正
用基準信号発生器６はクロック信号発生器８から出力さ
れるクロック信号の周波数に基づいてパルス幅が決定さ
れる校正用矩形波信号１０を発生する。校正用基準信号
発生器６からの校正用矩形波信号１０は、プローブ４に
印加される。プローブ４は、プローブ校正用の可変コン
デンサ１２．１４及び可変コンデンサ１２と並列に接続
した抵抗器１６を有し、可変コンデンサ１２と抵抗器１
６の一方の接続点、即ちプローブ・チップは校正用基準
信号発生器６に接続し、可変コンデンサ１２と抵抗器１
６の他ブｊの接続点はり変コンデンザ１４を介してアー
ス（基準電圧源）に接続し１１つ比較器１８の非反転入
力端２０にも接続している。非反転入力端２０とアース
間に並列接続した抵抗器１７及びコンデンサ１９はロジ
ックアナライザ２の入力インピータンスである。プロー
ブ４の出力は比較器１８の非反転入力端２０に印加され
、比較器１８の反転入力端２２には、アナログ拳デジタ
ル変換器（ＤＡＣ）２４からしきい値電／Ｅ （基準信
号レベル）か印加される。比較器１８は、非反転入力端
２０及び反転入力端２２に印加された信号のレベルを比
較し、比較結果を２値信号（ＦＯ」と１１’ｌｊ）とし
て、クロック信号発生器８からのクロック信号により時
系列に取込メモリ２６に記憶する。取込メモリ２６に記
憶されたデジタル信号は、後で詳しく説明するように、
中央処理装置（ＣＰＵ）２８で演算処理され、プローブ
４が校ＩＦされた場合には適当な表示手段３０によって
操作者に知らせる。尚、データ、アドレス及び制御信号
用のパス３２には、入力装置であるキーボード３３、フ
ァームウェア記憶用のり−１・・オンリ１舎メモリ（Ｒ
ＯＭ）３７、ＣＰ Ｕ ２８ （７）補助記憶装置とし
て動作するランダム・アクセス・メモリ（ＲＡＭ）３８
の他に、前述したクロック信号発生器８、ＤＡＣ２４、
取込メモリ２６、表示手段３０、表示用ＲＡ Ｍ ３４
、陰極線管（ＣＲＴ）３６等が接続している。取込メモ
リ２６の取込み周波数は校正用基準信号発生器６がら出
力される校正用矩形波信号ｌＯの周波数よりも充分高く
（例えば１０倍以上）、クロック信号発生器８がらのク
ロック信号は適当に分周されて各ブロッックに印加され
る。
図は、本発明の一実施例を説明するための簡略ブロック
図である。破線で囲った部分２は、本発明が応用される
電子測定装置の一例であるロジックアナライザのブロッ
ク図、４は校正しようとする減衰プローブである。校正
用基準信号発生器６はクロック信号発生器８から出力さ
れるクロック信号の周波数に基づいてパルス幅が決定さ
れる校正用矩形波信号１０を発生する。校正用基準信号
発生器６からの校正用矩形波信号１０は、プローブ４に
印加される。プローブ４は、プローブ校正用の可変コン
デンサ１２．１４及び可変コンデンサ１２と並列に接続
した抵抗器１６を有し、可変コンデンサ１２と抵抗器１
６の一方の接続点、即ちプローブ・チップは校正用基準
信号発生器６に接続し、可変コンデンサ１２と抵抗器１
６の他ブｊの接続点はり変コンデンザ１４を介してアー
ス（基準電圧源）に接続し１１つ比較器１８の非反転入
力端２０にも接続している。非反転入力端２０とアース
間に並列接続した抵抗器１７及びコンデンサ１９はロジ
ックアナライザ２の入力インピータンスである。プロー
ブ４の出力は比較器１８の非反転入力端２０に印加され
、比較器１８の反転入力端２２には、アナログ拳デジタ
ル変換器（ＤＡＣ）２４からしきい値電／Ｅ （基準信
号レベル）か印加される。比較器１８は、非反転入力端
２０及び反転入力端２２に印加された信号のレベルを比
較し、比較結果を２値信号（ＦＯ」と１１’ｌｊ）とし
て、クロック信号発生器８からのクロック信号により時
系列に取込メモリ２６に記憶する。取込メモリ２６に記
憶されたデジタル信号は、後で詳しく説明するように、
中央処理装置（ＣＰＵ）２８で演算処理され、プローブ
４が校ＩＦされた場合には適当な表示手段３０によって
操作者に知らせる。尚、データ、アドレス及び制御信号
用のパス３２には、入力装置であるキーボード３３、フ
ァームウェア記憶用のり−１・・オンリ１舎メモリ（Ｒ
ＯＭ）３７、ＣＰ Ｕ ２８ （７）補助記憶装置とし
て動作するランダム・アクセス・メモリ（ＲＡＭ）３８
の他に、前述したクロック信号発生器８、ＤＡＣ２４、
取込メモリ２６、表示手段３０、表示用ＲＡ Ｍ ３４
、陰極線管（ＣＲＴ）３６等が接続している。取込メモ
リ２６の取込み周波数は校正用基準信号発生器６がら出
力される校正用矩形波信号ｌＯの周波数よりも充分高く
（例えば１０倍以上）、クロック信号発生器８がらのク
ロック信号は適当に分周されて各ブロッックに印加され
る。
次に、第１図及び第２図乃至第５図を参照して、本発明
のプローブ校正表示装置の動作を説明する。第２図、第
３図、第４図は夫々プローブの補償過多、補償不足、補
償最適の場合の説明図。
のプローブ校正表示装置の動作を説明する。第２図、第
３図、第４図は夫々プローブの補償過多、補償不足、補
償最適の場合の説明図。
第５図は動作説明のためのフローチャートである。尚、
第２図、第３図、第４図において、５０はプローブ４の
出力波形、５２はＤＡＣ２４の出力波形、５４はクロッ
ク信号波形、５６は比較器内容を示す。
第２図、第３図、第４図において、５０はプローブ４の
出力波形、５２はＤＡＣ２４の出力波形、５４はクロッ
ク信号波形、５６は比較器内容を示す。
今、プローブ４が補償過多の場合、プローブ４の出力波
形は、第２図の５０で示すように、前縁がオーバーシュ
ートし後縁がアンダーシュートの状態となる。ＤＡＣ２
４は、ＣＰＵ２８の制御に基ついて、最初は、予め設定
されたしきい値範囲の内の最も高い基準信号レベルを出
力し・（第５図のステップ６ｏ）、比較器１８の反転入
力端２２に印加する。比較器１８は、反転入力端２２で
受けた基準信号レベルを、非反転入力端２ｏに印加され
たプローブ４の出力信号と比較する（ステップ６２）。
形は、第２図の５０で示すように、前縁がオーバーシュ
ートし後縁がアンダーシュートの状態となる。ＤＡＣ２
４は、ＣＰＵ２８の制御に基ついて、最初は、予め設定
されたしきい値範囲の内の最も高い基準信号レベルを出
力し・（第５図のステップ６ｏ）、比較器１８の反転入
力端２２に印加する。比較器１８は、反転入力端２２で
受けた基準信号レベルを、非反転入力端２ｏに印加され
たプローブ４の出力信号と比較する（ステップ６２）。
ＤＡＣ２４の出力である基準信号レベルがプローブ４の
出力レベル以上であれば（即ち、基準信号レベルがプロ
ーブ４の出力レベルと交差しなければ）比較器１８はデ
ジタル信号「Ｏｊを出力し、取込メモリ２６はデジタル
信号ｌＩ′Ｏ」を所定メモリ位置に記憶する（この場合
、８２図の５６で示す取込メモリ２６の記憶位置のデジ
タル信号は総てＩ′ｏｊである）。比較器１８がデジタ
ル信号、「Ｏ」 （以下、デジタル４８号を省略して単
に１ｒＯＪ又はＩｌ」と記す）を常に出力すると、ＣＰ
Ｕ２８は基準レベルを１ステップ下げて（ステップ６４
）、ＤＡＣ２４から新基準レベル信号を比較器１８の反
転入力端２２に印加する。順次この動作を繰返えし、比
較器１８が１ｒｌｊを出力すると、第５図のステップ６
６に移り、ＣＰＵ２８は、取込メモリ２６に記憶された
デジタル信号に基づいて、比較されたプローブ４の出力
信号の衝撃係数（第５図ではＤＦと記す）が所定値（校
正用矩形波信号ｌｏと同じ衝撃係数）かどうか判断する
。衝撃係数が所定値でなければ、ＣＰＵ２８は表示手段
３ｏを動作させないので（即ち補償最適を操作者に知ら
せないので）、操作者はプローブ４の可変コンデンサ１
２又は１４（或は１２及び１４）を１償不足の方向に調
整する（ステップ６８）。補償過多の方向に更に調整し
ても表示手段３０が動作しないので、最終的には補償不
足の方向となる。再び、ステップ６２に移り、ＣＰＵ２
８が１ｒＯｊ ヲ出カｔ６ トステップ６４で基準レベ
ルを１ステップ下げてステップ６２に戻り、比較器１８
が：ｒ目を出方するとステップ６６に移り衝撃係数が所
定値がどうか判断する。この動作を繰返えし＃ｉ撃係数
が所定値になれば１表示手段３ｏを動作させ乃（ステッ
プ７０）、プロコブ４の校正を終了する。衝撃係数は予
め適当に設定しておけばよいが、第４図では、衝撃係数
の所定値を０．５に設定しである。第３図は、プローブ
４を補償不足の状態から校正する場合を示している。こ
の場合、操作者はプローブ４を補償過多の方向に調節す
る外は、上述の場合と同じなので、詳細な説明は省略す
る。この場合、補償不足の方向に調整しても表示手段３
ｏが動作しないので、最終的には補償過多の方向となる
。
出力レベル以上であれば（即ち、基準信号レベルがプロ
ーブ４の出力レベルと交差しなければ）比較器１８はデ
ジタル信号「Ｏｊを出力し、取込メモリ２６はデジタル
信号ｌＩ′Ｏ」を所定メモリ位置に記憶する（この場合
、８２図の５６で示す取込メモリ２６の記憶位置のデジ
タル信号は総てＩ′ｏｊである）。比較器１８がデジタ
ル信号、「Ｏ」 （以下、デジタル４８号を省略して単
に１ｒＯＪ又はＩｌ」と記す）を常に出力すると、ＣＰ
Ｕ２８は基準レベルを１ステップ下げて（ステップ６４
）、ＤＡＣ２４から新基準レベル信号を比較器１８の反
転入力端２２に印加する。順次この動作を繰返えし、比
較器１８が１ｒｌｊを出力すると、第５図のステップ６
６に移り、ＣＰＵ２８は、取込メモリ２６に記憶された
デジタル信号に基づいて、比較されたプローブ４の出力
信号の衝撃係数（第５図ではＤＦと記す）が所定値（校
正用矩形波信号ｌｏと同じ衝撃係数）かどうか判断する
。衝撃係数が所定値でなければ、ＣＰＵ２８は表示手段
３ｏを動作させないので（即ち補償最適を操作者に知ら
せないので）、操作者はプローブ４の可変コンデンサ１
２又は１４（或は１２及び１４）を１償不足の方向に調
整する（ステップ６８）。補償過多の方向に更に調整し
ても表示手段３０が動作しないので、最終的には補償不
足の方向となる。再び、ステップ６２に移り、ＣＰＵ２
８が１ｒＯｊ ヲ出カｔ６ トステップ６４で基準レベ
ルを１ステップ下げてステップ６２に戻り、比較器１８
が：ｒ目を出方するとステップ６６に移り衝撃係数が所
定値がどうか判断する。この動作を繰返えし＃ｉ撃係数
が所定値になれば１表示手段３ｏを動作させ乃（ステッ
プ７０）、プロコブ４の校正を終了する。衝撃係数は予
め適当に設定しておけばよいが、第４図では、衝撃係数
の所定値を０．５に設定しである。第３図は、プローブ
４を補償不足の状態から校正する場合を示している。こ
の場合、操作者はプローブ４を補償過多の方向に調節す
る外は、上述の場合と同じなので、詳細な説明は省略す
る。この場合、補償不足の方向に調整しても表示手段３
ｏが動作しないので、最終的には補償過多の方向となる
。
尚、第２図及び第３図では、ＤＡＣ２４からの基準レベ
ルを所定しきい値範囲の最高レベルから１ステツプづつ
下げたが、最低レベルからｌステップづつ上げてもよい
。第５図のステップを実行するプログラムはＲＯＭ３６
にファームウェアとして記憶されている。
ルを所定しきい値範囲の最高レベルから１ステツプづつ
下げたが、最低レベルからｌステップづつ上げてもよい
。第５図のステップを実行するプログラムはＲＯＭ３６
にファームウェアとして記憶されている。
ところで、プローブ４は校正用信号発生器６がらの校正
用矩形波信号１０を減衰させるので（例えば１／１０に
）、プローブ４の出力信号の振幅は、ＤＡＣ２４からの
基準信号レベルに比較して小さくなりすぎる。このため
、本発明では、第６図または第７図のブロック図に示す
様に、比較器１８の非反転入力端２０又は反転入力端２
２に印加される（ｉ号のレベルを調節できるようにして
いる。尚、第６図及び第７図のブロックの内、第１図と
同一のブロックには、同一の番号を付して、説明を省略
する。
用矩形波信号１０を減衰させるので（例えば１／１０に
）、プローブ４の出力信号の振幅は、ＤＡＣ２４からの
基準信号レベルに比較して小さくなりすぎる。このため
、本発明では、第６図または第７図のブロック図に示す
様に、比較器１８の非反転入力端２０又は反転入力端２
２に印加される（ｉ号のレベルを調節できるようにして
いる。尚、第６図及び第７図のブロックの内、第１図と
同一のブロックには、同一の番号を付して、説明を省略
する。
第６図において、８０は減衰器、Ｈ及びＬは夫々高電圧
源及び低電圧源、８２は緩衝増幅器、８４はラッチ回路
である。第６図では、プローブ４を校正する場合には、
ＤＡＣ２４の基準電圧端子をＬに接続し、ＤＡＣ２４の
出力端子を減衰器８０を介して比較器１８の反転入力端
２２に接続する。校正が終了すれば、ＤＡＣ２４の基準
出力端子をＨに接続し、ＤＡＣ２４の出力端子を、直接
、比較器］８の反転入力端２２に接続する。
源及び低電圧源、８２は緩衝増幅器、８４はラッチ回路
である。第６図では、プローブ４を校正する場合には、
ＤＡＣ２４の基準電圧端子をＬに接続し、ＤＡＣ２４の
出力端子を減衰器８０を介して比較器１８の反転入力端
２２に接続する。校正が終了すれば、ＤＡＣ２４の基準
出力端子をＨに接続し、ＤＡＣ２４の出力端子を、直接
、比較器］８の反転入力端２２に接続する。
尚、第６図において、減衰器８０を省略してＤＡＣ２４
の出力端を比較器１８の比反転入力端２２に直結し、低
電圧源Ｈ及びＬのみを選択するようにしてもよい。
の出力端を比較器１８の比反転入力端２２に直結し、低
電圧源Ｈ及びＬのみを選択するようにしてもよい。
第７図では、プローブ４を校正する場合には、校正用信
号発生器６の基準電圧端子を１高電圧源Ｈに接続し、校
正用信号発生器６の出力端子を、直接、プローブ４に接
続する。一方１校正が終了すれば、校正用信号発生器６
の基準電圧端子を低電圧源りに接続し１校正用信号発生
器６の出力端子を減衰器８６を介して他の用途に用いる
。一般に、ロジックアナライザ２の校正用信号発生器６
は、ＴＴＬ（）ランジスタ・トランジスタ舎ロジック）
レベルにするとプローブ校正に対しては振幅が小さいの
で、第６図或いは第７図のような考慮をする必要かある
。
号発生器６の基準電圧端子を１高電圧源Ｈに接続し、校
正用信号発生器６の出力端子を、直接、プローブ４に接
続する。一方１校正が終了すれば、校正用信号発生器６
の基準電圧端子を低電圧源りに接続し１校正用信号発生
器６の出力端子を減衰器８６を介して他の用途に用いる
。一般に、ロジックアナライザ２の校正用信号発生器６
は、ＴＴＬ（）ランジスタ・トランジスタ舎ロジック）
レベルにするとプローブ校正に対しては振幅が小さいの
で、第６図或いは第７図のような考慮をする必要かある
。
尚、表示手段３０としては、発光ダイオード、ブザー；
を適当な手段を用いればよく、更に、ＣＲＴ３６を用い
て適当な文字・数字等で表してもよい。
を適当な手段を用いればよく、更に、ＣＲＴ３６を用い
て適当な文字・数字等で表してもよい。
本発明に係るプローブ校正表示装置の校正精度を高める
には、校正信号周波数とクロック信号周波数の比を大き
くし、ＤＡＣ２４から出力される基準信号レベルの変化
（１ステツプ）を小さくすればよい。
には、校正信号周波数とクロック信号周波数の比を大き
くし、ＤＡＣ２４から出力される基準信号レベルの変化
（１ステツプ）を小さくすればよい。
本発明の特徴は、ＣＰＵを用いた電子測定装置（本実施
例では、ロジックアナライザ）のハードウェアを何ら変
更することなく、ソフトウェアのみを変更すればよく、
更に、プローブの校正前の補償状態を知る必要がない、
即ち、プローブを全体にわたって調整すれば、必ず最適
状態が指示されるので、きわめて操作が簡単である。
例では、ロジックアナライザ）のハードウェアを何ら変
更することなく、ソフトウェアのみを変更すればよく、
更に、プローブの校正前の補償状態を知る必要がない、
即ち、プローブを全体にわたって調整すれば、必ず最適
状態が指示されるので、きわめて操作が簡単である。
以上、本発明の好適実施例について説明したが、当業者
は本実施例に基づいて本実施例の変形・変更を行うこと
は簡単である。例えば、ＤＡＣ２４からの基準信号レベ
ル５２（第２図及び第３図）をしきい値設定範囲の途中
から変化させ、基準信号レベル５２がプローブ４の出力
５０と交差しなくなってから逆に戻してもよい。更に、
衝撃係数は任意の値に設定すればよく、プローブは減衰
プローブに限定されることはない。更に、又、衝撃係数
を測定するのにＣＰＵを用いないで、他の専用回路を設
は測定してもよい。
は本実施例に基づいて本実施例の変形・変更を行うこと
は簡単である。例えば、ＤＡＣ２４からの基準信号レベ
ル５２（第２図及び第３図）をしきい値設定範囲の途中
から変化させ、基準信号レベル５２がプローブ４の出力
５０と交差しなくなってから逆に戻してもよい。更に、
衝撃係数は任意の値に設定すればよく、プローブは減衰
プローブに限定されることはない。更に、又、衝撃係数
を測定するのにＣＰＵを用いないで、他の専用回路を設
は測定してもよい。
第１図は本発明の実施例を示すブロック図、第２図乃至
第５図は本発明の実施例の動作を説明するための図、第
６図および第７図は夫々本発明に応用される電圧レベル
調整回路のブロック図である。・ ２：ロジックアナライザ（電子測定装置）４ニブロープ ６：校正用信号発生器 １０：校正用矩形波信号 １８：比較器 ２８：中央処理装置（ＣＰＵ） ３０：表示手段 特許出願人 ソニー・テクトロニクス 株式会社 代理人 弁理士 森 崎 俊 明
第５図は本発明の実施例の動作を説明するための図、第
６図および第７図は夫々本発明に応用される電圧レベル
調整回路のブロック図である。・ ２：ロジックアナライザ（電子測定装置）４ニブロープ ６：校正用信号発生器 １０：校正用矩形波信号 １８：比較器 ２８：中央処理装置（ＣＰＵ） ３０：表示手段 特許出願人 ソニー・テクトロニクス 株式会社 代理人 弁理士 森 崎 俊 明
Claims (1)
- 衝撃係数が既知の校正用矩形波信号を印加したプローブ
の出力信号を、該出力信号のピーク値に略対応するレベ
ルと比較する比較器と、該比較器の出力信号に基づいて
上記比較されたプローブの出力信号の衝撃係数を測定す
る測定手段と、測定した衝撃係数が上記校正用矩形波信
号の衝撃係数に略一致したとき上記プローブの校正が完
了したことを表示する表示手段とを具えたプローブ校正
表示装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56184095A JPS5885182A (ja) | 1981-11-17 | 1981-11-17 | プローブ校正表示方法 |
| US06/438,101 US4608657A (en) | 1981-11-17 | 1982-11-01 | Method and apparatus for testing probe calibration |
| GB08231895A GB2109945B (en) | 1981-11-17 | 1982-11-09 | Judging probe calibration |
| CA000415607A CA1203283A (en) | 1981-11-17 | 1982-11-15 | Method and apparatus for judging the calibration of voltage attenuation probes |
| FR8219469A FR2516661B1 (fr) | 1981-11-17 | 1982-11-16 | Procede d'evaluation de l'etalonnage d'un controleur |
| DE19823242441 DE3242441A1 (de) | 1981-11-17 | 1982-11-16 | Verfahren und vorrichtung zur pruefung der kalibrierung einer sonde |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56184095A JPS5885182A (ja) | 1981-11-17 | 1981-11-17 | プローブ校正表示方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5885182A true JPS5885182A (ja) | 1983-05-21 |
| JPH0149903B2 JPH0149903B2 (ja) | 1989-10-26 |
Family
ID=16147300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56184095A Granted JPS5885182A (ja) | 1981-11-17 | 1981-11-17 | プローブ校正表示方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4608657A (ja) |
| JP (1) | JPS5885182A (ja) |
| CA (1) | CA1203283A (ja) |
| DE (1) | DE3242441A1 (ja) |
| FR (1) | FR2516661B1 (ja) |
| GB (1) | GB2109945B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61253474A (ja) * | 1985-05-02 | 1986-11-11 | Yokogawa Hewlett Packard Ltd | 減衰器 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0785096B2 (ja) * | 1986-10-08 | 1995-09-13 | 横河・ヒユ−レツト・パツカ−ド株式会社 | セトリング特性測定方法 |
| US4859936A (en) * | 1987-01-29 | 1989-08-22 | John Fluke Mfg. Co., Inc. | Method of and apparatus for determining AC calibration errors and apparatus using device with AC calibration errors |
| US4783307A (en) * | 1987-03-05 | 1988-11-08 | Commonwealth Edison Company | Reactor control system verification |
| JPS6421306U (ja) * | 1987-07-30 | 1989-02-02 | ||
| JPS6421305U (ja) * | 1987-07-30 | 1989-02-02 | ||
| US5033015A (en) * | 1988-08-12 | 1991-07-16 | Hughes Aircraft Company | Automated system for testing an imaging sensor |
| US5038305A (en) * | 1989-02-27 | 1991-08-06 | Microfast Controls Corp. | Programmable controller linear transducer input modules |
| US5121632A (en) * | 1991-01-03 | 1992-06-16 | Magnetrol International, Incorporated | Point level switch |
| US5351009A (en) * | 1993-03-08 | 1994-09-27 | Honeywell, Inc. | Method for calibrating components permitting the use of low cost components |
| DE19647897C2 (de) * | 1996-11-20 | 1998-10-01 | A B Elektronik Gmbh | Vorrichtung zum Einjustieren von Ausgangswerten oder -kurven von Drehwinkel- und Drehzahlsensoren |
| US6556003B2 (en) * | 2001-03-20 | 2003-04-29 | Sang Joon Choi | Computer multimeter |
| US6801042B2 (en) | 2001-12-18 | 2004-10-05 | Tektronix, Inc. | Calibration method and apparatus for signal analysis device |
| US7205773B1 (en) * | 2004-09-29 | 2007-04-17 | Keithley Instruments, Inc. | Method for calibrating a pulsed measurement system |
| US7299144B2 (en) * | 2005-12-15 | 2007-11-20 | International Business Machines Corporation | Method and apparatus for implementing automatic-calibration of TDR probing system |
| CN102298130A (zh) * | 2010-06-24 | 2011-12-28 | 鸿富锦精密工业（深圳）有限公司 | 示波器探头校验装置 |
| TWI447419B (zh) * | 2010-06-30 | 2014-08-01 | Hon Hai Prec Ind Co Ltd | 示波器探頭校驗裝置 |
| US20150316411A1 (en) * | 2014-05-02 | 2015-11-05 | Kla-Tencor Corporation | Method and System for Intrinsic LED Heating for Measurement |
| US9660647B2 (en) * | 2014-10-27 | 2017-05-23 | Sk Hynix Memory Solutions Inc. | Calibration device and memory system having the same |
| CN107247246A (zh) * | 2017-05-18 | 2017-10-13 | 郑州云海信息技术有限公司 | 一种示波器测量数据的校准方法和装置 |
| US11953524B2 (en) | 2019-07-09 | 2024-04-09 | Gentiam Llc | Tool for electronics testing and diagnostics |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2205793C3 (de) * | 1972-02-08 | 1974-09-12 | Bodenseewerk Perkin-Elmer & Co Gmbh, 7770 Ueberlingen | Schaltungsanordnung zum Abgleich der Nullinie |
| FR2297426A1 (fr) * | 1975-01-10 | 1976-08-06 | Russin Leonid | Dispositif pour mesurer les parametres d'un objet a l'etat dynamique |
| US4070615A (en) * | 1976-05-12 | 1978-01-24 | Tektronix, Inc. | Compensation indicator for attenuation probe |
| US4161029A (en) * | 1977-09-19 | 1979-07-10 | Frye George J | Automatic transient response analyzer system |
| US4229703A (en) * | 1979-02-12 | 1980-10-21 | Varian Associates, Inc. | Zero reference and offset compensation circuit |
| US4253057A (en) * | 1979-04-26 | 1981-02-24 | Tektronix, Inc. | Compensation indicator for attenuation probe |
| US4458196A (en) * | 1981-08-05 | 1984-07-03 | John Fluke Mfg. Co., Inc. | Method and apparatus for high speed resistance, inductance and capacitance measurement |
-
1981
- 1981-11-17 JP JP56184095A patent/JPS5885182A/ja active Granted
-
1982
- 1982-11-01 US US06/438,101 patent/US4608657A/en not_active Expired - Fee Related
- 1982-11-09 GB GB08231895A patent/GB2109945B/en not_active Expired
- 1982-11-15 CA CA000415607A patent/CA1203283A/en not_active Expired
- 1982-11-16 DE DE19823242441 patent/DE3242441A1/de active Granted
- 1982-11-16 FR FR8219469A patent/FR2516661B1/fr not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61253474A (ja) * | 1985-05-02 | 1986-11-11 | Yokogawa Hewlett Packard Ltd | 減衰器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4608657A (en) | 1986-08-26 |
| JPH0149903B2 (ja) | 1989-10-26 |
| FR2516661B1 (fr) | 1986-12-19 |
| DE3242441C2 (ja) | 1991-11-14 |
| DE3242441A1 (de) | 1983-06-30 |
| GB2109945B (en) | 1986-05-29 |
| GB2109945A (en) | 1983-06-08 |
| CA1203283A (en) | 1986-04-15 |
| FR2516661A1 (fr) | 1983-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5885182A (ja) | プローブ校正表示方法 | |
| US7460983B2 (en) | Signal analysis system and calibration method | |
| US7408363B2 (en) | Signal analysis system and calibration method for processing acquires signal samples with an arbitrary load | |
| KR101127018B1 (ko) | 측정 방법 및 장치 | |
| US7405575B2 (en) | Signal analysis system and calibration method for measuring the impedance of a device under test | |
| JP4255284B2 (ja) | 差動動作のためのシングル・エンド・チャネルの較正 | |
| US20070276614A1 (en) | De-embed method for multiple probes coupled to a device under test | |
| US20060182231A1 (en) | Apparatus and method for processing acquired signals for measuring the impedance of a device under test | |
| US4958294A (en) | Swept microwave power measurement system and method | |
| US20060210022A1 (en) | Apparatus and method for processing acquired signals for arbitrary impedance loads | |
| US20070041511A1 (en) | Apparatus and method for processing a signal under test for measuring the impedance of a device under test | |
| US20070276622A1 (en) | Calibration method and apparatus using a trigger signal synchronous with a signal under test | |
| US4253057A (en) | Compensation indicator for attenuation probe | |
| US11105879B1 (en) | Time-domain segmented calibration method for a characteristic impedance of a time-domain reflectometer | |
| US5063353A (en) | Method for accurate measurement of transmission line impedance by correcting gross impedance for the "dribble-up" effect | |
| US20050185768A1 (en) | Calibration method and apparatus | |
| US4841497A (en) | Digital time base with corrected analog interpolation | |
| US20070273389A1 (en) | Apparatus and method for processing a signal under test using a trigger signal synchronous with the signal under test for arbitrary impedance loads | |
| CN110441723B (zh) | 一种太赫兹探针瞬态响应校准方法和装置 | |
| US5194818A (en) | Risetime and falltime test system and method | |
| JP2532229B2 (ja) | 伝送路パラメ−タ測定装置 | |
| US4719408A (en) | Apparatus for indicating proper compensation of an adjustable frequency compensation network | |
| EP1826583A2 (en) | Signal analysis system and calibration method | |
| USH1458H (en) | Signal amplitude distribution analyzer | |
| CN111352060B (zh) | 一种时域反射计的特性阻抗时域双参考线校准方法 |