JP3286844B2 - 信号パルス列の時間又は位相位置を正確にディジタル的に決定する方法と装置 - Google Patents
信号パルス列の時間又は位相位置を正確にディジタル的に決定する方法と装置Info
- Publication number
- JP3286844B2 JP3286844B2 JP50702490A JP50702490A JP3286844B2 JP 3286844 B2 JP3286844 B2 JP 3286844B2 JP 50702490 A JP50702490 A JP 50702490A JP 50702490 A JP50702490 A JP 50702490A JP 3286844 B2 JP3286844 B2 JP 3286844B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- input
- ratio
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000006243 chemical reaction Methods 0.000 claims abstract description 6
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000007493 shaping process Methods 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 4
- 238000005070 sampling Methods 0.000 abstract description 4
- 230000001419 dependent effect Effects 0.000 abstract 1
- 230000009897 systematic effect Effects 0.000 abstract 1
- 238000005259 measurement Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measuring Phase Differences (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
- Measurement Of Unknown Time Intervals (AREA)
- Radar Systems Or Details Thereof (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Control Of Electric Motors In General (AREA)
Description
【発明の詳細な説明】 技術分野 本発明は固定の時間又は周波数基準に対する信号パル
ス列の時間又は位相位置の正確なデイジタル決定用の方
法と装置に関係する。本装置はその時点での測定値に対
応するデイジタルワードを発生して、前記値をその出力
へ直接与えるものである。
ス列の時間又は位相位置の正確なデイジタル決定用の方
法と装置に関係する。本装置はその時点での測定値に対
応するデイジタルワードを発生して、前記値をその出力
へ直接与えるものである。
背景技術 技術分野において信号パルス列の時間又は位相位置を
決定する２つの主要な方法が公知である。これらは各々
零交差時間法と複素ベクトル法として知られている。
決定する２つの主要な方法が公知である。これらは各々
零交差時間法と複素ベクトル法として知られている。
零交差法を実行する時は、所要の時間情報はパルス列
が符号を変化する時の瞬間の基準分割器チエーン中の位
置を登録することにより得られる。
が符号を変化する時の瞬間の基準分割器チエーン中の位
置を登録することにより得られる。
この方法により得られる時間分解能は基準周波数分割
器チエーンの入力に発生する最高基準周波数信号の単に
一周期である。例えば、1MHzの繰返し周波数を有するパ
ルス列の位相位置を１度の分解能で決定するためには、
周波数分割器チエーンの入力に360MHzの周波数を印加す
る必要がある。従つて、妥当な分解能の低周波パルス列
の場合でさえも位相を決定するために使用される論理部
は非常に高速な必要がある。
器チエーンの入力に発生する最高基準周波数信号の単に
一周期である。例えば、1MHzの繰返し周波数を有するパ
ルス列の位相位置を１度の分解能で決定するためには、
周波数分割器チエーンの入力に360MHzの周波数を印加す
る必要がある。従つて、妥当な分解能の低周波パルス列
の場合でさえも位相を決定するために使用される論理部
は非常に高速な必要がある。
複素ベクトル法を実行する時は、所要情報がパルス列
の基本正弦波成分に含まれるものと仮定する。この正弦
波成分はフイルターを通つた上平衡ミキサ中の正弦及び
余弦基準周波数と関連する２つの象現成分に分解され
る。従つて、位相を決定するためには２つの結果をデイ
ジタル化し、コンピユータでその比の逆正接を処理する
必要がある。
の基本正弦波成分に含まれるものと仮定する。この正弦
波成分はフイルターを通つた上平衡ミキサ中の正弦及び
余弦基準周波数と関連する２つの象現成分に分解され
る。従つて、位相を決定するためには２つの結果をデイ
ジタル化し、コンピユータでその比の逆正接を処理する
必要がある。
発明の開示 これらの方法の最初のものに伴う問題点は、比較的簡
単な位相測定を実行する時でさえも高度に進歩した論理
部の使用を必要とする点である。
単な位相測定を実行する時でさえも高度に進歩した論理
部の使用を必要とする点である。
第２の方法の問題点は、アナログ相関器の不完全性が
実際には該方法に重大な制限を導入し、コンピユータで
の逆正接の処理が方法を極めて複雑にすることである。
実際には該方法に重大な制限を導入し、コンピユータで
の逆正接の処理が方法を極めて複雑にすることである。
本発明の装置は請求の範囲に記載した本発明の特性に
より特徴付けられ上記課題を解決するものであつて、こ
のため約50/50のマーク／スペース比を有する矩形波を
発生するパルス形成器（リミタ）へパルス列を印加する
よう動作させるものである。矩形波は、矩形波の形式の
＊Ｎ数の基準周波数信号と共にＮ数の排他的OR回路（例
えば４）に印加される。この基準周波数信号は１サイク
ルのＮ分の１だけタイミングが先行している。所要の前
進時間差は、高周波数から始めて周波数を分割していく
ことによるか、遅延線を利用することにより得られる。
処理にどちらの方法を使用するかは重要ではない。Ｎ個
の粗い位相セクタのどこに信号位相があるか決めるため
排他的OR回路からのＮ個の出力信号間のマーク／スペー
ス比を比較回路で相互に比較する。パルス比50/50に最
も近い信号を選択し、低域通過フィルタでフィルタし、
アナログ／デイジタル変換器でデイジタル化して、既に
決定した粗いセクタ内のより精密な位相情報を与える２
進コードを形成する。本発明の装置により提供される先
行技術をしのぐ利点は、時間測定又は決定が基準クロツ
クの可能な最高周波数の１周期より良い精度で行なえ、
それとともに非常な高速論理部の設備を必要とすること
なく装置の動作周波数を増大させることが可能な点であ
る。さらに、基準クロツクが被測定パルス列の周波数と
正確に関連する必要もない。
より特徴付けられ上記課題を解決するものであつて、こ
のため約50/50のマーク／スペース比を有する矩形波を
発生するパルス形成器（リミタ）へパルス列を印加する
よう動作させるものである。矩形波は、矩形波の形式の
＊Ｎ数の基準周波数信号と共にＮ数の排他的OR回路（例
えば４）に印加される。この基準周波数信号は１サイク
ルのＮ分の１だけタイミングが先行している。所要の前
進時間差は、高周波数から始めて周波数を分割していく
ことによるか、遅延線を利用することにより得られる。
処理にどちらの方法を使用するかは重要ではない。Ｎ個
の粗い位相セクタのどこに信号位相があるか決めるため
排他的OR回路からのＮ個の出力信号間のマーク／スペー
ス比を比較回路で相互に比較する。パルス比50/50に最
も近い信号を選択し、低域通過フィルタでフィルタし、
アナログ／デイジタル変換器でデイジタル化して、既に
決定した粗いセクタ内のより精密な位相情報を与える２
進コードを形成する。本発明の装置により提供される先
行技術をしのぐ利点は、時間測定又は決定が基準クロツ
クの可能な最高周波数の１周期より良い精度で行なえ、
それとともに非常な高速論理部の設備を必要とすること
なく装置の動作周波数を増大させることが可能な点であ
る。さらに、基準クロツクが被測定パルス列の周波数と
正確に関連する必要もない。
図面の簡単な説明 本発明の装置は例示の実施例を参照し、添附図面を参
照して以下に詳細に説明する。
照して以下に詳細に説明する。
第１図は信号のパルス形成と時間−偏位を図示する。
第２図は排他的OR回路の出力でパルス比（マーク／ス
ペース）がいかに変化するかを図示する。
ペース）がいかに変化するかを図示する。
第３図は本発明の比較回路の線図である。
第４図は本発明の装置のブロツク概略図である。
発明の最良の実施態様 第１図から明らかなように、アナログ形式のパルス列
WTをリミタＬの入力に印加する。リミタは50/50のパル
ス比（マーク／スペース）を有する矩形波をリミタの出
力上に発生するように信号をパルス成形する。矩形波
は、図示例では４ゲートである＊Ｎ数の排他的OR回路の
各々の第１入力へ印加される。基準クロツク信号RCL0−
RCL3を前記ゲートの各々の第２入力へ印加する。前記ゲ
ートはOR0−OR3で参照される。これらの基準クロツク信
号の各々は矩形波信号で、時間方向に順番に1/Nサイク
ルだけ相互に偏位している。各排他的ORゲートからの出
力信号は、各ゲートの入力信号周波数の２倍の周波数を
有し、第２図の図版から明らかなようにゲートの２つの
入力信号の相互のクロツクに依存するマーク／スペース
比を有する矩形波信号MS0−MS3である。この図版はゲー
トOR0−OR3からの出力信号MS0−MS3のマーク／スペース
比の変化を基準クロツク・タイミングに関連したパルス
列クロツクの関数として図示する。
WTをリミタＬの入力に印加する。リミタは50/50のパル
ス比（マーク／スペース）を有する矩形波をリミタの出
力上に発生するように信号をパルス成形する。矩形波
は、図示例では４ゲートである＊Ｎ数の排他的OR回路の
各々の第１入力へ印加される。基準クロツク信号RCL0−
RCL3を前記ゲートの各々の第２入力へ印加する。前記ゲ
ートはOR0−OR3で参照される。これらの基準クロツク信
号の各々は矩形波信号で、時間方向に順番に1/Nサイク
ルだけ相互に偏位している。各排他的ORゲートからの出
力信号は、各ゲートの入力信号周波数の２倍の周波数を
有し、第２図の図版から明らかなようにゲートの２つの
入力信号の相互のクロツクに依存するマーク／スペース
比を有する矩形波信号MS0−MS3である。この図版はゲー
トOR0−OR3からの出力信号MS0−MS3のマーク／スペース
比の変化を基準クロツク・タイミングに関連したパルス
列クロツクの関数として図示する。
単一の排他的ORゲートの出力信号から２つの入力信号
の相互クロツクを得ようとする努力は何らかの疑いの要
素を導入する。何故ならどの180度領域が位相を含んで
いるかを積極的に主張することは不可能だからである。
しかし、この問題は複数個の排他的ORゲートからの出力
信号を相互に比較することにより解決できる。例えば、
図示実施例においては、Ｎが４に等しい時、入力信号の
転移が基準クロツク同期のどの1/8番目に該当するかを
直ちに決定することが可能である。これは以下のMIN MA
X操作に従つてゲートOR0−OR3の出力信号のマーク／ス
ペース比間の比較により実行できる。
の相互クロツクを得ようとする努力は何らかの疑いの要
素を導入する。何故ならどの180度領域が位相を含んで
いるかを積極的に主張することは不可能だからである。
しかし、この問題は複数個の排他的ORゲートからの出力
信号を相互に比較することにより解決できる。例えば、
図示実施例においては、Ｎが４に等しい時、入力信号の
転移が基準クロツク同期のどの1/8番目に該当するかを
直ちに決定することが可能である。これは以下のMIN MA
X操作に従つてゲートOR0−OR3の出力信号のマーク／ス
ペース比間の比較により実行できる。
表１ MS0＞MS2ならB1＝０ それ以外はB1＝１ MS1＞MS3ならB2＝０ それ以外はB2＝１ MAX（MS0,MS2）＞MAX（MS1,MS3）ならB3＝０ それ以外
はB3＝１。
はB3＝１。
B1,B2,B3はグレイから２進形式又は他の出力信号コード
への適当なコード変換以後の所要の時間測定過程中の上
位３ビツトを決定する。
への適当なコード変換以後の所要の時間測定過程中の上
位３ビツトを決定する。
３ビツト語B1,B2,B3は信号の零交差があつた８分象限
と1:1に一致する。
と1:1に一致する。
例えば上述のMin Max操作は第３図に図示するようにN
PNとPNPのエミツタ・フオロワの組合せの助けにより実
装可能であるが、この代りに比較回路（比較器）、スイ
ツチ及び論理回路の助けによつても実現化可能である。
従つて第３図は表１による主要測定値の３上位ビツトを
決定する１方法を図示するに過ぎない。
PNとPNPのエミツタ・フオロワの組合せの助けにより実
装可能であるが、この代りに比較回路（比較器）、スイ
ツチ及び論理回路の助けによつても実現化可能である。
従つて第３図は表１による主要測定値の３上位ビツトを
決定する１方法を図示するに過ぎない。
時間を測定する時下位３ビツトLSBを決定可能である
ためには、排他的ORゲートOR0−OR3の内の少なくとも１
個の出力上の信号のマーク／スペース比をより正確に決
定することが必要である。実際には、マーク／スペース
比が50/50に最も近いゲートを選択するのが良く、何故
ならこのパルス波形は遅いハードウエア論理回路の制限
された立上り時間の結果としての歪みに敏感でないから
である。この場合、前記に従つて決定された上位３ビツ
トB1,B2,B3を用いてより精密な解析用にこの性質を有す
るパルスを選択することができる。これはMIN MAX操作
以後に残るパルスである。
ためには、排他的ORゲートOR0−OR3の内の少なくとも１
個の出力上の信号のマーク／スペース比をより正確に決
定することが必要である。実際には、マーク／スペース
比が50/50に最も近いゲートを選択するのが良く、何故
ならこのパルス波形は遅いハードウエア論理回路の制限
された立上り時間の結果としての歪みに敏感でないから
である。この場合、前記に従つて決定された上位３ビツ
トB1,B2,B3を用いてより精密な解析用にこの性質を有す
るパルスを選択することができる。これはMIN MAX操作
以後に残るパルスである。
第４図から理解できるように、マーク／スペース比の
このより細かい設定は、信号の平均値を抽出するための
低域フイルタLP0−LP3と、これに続くA/D変換器ADのア
ナログ／デイジタル変換の助けにより実行可能である。
高速応用例の場合、例えば「FLASH」型の４ビツトA/D変
換器が使用可能である。各低域フイルタの入力は排他的
OR回路OR0−OR3の対応出力へ接続される。フイルタ出力
は比較回路COの入力とマルチプレクサＭの入力へ接続さ
れる。比較回路の出力、すなわち最上位ビツトB1,B2,B3
はパルス比が50/50に最も近い所にあるゲート出力信号
（MS0−MS3）の選択を制御する目的のためマルチプレク
サＭの入力に印加される。最上位ビツトは又コード変換
器CCの入力にも印加される。コード変換器は離散論理ゲ
ートから構成されるものでも、ROMメモリ中の検索表で
も良い。メモリ・アドレスは３ビツトB1,B2,B3と前記A/
D変換の結果で構成されるビツト（４以上）から構成さ
れる。メモリ内容は可能な各入力ビツト・パターンに対
応する所要出力コードから構成される。マルチプレクサ
Ｍからの出力信号は前記A/D変換器ADの入力に印加さ
れ、その出力は前記コード変換器CC上の対応する入力へ
接続され、その出力は又２進コード化信号を供する。こ
のような方法により４ビツトA/D変換器を最上位３ビツ
トB1,B2,B3と組合せると、位相測定過程で７ビツトの精
度が得られる。従つて、例えば繰返し周波数が1MHzであ
るパルス列のクロツクを、1MHz以上の基準クロツク周波
数を利用する必要性なしに1/128μｓ（8ns）の分解能で
決定可能となる。
このより細かい設定は、信号の平均値を抽出するための
低域フイルタLP0−LP3と、これに続くA/D変換器ADのア
ナログ／デイジタル変換の助けにより実行可能である。
高速応用例の場合、例えば「FLASH」型の４ビツトA/D変
換器が使用可能である。各低域フイルタの入力は排他的
OR回路OR0−OR3の対応出力へ接続される。フイルタ出力
は比較回路COの入力とマルチプレクサＭの入力へ接続さ
れる。比較回路の出力、すなわち最上位ビツトB1,B2,B3
はパルス比が50/50に最も近い所にあるゲート出力信号
（MS0−MS3）の選択を制御する目的のためマルチプレク
サＭの入力に印加される。最上位ビツトは又コード変換
器CCの入力にも印加される。コード変換器は離散論理ゲ
ートから構成されるものでも、ROMメモリ中の検索表で
も良い。メモリ・アドレスは３ビツトB1,B2,B3と前記A/
D変換の結果で構成されるビツト（４以上）から構成さ
れる。メモリ内容は可能な各入力ビツト・パターンに対
応する所要出力コードから構成される。マルチプレクサ
Ｍからの出力信号は前記A/D変換器ADの入力に印加さ
れ、その出力は前記コード変換器CC上の対応する入力へ
接続され、その出力は又２進コード化信号を供する。こ
のような方法により４ビツトA/D変換器を最上位３ビツ
トB1,B2,B3と組合せると、位相測定過程で７ビツトの精
度が得られる。従つて、例えば繰返し周波数が1MHzであ
るパルス列のクロツクを、1MHz以上の基準クロツク周波
数を利用する必要性なしに1/128μｓ（8ns）の分解能で
決定可能となる。
従来の２進コードでタイミング測定を表わすことが望
ましい場合、上位３ビツトをグレイ・コードから２進コ
ードへ変換し、交番８分象限の下位３ビツトLSBを補な
う必要がある。これは従来の論理、表、又はソフトウエ
アにより実行可能である。
ましい場合、上位３ビツトをグレイ・コードから２進コ
ードへ変換し、交番８分象限の下位３ビツトLSBを補な
う必要がある。これは従来の論理、表、又はソフトウエ
アにより実行可能である。
２進コード表現は、基準クロツクと希望のパルス列周
波数との間に何らかの差があるときにも出力値の補正を
容易にする。パルス列の希望の公称パルス列周波数が10
00003Hzであるが利用可能な基準クロツクの周波数が正
確に1000000Hzであるものと仮定する。簡単のため測定
精度が７ビツトで各秒に128回測定を行なつたものと仮
定する。補正前の２進値の順序が例えば以下の構成をと
るとする。
波数との間に何らかの差があるときにも出力値の補正を
容易にする。パルス列の希望の公称パルス列周波数が10
00003Hzであるが利用可能な基準クロツクの周波数が正
確に1000000Hzであるものと仮定する。簡単のため測定
精度が７ビツトで各秒に128回測定を行なつたものと仮
定する。補正前の２進値の順序が例えば以下の構成をと
るとする。
……59,62,65,……122,125,0,3,6,9,…… これは前記3Hzの周波数差のために、128を法として３
の段階状増加を図示している。これは７ビツト外部メモ
リの助けにより補正可能であり、そのメモリの内容は各
サンプリング時期に128を法として３ずつ増加するもの
で、この値が出力信号に送信する前に測定値から減算さ
れる。
の段階状増加を図示している。これは７ビツト外部メモ
リの助けにより補正可能であり、そのメモリの内容は各
サンプリング時期に128を法として３ずつ増加するもの
で、この値が出力信号に送信する前に測定値から減算さ
れる。
同様の基準はサンプリング周期と基準周波数偏差との
間の関係がより複雑な場合にも利用でき、また例えば部
分量のメモリの語長を増加する場合又はメモリ中に補正
値の全サイクルを記憶する場合を含む時にも同様の技術
が使用可能である。
間の関係がより複雑な場合にも利用でき、また例えば部
分量のメモリの語長を増加する場合又はメモリ中に補正
値の全サイクルを記憶する場合を含む時にも同様の技術
が使用可能である。
これは、中間周波数の基準クロツクとパルス列の測定
周波数（サンプリング速度）との間の非整数関係を補償
するためソフトウエア又はハードウエア論理で構成した
算術部を利用可能であることを示している。
周波数（サンプリング速度）との間の非整数関係を補償
するためソフトウエア又はハードウエア論理で構成した
算術部を利用可能であることを示している。
以上から明らかなように、本発明の装置は非常な高速
論理の設置を必要とすることなく測定精度の顕著な改善
を達成しうるものである。
論理の設置を必要とすることなく測定精度の顕著な改善
を達成しうるものである。
フロントページの続き (56)参考文献 特開 昭62−140072（ＪＰ，Ａ) 特開 昭54−116893（ＪＰ，Ａ) 特開 昭63−175545（ＪＰ，Ａ) 特開 昭63−82035（ＪＰ，Ａ) 実開 昭59−97477（ＪＰ，Ｕ) 米国特許4797625（ＵＳ，Ａ) 米国特許4178631（ＵＳ，Ａ) 米国特許4104589（ＵＳ，Ａ) 米国特許5048059（ＵＳ，Ａ) 国際公開90／13040（ＷＯ，Ａ１) 欧州特許394206（ＥＰ，Ｂ１) (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 25/00
Claims (3)
- 【請求項１】遠隔通信システムにおける、基準信号に対
する入力信号（WT）の時間又は位相位置のディジタル決
定方法であって、 入力信号（WT）をパルス成形して矩形波パルス列を形成
し（Ｌ）， 複数の排他的OR回路により、矩形波パルス列の位相位置
を、相互に等間隔に時間偏位した複数の矩形波基準信号
（RCL0−RCL3）の位相位置と比較して、その結果、新規
に形成のパルス信号を形成し（OR0−OR3）、 新規に形成のパルス信号より、それらのＨレベル又はＬ
レベルの割合であるパルス比を示す信号（MS0−MS3）を
取り出し、 第１段において、前記新規に形成のパルス信号の予め定
められた２つずつの各ペアについての前記パルス比を比
較して、各ペアごとに比較した２つの新規に形成のパル
ス信号の内のどちらかが大きなパルス比の値を持ってい
るかを決定し、各ペアごとに比較した２つの新規に形成
のパルス信号の内のどちらがより大きなパルス比の値を
持っているかを特定する第１の２進形式信号（B1,B2）
を発生し、 第２段において、各ペアで上述の様に特定されたより大
きい値を比較して、それら大きな値の内の最も大きな値
を決定し、どのペアからその最も大きな値が出されてい
るかを特定する第２の２進形式信号（B3）を発生し、 前記パルス比を示す信号の内、そのパルス比が所定のパ
ルス比に最も近い信号を選択し（Ｍ）、 前記選択した信号をアナログデジタル変換し（AD）、 前記アナログデジタル変換によりデジタル形式とされた
前記選択した信号と前記第１と第２の２進形式信号（B
1,B2,B3）を結合して２進コードを得る、 ことを特徴とする基準信号に対する入カ信号（WT）の時
間又は位相位置のデイジタル決定方法。 - 【請求項２】遠隔通信システムにおける、基準信号に対
する入力信号波形の時間は位相位置を決定する装置であ
って、 前記入力信号（WT）をパルス成形して矩形波パルス列を
形成するためのリミッタ（Ｌ）を有し、 複数の排他的OR回路（OR0−OR3）を有し、各々が第１と
第２の入力を持ち、前記第１の入力はリミッタ（Ｌ）の
出力から分配される矩形波パルス列を受け、前記第２の
入力は複数の矩形波基準信号（RCL0−RCL3）の１つを受
け、この複数の矩形波基準信号はお互い順次時間的に等
間隔で偏位しており、かつ前記排他的OR回路は、前記第
１と第２の入力の間の時間の偏位によって変化する新規
に形成のパルス信号（MS0−MS3）を発生するものであ
り、更に 前記排他的OR回路（OR0−OR3）からの出力信号（MS0−M
S3）は、低域濾波器（LD0−LD3）を介してマルチプレク
サ（Ｍ）の入力に、又前記低域濾波器（LD0−LD3）を介
してＨレベル又はＬレベルの割合であるパルス比を示す
信号を比較回路（CO）の入力に印加され、比較回路（C
O）においては、 第１段で、前記パルス比を示す信号の予め定められた２
つずつの各ペアについてのパルス比を比較して、各ペア
ごとに比較した２つのパルス比の内のどちらが大きなパ
ルス比の値を持っているかを決定して第１の２進形式信
号（B1,B2）を発生し、 第２段において、各ペアで上述の様に特定されたより大
きい値を比較して、それら大きな値の内の最も大きな値
を決定し、どのペアからその最も大きな値が出されてい
るかを特定する第２の２進形式信号（B3）を発生し、 前記パルス比を示す信号の中で、所定のパルス比値に最
も近いパルス比を示す信号を、前記マルチプレクサ
（Ｍ）を介してアナログデジタル変換器（AD）の入力に
印加し、そこからデジタル形式となった前記パルス比を
示す信号をコード変換器（CC）の１つの入力に印加し、 前記コード変換器（CC）の他の入力には、前記第１と第
２の２進形式信号（B1−B3）を印加し、 前記コード変換器の前記第１及び第２の信号を変換し目
的の２進形式の信号に変換してコード変換器より出力す
る ことを特徴とする装置。 - 【請求項３】第２項記載の装置において、前記所定のパ
ルス比が50/50である装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE8901441A SE463584B (sv) | 1989-04-20 | 1989-04-20 | Saett och anordning foer noggrann digital maetning av tids- eller faslaeget i ett signalpulstaag |
| SE8901441-9 | 1989-04-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03505635A JPH03505635A (ja) | 1991-12-05 |
| JP3286844B2 true JP3286844B2 (ja) | 2002-05-27 |
Family
ID=20375741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50702490A Expired - Lifetime JP3286844B2 (ja) | 1989-04-20 | 1990-03-28 | 信号パルス列の時間又は位相位置を正確にディジタル的に決定する方法と装置 |
Country Status (16)
| Country | Link |
|---|---|
| US (1) | US5148373A (ja) |
| EP (1) | EP0394206B1 (ja) |
| JP (1) | JP3286844B2 (ja) |
| KR (1) | KR960011533B1 (ja) |
| CN (1) | CN1046607A (ja) |
| AT (1) | ATE120012T1 (ja) |
| AU (1) | AU622552B2 (ja) |
| CA (1) | CA2030621C (ja) |
| DE (1) | DE69017741T2 (ja) |
| DK (1) | DK0394206T3 (ja) |
| ES (1) | ES2069058T3 (ja) |
| HK (1) | HK84595A (ja) |
| NZ (1) | NZ233118A (ja) |
| PT (1) | PT93817A (ja) |
| SE (1) | SE463584B (ja) |
| WO (1) | WO1990013040A1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5351016A (en) * | 1993-05-28 | 1994-09-27 | Ericsson Ge Mobile Communications Inc. | Adaptively self-correcting modulation system and method |
| SG43121A1 (en) * | 1993-10-14 | 1997-10-17 | Ericsson Ge Mobile Inc | Adaptive bandwidth receiver |
| US5668837A (en) * | 1993-10-14 | 1997-09-16 | Ericsson Inc. | Dual-mode radio receiver for receiving narrowband and wideband signals |
| US5751762A (en) * | 1996-02-15 | 1998-05-12 | Ericsson Inc. | Multichannel receiver using analysis by synthesis |
| US6205183B1 (en) | 1998-05-29 | 2001-03-20 | Ericsson Inc. | Methods of suppressing reference oscillator harmonic interference and related receivers |
| US6101454A (en) * | 1998-11-23 | 2000-08-08 | The United States Of America As Represented By The Secretary Of The Navy | Apparatus to oscillograph single sub-nanosecond events |
| US6278867B1 (en) | 1998-11-25 | 2001-08-21 | Ericsson Inc. | Methods and systems for frequency generation for wireless devices |
| US6567475B1 (en) | 1998-12-29 | 2003-05-20 | Ericsson Inc. | Method and system for the transmission, reception and processing of 4-level and 8-level signaling symbols |
| US6310570B1 (en) * | 1999-06-04 | 2001-10-30 | Thomson Licensing S.A. | System with adjustable ADC clock phase |
| US8316068B2 (en) | 2004-06-04 | 2012-11-20 | Telefonaktiebolaget Lm Ericsson (Publ) | Memory compression |
| US7689639B2 (en) | 2004-06-04 | 2010-03-30 | Telefonaktiebolaget Lm Ericsson (Publ) | Complex logarithmic ALU |
| US7711764B2 (en) * | 2004-06-04 | 2010-05-04 | Telefonaktiebolaget Lm Ericsson (Publ) | Pipelined real or complex ALU |
| US20070133598A1 (en) * | 2005-12-12 | 2007-06-14 | Patrick Moran | System and method for determining position of communicating devices |
| FR2901911B1 (fr) * | 2006-06-02 | 2008-08-01 | Schneider Electric Ind Sas | Procede et dispositif d'echantillonnage des signaux electriques d'une installation electrique multiphasee |
| CN105445552B (zh) * | 2015-07-09 | 2018-07-27 | 深圳市科润宝实业有限公司 | 正弦信号的初相位检测方法和系统 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1547360A (en) * | 1975-12-01 | 1979-06-13 | Gen Electric Co Ltd | Apparatus for indicating the sequence of alternating current signals |
| US4157500A (en) * | 1977-10-31 | 1979-06-05 | Societe d'Exploitation de Produits et de Techniques pour l'Aeronautique & l'Automatique | Multiperiodical phasemeter |
| US4178631A (en) * | 1978-02-13 | 1979-12-11 | Tractor, Inc. | Digital phase detector and method |
| US4183087A (en) * | 1978-03-07 | 1980-01-08 | Hughes Aircraft Company | Peak deviation sampling |
| JPS6046885B2 (ja) * | 1978-05-17 | 1985-10-18 | 株式会社リコー | 位相検波方式 |
| US4318617A (en) * | 1979-12-14 | 1982-03-09 | Keuffel & Esser Company | DC Shift error correction for electro-optical measuring system |
| DE3153249C2 (en) * | 1981-06-03 | 1988-12-08 | Ant Nachrichtentechnik Gmbh, 7150 Backnang, De | Phase discriminator arrangement |
| US4800508A (en) * | 1986-06-30 | 1989-01-24 | Eaton Corporation | Frequency detector |
| EP0265080B1 (en) * | 1986-09-25 | 1991-11-27 | Nec Corporation | Device for detecting bit phase difference |
| FR2615626B1 (fr) * | 1987-05-21 | 1989-07-28 | Alcatel Espace | Procede d'evaluation numerique de la frequence et de la phase de signaux et dispositifs de mise en oeuvre d'un tel procede |
| AU606559B2 (en) * | 1987-12-24 | 1991-02-07 | Nec Corporation | Circuit for comparing a plurality of binary inputs |
| CA1298386C (en) * | 1988-05-25 | 1992-03-31 | Paul Langner | Intrapulse radar receiver |
| US4998219A (en) * | 1989-02-16 | 1991-03-05 | Ail Systems, Inc. | Method and apparatus for determining the greatest value of a binary number and for minimizing any uncertainty associated with the determination |
| US4996647A (en) * | 1989-03-27 | 1991-02-26 | Sperry Marine Inc. | Digital statistical processing for signal parameter determination |
-
1989
- 1989-04-20 SE SE8901441A patent/SE463584B/sv not_active IP Right Cessation
-
1990
- 1990-03-28 DK DK90850118.2T patent/DK0394206T3/da active
- 1990-03-28 NZ NZ233118A patent/NZ233118A/en unknown
- 1990-03-28 DE DE69017741T patent/DE69017741T2/de not_active Expired - Lifetime
- 1990-03-28 AU AU55544/90A patent/AU622552B2/en not_active Ceased
- 1990-03-28 KR KR1019900702489A patent/KR960011533B1/ko not_active IP Right Cessation
- 1990-03-28 EP EP90850118A patent/EP0394206B1/en not_active Expired - Lifetime
- 1990-03-28 AT AT90850118T patent/ATE120012T1/de not_active IP Right Cessation
- 1990-03-28 WO PCT/SE1990/000200 patent/WO1990013040A1/en active Application Filing
- 1990-03-28 ES ES90850118T patent/ES2069058T3/es not_active Expired - Lifetime
- 1990-03-28 JP JP50702490A patent/JP3286844B2/ja not_active Expired - Lifetime
- 1990-03-28 CA CA002030621A patent/CA2030621C/en not_active Expired - Fee Related
- 1990-03-30 US US07/501,766 patent/US5148373A/en not_active Expired - Lifetime
- 1990-04-19 PT PT93817A patent/PT93817A/pt not_active Application Discontinuation
- 1990-04-20 CN CN90102465A patent/CN1046607A/zh active Pending
-
1995
- 1995-06-01 HK HK84595A patent/HK84595A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE69017741D1 (de) | 1995-04-20 |
| HK84595A (en) | 1995-06-09 |
| US5148373A (en) | 1992-09-15 |
| EP0394206A2 (en) | 1990-10-24 |
| ATE120012T1 (de) | 1995-04-15 |
| JPH03505635A (ja) | 1991-12-05 |
| KR920700404A (ko) | 1992-02-19 |
| DK0394206T3 (da) | 1995-07-10 |
| EP0394206A3 (en) | 1991-12-11 |
| CN1046607A (zh) | 1990-10-31 |
| SE8901441D0 (sv) | 1989-04-20 |
| SE8901441L (sv) | 1990-10-21 |
| AU622552B2 (en) | 1992-04-09 |
| AU5554490A (en) | 1990-11-16 |
| KR960011533B1 (ko) | 1996-08-23 |
| NZ233118A (en) | 1992-01-29 |
| WO1990013040A1 (en) | 1990-11-01 |
| ES2069058T3 (es) | 1995-05-01 |
| CA2030621A1 (en) | 1990-10-21 |
| DE69017741T2 (de) | 1995-07-13 |
| EP0394206B1 (en) | 1995-03-15 |
| CA2030621C (en) | 1998-07-07 |
| PT93817A (pt) | 1990-11-20 |
| SE463584B (sv) | 1990-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3286844B2 (ja) | 信号パルス列の時間又は位相位置を正確にディジタル的に決定する方法と装置 | |
| US4736189A (en) | Method and apparatus for calibrating an analog-to-digital conversion apparatus | |
| US4283713A (en) | Waveform acquisition circuit | |
| US3656152A (en) | Improved a-d/d-a converter system | |
| CA2356406C (en) | Waveform measuring method and apparatus | |
| JPH0828614B2 (ja) | 位相相関波形の発生方法 | |
| EP0191478B1 (en) | Measurement circuit for evaluating a digital-to-analog converter | |
| JPH05119072A (ja) | デジタル化装置 | |
| JPH02294145A (ja) | Ｄｔｍｆ発生の方法と装置 | |
| US3534257A (en) | Noise reduced signal conversion apparatus | |
| US3836845A (en) | Apparatus for testing the linearity of a circuit by using ratio determining means | |
| JPH01170221A (ja) | アナログデイジタル変換装置 | |
| JPH0328792A (ja) | 自動時間間隔測定方法 | |
| JP2645374B2 (ja) | 位相差又は相対周波数偏差測定装置 | |
| JPH05211442A (ja) | アナログ・ディジタル変換器の試験方法 | |
| JPS62207963A (ja) | 波形サンプリング装置の時間軸回路 | |
| JPH0125335Y2 (ja) | ||
| JPH0691464B2 (ja) | Ａ／ｄ変換器の試験装置 | |
| SU1524173A1 (ru) | Устройство дл измерени динамических характеристик цифроаналоговых преобразователей | |
| JPH0630445B2 (ja) | Ｄ／ａ変換器の試験方法 | |
| JP2810253B2 (ja) | Ｄ／ａ変換器の試験装置 | |
| SU1360550A1 (ru) | Устройство дл измерени погрешностей аналого-цифровых преобразователей | |
| SU1150577A1 (ru) | Способ измерени времени переключени | |
| JPH05206855A (ja) | 電子アナログ・デジタル変換器 | |
| CN112332834A (zh) | 激光雷达的时间数字转换器避免亚稳态的矫正方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090315 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090315 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100315 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100315 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110315 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110315 Year of fee payment: 9 |