KR960011533B1 - 입력신호의 시간 또는 위상위치의 정확한 디지털 결정 방법 및 장치 - Google Patents

Abstract

내용없음.

Description

[발명의 명칭]

입력신호의 시간 또는 위상위치의 정확환 디지털 결정 방법 및 장치.

[도면의 간단한 설명]

이제, 본 발명의 장치는 실시예와 첨부된 도면을 참조하여 더욱 상세하게 설명한다. 여기서,

제1도는 신호의 펄스형상과 시간변위를 예시한 도면.

제2도는 엑스클루시브-오알 회로의 출력에서 펄스비(마아크/스페이스)가 어떻게 변화되는지를 예시한 도면.

제3도는 본 발명의 비교회로의 회로도.

제4도는 본 발명의 장치의 블럭 개략도.

[발명의 상세한 설명]

[기술분야]

본 발명은 고정시간 또는 주파수 기준에 관한 신호 펄스열의 시간 또는 위상 위치의 정확한 디지털 결정방법과 장치에 관한 것이다. 그 장치는 동작시간에 현존하는 측정값에 대응하고 그 출력에 직접적으로 상기 값을 발생시키는 디지털워드를 발생시키도록 동작된다.

[기술배경]

신호 펄스열의 시간이나 위상위치를 결정하는 2가지 방법은 공지된 기술이다. 이들 방법은 각각 제로크로싱(Zero Crossing) 타이밍 방법과 복소수 벡터(Vector)방법으로서 알려져 있다.

제로 크로싱 방법을 실시할 때, 소망한 시간정보가 펄스열이 부호를 변경하는 순간에, 기준분할기 체인(chain)내의 위치를 기록함으로서 얻게 된다.

이러한 방법으로 얻어진 시간분해능은 기준주파수 분할기 체인의 입력에서 발생한 최고기준 주파수 신호중의 아주 단순한 하나의 주기인 것이다. 예를 들면, 1정도의 분해능으로서 1MHZ의 반복 주파수를 갖는 펄스열의 위상 위치를 결정하기 위하여, 주파수 분할기 체인의 입력에 대해서 360MHZ의 주파수를 공급할 필요가 있다. 결국, 그 위상을 결정하는데 쓰이는 로직(Logic)은 보통의 분해능의 저주파수 펄스열의 경우일지라도 대단히 신속할 필요가 있다.

복소수 벡터 방법을 실시할 때, 소망한 정보가 펄스열의 기본적인 사인(Sine) 성분내에 포함되게 된다. 이러한 사인 성분은 평형믹서(mixer)에 있어서의 사인, 코사인 기준 주파수의 상관관계에 의해 여과되고 2개의 직각성분으로 분해된다. 따라서, 그것은 2개의 결과를 디지털화하여 위상을 결정하기 위하여 컴퓨터에서 그들 비율의 아크탄젠트(arctangent)를 처리토록 할 필요가 있는 것이다.

[발명의 개시]

이들 방법의 첫번째 문제는 그것이 비교적 단순한 위상측정을 실행할 때라도 고품위 로직을 사용하는 것을 요구한다는 것이다.

제2방법의 문제로는그 방법을 실시하는데 아날로그 상관기가 중대한 제한을 생기게 하는 결함이 있고, 또 컴퓨터내에서의 아크탄젠트를 처리하는 필요성을 그 방법의 복잡성을 대단히 부가하게 된다.

본 발명의 장치는 청구범위내에서 언급된 발명의 특성에 의해 특징지어지고, 대략 50/50의 마아크/스페이스 비율을 가진 4각형파를 발생하는 펄스 형성기(리미터)에 펄스열을 공급하여 동작되게 하도록 함으로써 상기 언급된 문제를 해결한다. 그 4각형파는 4각형파의 형태에서 기준주파수 신호의 N-수와 함께 엑스클루시브-오알(EXCLUSIVE-OR)회로 (예를 들어, 4)의 N-수에 공급되며, 그 신호는 1/N번째 사이클에 의해 점진적인 타이밍을 달리한다.

그 필수의 점진적인 시간 차이가 얻어지는데, 고주파수로 시작하고 상기 주파수를 아래로 분할하거나 지연라인을 이용하여 얻을 수 있다. 그리고, 이들 방법중 어느 것을 사용되든지간에 그것은 처리에 중요하지 않다. 엑스클루시브-오알회로들로부터 N출력신호들 사이의 마아크/스페이스 비율은 신호위상이 놓인 N-러프(rough) 위상 구역중 어느 것에서 확정하기 위해 비교회로에서 상호 비교된다. 펄스비 50/50에 가장 근접되어 있는 신호가 선택되며, 저역여파기로 여파하여 아날로그/디지털 변환기에서 디지털화되어 이미 결정된 러프위상 구역내의 좋은 위상 정보를 구비하는 2진 코드를 형성하게 된다.

공지된 기술과 대조적으로 본 발명의 장치에 제공된 유리한 점이라면 시간측정 또는 결정들이 기준클럭(clock)의 최고가능 주파수의 하나의 주기보다 더 정확성을 가질 수 있으며, 또한, 초고속 로직을 구비함이 없이 상기 장치의 동작주파수를 증가되게 할 수 있다는 것이다. 더욱이, 기준클럭이 측정되는 펄스열의 주파수에 대하여 기준클럭을 정밀하게 관련시킬 필요가 없는 것이다.

[본 발명을 실시하는 최적의 방식]

제1도에서 명백하듯이, 아날로그(analogue)형태의 펄스열(WT)은 리미터(L)의 입력에 인가된다. 리미터는 신호를 펄스형태로 해서 펄스비(마아크/스페이스) 50/50을 갖는 사각형파를 리미터 출력상에 발생시킨다.

그 4각형파는 N수인 엑스클루시브·오알 게이트(Gates)의 각 제1입력에 인가되는데 예시된 실시예에서는 4개의 게이트이다. 기준클럭신호(RCL0-RCL3)는 상기 각 게이트의 제2입력에 인가되고, 상기 게이트는 OR0-OR3로 표시되어 있다. 이들 각 기준클럭 신호들은 4각형파 신호이며, 적시에 그리고 1/N번째 사이클에 의해 시퀀스적으로 상호 변위된다. 각 엑스클루시브·오알 게이트로부터의 출력신호는 제2도에 표시한 바와 같이 4각형파신호(MS0-MS3)로서 각 게이트의 입력신호 주파수의 2배의 주파수를 가지며, 그 게이트들의 2개의 입력신호들의 상호 클럭킹에 따른 마아크/스페이스 비율을 가진다. 제2도는 기준클럭·타이밍에 관련된 펄스열 클러킹(clocking)의 함수로써 게이트(OR0-OR3)에서의 기준출력신호들 (MS0-MS3)에 대한 마아크/스페이스의 변화를 보여준다.

하나의 단일 엑스클루시브·오알 게이트의 출력신호로부터의 2개의 입력신호의 상호클럭킹을 얻기 위한 노력은 몇몇 의문하는 요소를 발생시키는데, 왜냐하면 180도 범위의 위상을 확실하게 확인 할 수 없지만, 이러한 문제는 다수의 엑스클루시브·오알 게이트로부터 출력신호들을 상호 비교함으로서 해결된다.

예를 들어, 예시된 실시예에 있어서 N이 4인 경우, 기준클럭주기의 1/8이내에서 입력신호 하강의 전이를 즉시 결정할 수 있다. 이것은 MAX 동작다음의 MIN에 따라 출력신호의 마아크/스페이스 비율 사이의 비교에 의해 이루이진다.

B1, B2 및 B3는 그레이(Gray)형식을 2진 형식 또는 기타 출력신호 코드로의 적절한 코드 변환 후에 소망한 시간측정 처리에서 3개의 최상위 비트(bits)를 결정한다.

그 3개의 비트단이 B1, B2, B3는 신호의 제로크로싱 클럭킹이 있는 옥턴트(octant)(8분원)와 1 : 1로 일치한다.

MAX 동작의 상기 설명된 MIN(최소)은 예를 들어, 제3도에 예시한 바와 같이 NPN과 PNP에미터플로워(emitter follower)의 조합의 도움으로 이행될 수 있지만, 대안적으로 그것은 비교회로(비교기), 스위치 및 로직회로의 도움으로 실현 가능하게 된다. 제3도는 표 1에 따라 널리 행해지는 측정값의 3개의 최상위 비트를 결정하는 하나의 방법을 예시한다.

시간을 측정할 때에 3개의 최하위 비트 LSB를 결정할 수 있게 하기 위하여, 엑스클루시브 오알 게이트(OR0-OR3)의 적어도 하나의 출력상에서 신호의 마아크/스페이스 비율을 더욱 정확하게 결정할 필요가 있다.

실제로, 마아크/스페이스 비율이 50/50에 가장 가까웁게 높은 게이트를 선택하는 것이 편리한데 왜냐하면 이러한 펄스 형태는 저속 하드웨어(hard ware) 로직의 제한된 상승시간의 결과로써 비틀림에 대하여 덜 민감하기 때문이다. 이러한 경우, 앞선 것에 따라 결정된 3개의 최상위 비트 B1, B2, B3가 사용되어 상기 특성을 갖는 펄스를 좀더 세밀하게 분석하기 위해 선택한다. 이것이 MAX 동작의 MIN에 후속하여 잔류하는 펄스인 것이다.

제4도에서 알 수 있는 대로, 마아크/스페이스 비율의 이러한 좀더 세밀한 측정은 신호의 평균값 추출용 저역 여파기(LP0-LP3)의 도움으로 이루어질 수 있고, A/D 변환기 AD 내에서의 아날로그/디지털 변환이 뒤이어진다.

고속 응용인 경우에, 예를 들어, FLASH형의 4비트 A/D변환기가 사용 가능한 것이다. 각 저역여파기의 입력들은 엑스클루시브오일 회로(OR0-OR3)의 대응하는 출력에 연결된다. 그 여파기 출력들은 비교회로(CO)의 입력과 멀티플렉서(multiplexor) M의 입력들에 연결된다. 비교회로에서의 출력들, 즉 회상위 비트 B1, B2, B3들은, 게이트 출력신호(MS0-MS3)의 펄스비율이 50/50에 가장 가깝게 놓인, 게이트 출력신호(MS0-MS3)의 선택을 제어하기 위한 멀티플렉서 (M)상의 입력에 인가된다. 최상위 비트들은 또한 코드(code)변환기 CC상의 입력에도 인가된다. 코드변환기는 불연속 로직 게이트로 구성되거나 ROM 메모리의 참조표로 될 수 있다. 메모리 어드레스(address)는 A/D변환의 결과를 구성하는 세개의 비트(B1, B2, B3) 및 비트(4 또는 그 이상)를 구성한다. 메모리 내용은 각 가능한 입력 비트 패턴에 대응하는 소망된 출력코드를 구성한다. 멀티플렉서(M)로부터의 출력신호는 상기 A/D변환기 AD의 입력에 인가되고, 그 출력은 상기 코드변환기 (CC)상에 대응하는 입력에 연결되고, 교대로, 그 출력은 2진 코드 신호를 전달한다. 이러한 방법으로 4비트 A/D변환기가 3개의 최상위 비트 B1, B2, B3와 결합될 때, 7비트의 정확도가 위상 측정 과정에서 얻어지게 된다. 결국, 반복주파수를 1MHZ로 하는 펄스열의 클러킹은 1MHZ 기준 클럭주파수 이상을 이용할 필요없이 1/128㎲(8ns)의 분해능으로서 결정될 수 있다.

만일, 종래의 2진 코드가 타이밍 측정을 표시할 필요가 있다면, 세개의 최상위 비트를 그레이 코드로부터 2진 코드로 변환시키고 교호하는 (alternating) 옥턴트에서 세개의 최하위 비트 LSB를 보수화(complement)할 필요가 있다. 이것은 종래의 논리, 표, 또는 소프트웨어(Software)로써 이루어질 수 있다.

2진 코드 표시는 펄스열의 기재된 주파수 및 기준클럭간에 차이가 어떻든지 간에 출력값의 보정을 용이하게 한다. 펄스열의 예측된 공침 주파수가 1 000 003HZ이고, 가능한 기준클럭의 주파수가 정확하게 1 000 000HZ라는 것을 가정한다. 간단하게 하기 위해 측정 정확도가 7비트이고 128개의 측정이 매초에 이루어진다고 가정한다. 보정에 선택하는 2진값의 시퀀스는 예를 들어 다음의 구성, ……59, 62, 65, ……, 122, 125, 0, 3, 6, 9, ……을 갖고 그것은 3씩 스텝방향으로 증가하고 3HZ 주파수차를 보이는 모듈(module)로 128을 예시한다. 이것은 7비트 외부 메모리의 도움으로 보정될 수 있는데 그 내용은 각 샘플링의 경우에 3씩 증가하는 모듈로 128이고 이 값은 출력신호를 전달하는 것에 선행하는 측정값에서 감산된다.

또한 유사한 기술이 샘플링 주기와 기준주파수편이 사이의 관계가 더욱 복잡한때 사용될 수 있고, 예를 들어 부품량을 갖는 메모리의 단어 길이를 증가함을 내포하거나, 또는 메모리에서 보정값의 꽉찬 사이클을 저장하는 것을 내포한다.

이것은 펄스열의 측정주파수(샘플링 비율) 및 기준클럭과 중간주파수간에 비-정수(non-integer) 관계를 보상하기 위해 이용될 수 있는 것을 보여준다.

앞서에서 명백하듯이, 본 발명의 장치는 초고속 로직을 구비하지 않고 측정의 정확성을 개선시킬 수 있다.

Claims (4)

1. 통신시스템에서 기준신호에 관한 입력신호(WT)의 시간 또는 위상 위치의 정확한 디지털 결정방법에서, 사각형파 펄스열을 형성하기 위해 입력신호(WT)를 펄스형성시키는 (L)단위와, 새로운 펄스로 형성된 신호(MSO0-MS3)를 비교결과로써 형성시키기 위해 펄스열의 위상위치를 보수의 상호적으로 시간변위된 사각형파 기준신호(RCL0-RCL3)의 위사위치로 복수의 엑스클루시브-오알 회로에서 비교하는 (OR0-OR3)단계와, 마아크-스페이스 비율을 나타내는 신호를 새로운 펄스로 형성된 신호로부터 인출해내는 단계를 구비하는 입력시호의 시간 또는 위상위치의 정확한 디지털 결정방법에 있어서, 새로운 펄스로 형성된 신호쌍 각각으로 하여금 최대 펄스 비율값을 가지도록 결정하기 위해 특정하게 새로운 펄스로 형성된 신호를 발생하는데 사용된 사각형파 기준신호의 개념적인 (notional) 제로-위상 기준신호로부터 변위량에 의해 결정된 상기 새로운 펄스로 형성된 신호쌍의 펄스비율을 제1단계로 비교하고(CO), 그렇게 비교된 새로운 펄스로 형성된 신호쌍 각각으로 하여금 큰 값을 갖는 것을 확인하는 제1이진신호(B1, B2)를 발생시키는 단계와 ; 상기 큰값중에 최소값을 결정하기 위해 각 쌍의 그렇게 확인된 큰값을 제2단계로 비교하고(CO), 상기 최소값을 인출해내는 그 쌍으로부터 확인하는 제2이진신호(B3)를 발생시키는 단계와 ; 기결정된 펄스비율에 가장 가까운 상기 새로운 펄스로 형성된 신호중에 새로운 신호의 마아크/스페이스 비율을 나타내는 신호를 선택하는 (M)단계와 ; 상기 선택된 새로운 신호를 디지털 형태로 아날로그대 디지털 변환하는 (AD)단계와 ; 기준신호의 주파수, 입력신호 주파수 및/또는 펄스열의 샘플링 주파수간의 주파수차를 초래하는 시스템 편차에 대하여 기결정된 수치 시퀀스의 가산/감산에 의해 보정될 수 있는 이진코드를 얻기 위해 디지털 형태의 상기 선택된 새로운 신호를 상기 제1 및 2이진값(B1-B3)과 결합하는 (CC)단계를 구비하는 것을 특징으로 하는 입력신호의 시간 또는 위상위치의 정확한 디지털 결정방법.
2. 상기 입력신호(WT)를 수신할 목적으로 펄스를 형성하고, 그 출력양단에 사각형파 펄스열을 발생시키는 리미터(L)와 ; 리미터(L) 출력에 연결되어 결과적인 사각형파로 형성된 펄스열을 수신하는 제1입력과, 각 클럭신호(RCL0-RCL3)중 하나를 수신하기 위해 연결된 제2입력을 각기 갖는 복수의 엑스클루시브-오알 게이트(OR0-OR3)를 구비하며, 상기 클럭신호들은 서로 관련되어 시퀀스적으로 변위되고, 상기 엑스클루시브-오알 게이트 출력 각각은 상기 제1 및 2입력상의 신호간에 주파수 및 시간범위에 의존하는 주파수 및 펄스비율을 갖는 출력신호(MS0-MS3)를 발생시키는 통신시스템에서 기준신호에 관한 입력 신호 펄스열의 시간 또는 위상위치의 정확한 디지털 결정을 하기 위한 제1항에 따른 방법을 수행하는 장치에 있어서, 상기 엑스클루시브-오알 게이트(OR0-OR3) 출력(MS0-MS3)은 저역여파기(LP0-LP3)를 경유해 멀티플렉서(M)의 입력에 연결되고, 상기 저역여파기(LP0-LP3)를 경유해 비교회로(CO)의 입력에 연결되고, 거기에서, 제1단계로, 상기 새로운 펄스로 형성된 신호의 펄스비율은 쌍으로 비교되고, 상기 새로운 펄스로 형성된 신호쌍 각각의 하여금 최대 펄스비율값을 갖도록 결정하기 위해 특정한 새로운 펄스로 형성된 신호를 발생시키는데 사용된 사각형파 기준신호의 개념적인 제로위상 기준신호로부터 변위량에 의해 결정되고 제1이진신호(B1, B3)를 발생시키고 ; 제2단계로, 그렇게 확인된 각 쌍의 큰 값이 상기 큰 값중에 최소값을 결정하기 위해 비교되고 상기 최소값을 인출하는 그 쌍으로부터 확인하는 제2이진신호(B3)를 발생하며 ; 상기 멀티플렉서(M) 출력은 아날로그/디지털 변환기(AD) 입력에 연결되어 기결정된 펄스 비율 값에 가장 가깝게 위치되는 상기 출력신호(MS0-MS3) 중 하나의 마아크-스페이스 비율을 나타내는 신호를 인가하며, 상기 아날로그/디지털 변환기 출력은 코드변환기(CC)의 한 입력에 연결되어 상기 변환기에 상기 펄스역을 디지탈 형태로 인가하며 ; 상기 코드 변환기(CC)의 다른 입력은 상기 비교회로(CO) 출력에 연결되어 상기 제1 및 제2이진값(B1-B3)을 수신하며 ; 코드변환기(CC)의 상기 제1입력 및 다른 입력상의 신호는 기결정된 수치 시퀀스의 가산/감산에 의해 입력신호주파수, 기준신호주파수 및/또는 펄스열의 샘플링 주파수판에 주파수차로부터 초래되는 시스템 편차에 대하여 보정될 수 있는 2진 코드를 얻기 위해 코드 변환기 출력상에 발생되는 이진 형태의 신호로 변환되는 것을 특징으로 하는 입력신호의 시간 또는 위상 위치의 정확한 디지털 결정장치.
3. 제2항에 있어서, 상기 기결정된 펄스 비율값이 50/50인 것을 특징으로 하는 입력신호의 시간 또는 위상위치의 정확한 디지털 결정장치.
4. 제2항에 있어서, 기준주파수 신호들간의 상기 시간변위는 기준주파수 신호의 총수를 N으로 할 때 클럭주기의 1/N번째인 것을 특징으로 하는 입력신호의 시간 또는 위상위치의 정확한 디지털 결정장치.