JPH03505635A - 信号パルス列の時間又は位相位置を正確にディジタル的に決定する方法と装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 信号パルス列の時間又は位相位置を正確にディジタル的に決定する方法と装置 技術分野 本発明は固定の時間又は周波数基準に対する信号パルス列の時間又は位相位置の 正確なディジタル決定用の方法と装置に関係する。本装置はその時点での測定値 に対応するディジタルワードを発生して、前記値をその出力へ直接与えるもので ある。

背景技術 技術分野において信号パルス列の時間又は位相位置を決定する２つの主要な方法 が公知である。これらは各に零交差時間法と複素ベクトル法として知られている 。

零又差法を実行する時は、所要の時間情報はパルス列が符号’ｋＫ化する時の瞬 間の基伴分割器チェーン中の位置を登録することにより得られる。

この方法により得られる時間分解能は基準周波数分割器チェーンの入力に発生す る最高基準周波数信号の率に一周期である。例えば、ｊ　ＭＨｚの繰返し周波数 を有するパルス列の位相位置を１度の分解能で決定するためには、周波数分割器 チェーンの入力に３６０　ＭＨｚの周波数を印加する必要がある。従って、妥当 な分解能の低周波パルス列の場合でさえも位相乞決定するために使用される論理 部は非常に高速な必要がある。

複素ベクトル法乞実行する時は、所要情報がパルス列の基本正弦波成分に含まれ るものと仮定する。この正弦波成分はフィルター７通った上平前ミキサ中の正弦 及び余弦基準周波数と関連する２つの象現成分に分解される。従って、位相を決 定するためには２つの結果をディジタル化し、コンピュータでその比の逆正接を 処理する必要がある。

発明の開示 これらの方法の最初のものに伴う問題点は、比較的簡単な位相測定Ｚ実行する時 でさえも高度に進歩しに論理部の使用を必要とする点である。

第２の方法の問題点は、アナログ相関器の不完全性が実際には該方法に重大な制 限を導入し、コンピュータでの逆正接の処理が方法乞極めて複雑にすることであ る。

本発明の装置は請求の範囲に記載した本発明の特注により特徴付けられ上記課題 を解決するものであって、このため約５０１５０のマーク／スペース比Ｙ有する 矩形波を発生するパルス形成器（リミタ）へパルレス列ン印加するよう動作させ るものである。矩形波は、矩形波の形式のＮ数の基準周波数信号と共にＮ数の排 他的ＯＲ回路（例えば４）に印加される。この基準周波数信号は１サイクルのＮ 分の１だけタイミングが先行している。所要の前進時間差は、高周波数から始め て周波数を分割していくことによるか、遅延線を利用することにより得られる。

処理にどちらの方法を使用するかは重要ではない。Ｎ個の粗い位相セクタのどこ に信号位相があるか決めるため排他的ＯＲ回路からのＮ個の出力侶号間のマーク ／スペース比を比較回路で相互に比較する。パルス比５０１５０に最も近い信号 を選択し、低域通過フィルタでフィルタし、アナログ／ディジタル変換器でディ ジタル化して、既に決定した粗いセクタ内のより精密な位相情報を与える２進コ ードを形成する。本発明の装置により提供される先行技術をしのぐ利点は、時間 測定又は決定が基準クロックの可能な最高周波数の１周期より良い精度で行なえ 、それとともに非常な高速論理部の設備を必要とすることなく装置の動作周波数 ン増大さぜることが可能な点である。さらに、基準クロックが被測定パルス列の 周波数と正確に関連する必要もない。

図面の簡単な説明 本発明の装置は例示の実施例を参照し、添附図面を参照して以下に詳細に説明す る。

第１図は信号のパルス形成と時間〜偏位を図示する。

第２図は排他的ＯＲ回路の出力でパルス比（マーク／スペース）がいかに変化す るかを図示する。

第３図は本発明の比較回路の線図である。

第４図は本発明の装置のブロック概略図である。

発明の最良の実施態様 第１図から明らかなように、アナログ形式のパルス列ＷＴをすｉｐＬの入力に印 加する。リミタは５０１５０のパルス比（マーク／スペース）を有する矩形波を リミタの出力上に発生するように信号をパルス成形する。

矩形波は、図示例では４）ｆ−トであるＮ数の排他的ｏＲｉｆ−）の各々の第１ 人力へ印７７０される。基準クロック信号ＲＣＬＱ−ＲＣＬ５を前記デートの各 々の第２人力へ印７１０する。前記Ｐ−）は０ＲＯ−ＯＲ３で参照される。これ らの基準クロック信号の各々は矩形波信号で、時間方向に順番にｌ／Ｎサイクル だけ相互に偏位している。各排他的ＯＲｒ　−）からの出力信号は、各’７”− ）の入力信号周波数の２倍の周波数を有し、第２図の図版から明らかなようにデ ートの２つの入力信号の相互のりａツクに依存するマーク／スペース比乞有する 矩形波信号ＭＳＯ−ＭＳ３　テアル。コノ図版ハ’７”　−ト０１’ＴＯ−ＯＲ ３カラノ出力信号ＭＳＯ−ＭＢ乙のマーク／スペース比の変化乞基準クロック・ タイミングに関連し１こパルス列クロックの関数として図示する。

単一の排他的ＯＲデートの出力信号から２つの入力信号の相互クロック習得よう とする努力は何らかの疑いの要素を導入する。何故ならどの１８０１に領域が位 相を含んでいるか乞積極的に主張することは不可能だからである。しかし、この 問題は複数個の排他的。Ｒ’ｒ”−トからの出力信号を相互に比較することによ り解決できる。例えば、図示実施例においては、Ｎが４に等しい時、入力信号の 転移が基準りａツク同期のどの１／８番目に該当するかを直ちに決定することが 可能である。これは以下のＭＩＮ　ＭＡＸ操作に従ってｒ−）ＯＲＱ−ＯＲ３の 出力信号のマーク／スペース比間の比較により実行できる。

表１ ＭＳＱ　）　ＭＢ２ならＢ１；０　それ以外はＢ１＝１ＭＳ１　）　Ｍｓ３なら Ｂ２＝０　それ以外はＢ２＝１ＭＡＸ　（ＭｓＱ　、　ＭＢ２　）　＞　ＭＡＸ 　（ＭＳｌ、　ＭＢ３）　７１らＢ３＝０それ以外はＢ３＝１゜ Ｂｌ　、Ｂ２．Ｂ３はグレイがら２進形式又は他の出力信号コードへの適当なコ ード変換以後の所要の時間測定過程中の上位６ビツトを決定する。

３ビツト語Ｂｌ　、Ｂ２．Ｂ３は旧号の零交差があった８分象限と１＝１に一致 する。

例えば上述のＭｉｎ　Ｍａｘ操作は第３図に図示するようにＮＰＮとＰＮＰのエ ミッタ・フォロワの組合せの助けにより実装可能であるが、この代りに比較回路 （比較器）、スイッチ及び論理回路の助けによっても実現化可能である。従って 第３図は表１による主要測定値の３上位ビットを決定する１方法を図示するに過 ぎない。

時間を測定する時下位３ピツ）　ＬＳＢχ決定可能であるためには、排他的ＯＲ ｒ　−）　０ＲＱ−ＯＲ３の内の少なくとも１個の出力上の信号のマーク／スペ ース比をより正確に決定することが必要である。実際には、マーク／スペース比 が５０１５０に最も近いｒ−）を選択するのが良く、何故ならこのパルス波形は 遅いハードウェア論理回路の制限された立上り時間の結果としての歪みに敏感で ないからである。この場合、前記に従って決定された上位３ピツ）Ｂｉ、Ｂ２． Ｂ３を用いてより精密な解析用にこの性質を有するパルスを選択することができ る。これはＭＩＮＭＡＹ操作以後に残るパルスである。

第４図から理解できるように、マーク／スペース比のこのより細かい測定は、信 号の平均筐を抽出するための低域フィルタＬＰ［］−ＬＰ５と、これに続＜　Ａ ／Ｄ　Ｋ換器ＡＤのアナログ／ディジタルに換の助けにより実行可能である。高 速応用例の場合、例えばＦＦＬＡＳＨｊ型の４ビン）　Ａ／Ｄ変換器が使用可能 である。各低域フィルタの入力は排他的ＯＲ回路○ＲＱ　−ＯＲ３の対応出力へ 接続される。フィルタ出力は比較回路Ｃｏの入力とマルチプレクサＭの入力へ接 続される。比較回路の出力、丁なわち最上位ピッ）Ｂｉ　、Ｂ２．Ｂ３はパルス 比が５０１５０に最も近い所にあるデート出力信号（ＭＳＱ−ＭＢ３　）の選択 を制御する目的のためマルチプレクサＭの入力に印加される。最上位ビットは又 コード変換器ＣＣの入力にも印加される。コード変換器は離散論理デートから構 成されるものでも、ＲＯＭメモリ中の検索表でも良い。メモリ・アドレスは３ビ ットＢ１．Ｂ２１Ｂ３と前記Ａ／Ｄ変換の結果で構成されるビット（４以上）か ら構成される。メモリ内容は可能な各人力ビット・パターンに対応する所要出力 コードから構成される。マルチプレクサＭからの出力信号は前記Ａ／Ｄ変換器Ａ Ｄの入力に印加され、その出力は前記コード変換器ＣＣ上の対応する入力へ接続 され、その出力は又２進コ一ド化侶号を供する。このような方法により４ピツト Ａ／Ｄ　Ｋ換器を最上位３ビツトＩｌｌ　、Ｂ１１　Ｂ３と組合せると、位相測 定過程で７ビツトの精度が得られる。従って、例えば繰返し周波数が１ＭＨｚで あるパルス列のクロックＹ、ｉＭｔｌｚ以上の基準クロック周波数を利用する必 要性なしに１／１２８μｓ　（８ｎｓ　）の分解能で決定可能となる。

従来の２進コードでタイミング測定を表わすことが望ましい場合、上位３ピツト をグレイ・コードから２進コードへ変換し、変番８分象限の下位６ビツ）　ＬＳ Ｂを補なう必要がある。これは従来の論理、表、又はソフトウェアにより実行可 能である。

２進コード表現は、基準クロックと希望のパルス列周波数との間に何らかの差が あるときにも出力筐の補正を容易処する。パルス列の希望の公称パルス列周波数 が１０００００６Ｈｚであるが利用可能な基準りａツクの周波数が正確に１００ ００００Ｈｚであるものと仮定する。簡単のため測定精度が７ビツトで各秒に１ ２８回測定を行なったものと仮定する。補正前の２進埴の順序が例えば以下の構 成をとるとする。

・・・・・・５９．６２．６５．　　・・・・１２２，１２５．０．３゜６．９ ．・・・・・・ これは前記５　Ｈｚの周波数差のために、１２８を法として３の階段状増ＶＤを 図示している。これは７ピツト外部メモリの助けにより補正可能であり、そのメ モリの内容は各サンプリング時期に１２８を法として３ずつ増加するもので、こ の値が出力信号に送信する前に測定値から減算される。

同様の技術はサンプリング周期と基準周波数偏差との間の関係がより複雑な場合 にも利用でき、また例えば部分量のメモリの語長ン増卯する場合又はメモリ中に 補正値の全サイクルを記憶する場合を含む時にも同様の技術が使用可能である。

これは、中間周波数の基準クロックとパルス列の測定周波数（サンプリング速度 ）との間の非整数関係？補償するためソフトウェア又はハードウェア論理で構成 した算術部を利用可能であることを示している。

以上から明らかなように、本発明の装置は非常な高速論理の設置を必要とするこ となく測定′ｎ度の顕著な改善を達成しうるものである。

国際調査報告 国際調査報告

Claims (6)

【特許請求の範囲】
1. １．遠隔通信装置の信号パルス列の時間又は位相位置の正確なディジタル決定方 法において、矩形波パルス列を形成するよう信号（ＷＴ）をパルス成形し、パル ス列を複数個の相互に時間偏位した矩形波基準信号（ＲＣＬ０−ＲＣＬ３）と比 較して前記比較に依存して新たな信号（ＭＳ０−ＭＳ３）を形成する段階と、い わゆるＭＩＮＭＡＸ操作で前記新たな信号を相互に比較する段階と、所定のパル ス比に最も近い所にパルス比がある信号にアナログ／ディジタル変換を受けさせ て該信号をディジタル値に変換する段階であつて、前記アナログ／ディジタル変 換の前に前記信号から選択したビット（Ｂ１−Ｂ３）と一緒にして、所定の計算 手順の加減算することにより、パルス列の周波数、基準周波数及び／又はサンプ リング周波数との間の周波数差から生じる系統的偏差について補正することがで きる２進コードへ変換する段階と、を有することを特徴とする信号パルス列の時 間又は位相位置の正確なデイジタル決定方法。
2. ２．第１項記載の遠隔通信装置の信号パルス列の時間又は位相位置の正確なデイ ジタル決定方法を実行する装置において、パルス形成用に信号（ＷＴ）がリミタ （Ｌ）の入力に印加され、生成した矩形波状のパルス列がリミタの出力から複数 個の排他的ＯＲゲート（ＯＲ０−ＯＲ３）の第１入力へ供給され、基準クロック 信号（ＲＣＬ０−ＲＣＬ３）が各々のゲートの第２入力へ印加され、ここで前記 クロック信号は相互に継続的に時間差を有するもので、各ゲート回路の各出力は 前記第１及び第２入力の信号間の比に依存する周波数とパルス比を有する出力信 号（ＭＳ０−ＭＳ３）を発生するものであり、さらに、前記ゲート回路（ＯＲ０ −ＯＲ３）からの出力信号（ＭＳ０−ＭＳ３）がＭＩＮ　ＭＡＸ操作が実行され る比較回路（ＣＯ）の入力とマルチプレクサ（Ｍ）の入力に印加され、前記出力 信号（ＭＳ０−ＭＳ３）のパルス比が相互に比較され、所定のパルス比値に最も 近い所にある前記出力信号の内の１つが前記マルチプレクサ（Ｍ）を介してアナ ログ／ディジタル変換器（ＡＤ）の入力に印加され、その出力からディジタル形 式の前記パルス列がコード変換器（ＣＣ）の第１番目の入力に印加され、該コー ド変換器が前記アナログ／ディジタル変換の前の前記パルス列からのある信号ビ ット（Ｂ１−Ｂ３）を第２番目の入力に受信し、コード変換器の前記第１番目及 び第２番目の入力上の信号が変換器の出力に生成される２進形式の信号に変換さ れる、信号パルス列の時間又は位相位置の正確なディジタル決定方法を実行する 装置。
3. ３．第２項記載の装置において、前記決定された信号ビット（Ｂ１−Ｂ３）はパ ルス列の最上位３ビットを構成する装置。
4. ４．第２項記載の装置において、前記所定のパルス比の値が５０／５０である装 置。
5. ５．第２項記載の装置において、基準周波数信号の全数がＮである時基準周波数 信号間の前記時間差がクロック周期のＮ分の１である装置。
6. ６．第２項記載の装置において、前記パルス比のより正確な決定を実行するため 、ゲート回路（ＯＲ０−ＯＲ３）の出力が低域フィルタ（ＬＰ０−ＬＰ３）の対 応入力に接続され、フィルタ出力が比較回路（ＣＯ）とマルチプレクサ（Ｍ）の 入力に接続される装置。