JPH0721421B2

JPH0721421B2 - 矩形波信号の評価回路

Info

Publication number: JPH0721421B2
Application number: JP63227648A
Authority: JP
Inventors: ウアルテル・クラニツキー
Original assignee: ドクトル・ヨハネス・ハイデンハイン・ゲゼルシヤフト・ミト・ベシユレンクテル・ハフツング
Priority date: 1987-09-30
Filing date: 1988-09-13
Publication date: 1995-03-08
Anticipated expiration: 2010-03-08
Also published as: EP0310764A2; US5105159A; EP0310764B1; DE3852685D1; DE8717644U1; DE3732962C1; ATE116737T1; EP0310764A3; JPH01114717A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、周期的な補助信号で駆動される、タイミン
グ動作する双安定マルチバイブレータを備えた記憶器に
入力信号の組み合わせとして並列に入力する矩形波信号
に対する評価回路に関する。

〔従来技術〕

増分測長装置または測角装置では、適当な走査ユニット
を用いて格子状の増分測定目盛を走査して周期的なアナ
ログ信号を発生させることは従来技術に属する。移動方
向を判別するため、および信号の対称性の誤りを防止す
るため、測定方向に格子の目盛周期の４分の一互いにず
れている４つの走査視野を用いて走査を行う。

多くの応用で、測定目盛の格子の目盛周期に相当する分
解能は充分でないため、走査信号を分割することを今ま
で多く提案している。

即ち、例えばスイス特許第407569号明細書によれば、多
数のトリガ回路を用いて走査信号を分割し、何倍にもす
るか分割回路が知られている。しかし、この刊行物に開
示されている回路は、分割を微細にすると、トリガーさ
れた信号が順番や立ち上がりエッジの間隔に関して正確
に同期される保証を与えない。トリガーされた矩形波信
号を増分式に評価する場合、分割の程度、測定速度、電
気や機械的な擾乱（妨害パルス、振動）の影響等に応じ
て、誤った計数が生じ得る。つまり立ち上がりエッジの
間隔が狭くなったり、分割を行い過ぎたり、許されない
信号状態や許されないトリガー信号の信号列が生じる。

測定期間中、誤った計数を知ることができない。何故な
ら、表示値が急速に切り換わるため評価ユニットの表示
の最終桁を読み取れないからである。しかし、測定装置
が休止位置に来て、測定結果が読み取れるなら、全ての
増分またはこれ等の増分から分割で得られる全ての矩形
波信号を実際に計数することが保証されなければならな
い。移動した増分の和または負の測定方法での差は、通
過した距離の目安を表すので、正確に表示値に一致する
必要がある。

例えは、走査信号を分割して得られた矩形波信号が、確
実に計数できないほど立ち上がりエッジの間隔が狭い場
合には、全ての矩形波信号が計数されず、評価ユニット
中で測定装置により実際に行った値より、少ない測定結
果が表示される。

特開昭59−105721号公報の抄訳から、複数の双安定マル
チバイブレータを備えたスイッチング回路により矩形波
信号を同期する回路が知られているが、そこでは、多く
のパルスの近くにあるものを選んで同期が行われてい
る。

更に、米国特許第4,096,396号明細書によりタイミング
発生系が知られている。この系では、回路網CT1,CT2お
よびCT3の信号状態の可変が隣の回路網の出力端の信号
状態に応じて行われている。

更に、ドイツ特許第35 23 551号明細書により成る回路
を用いて矩形波信号を同期させる方法が知られている。
この方法では、矩形波信号の列を周期的な補助信号で同
期させ、或るフリップフロップの信号状態の変化が隣の
フリップフロップの信状態に依存している。

これ等の方法でも、例えば二つの信号の計数の立ち上が
りエッジが入れ違いになって生じる誤りを補正できなく
て、この誤りを認識することしかできない。

〔発明の課題〕

それ故、この発明の課題は、従来技術の方法や回路より
も誤りのない矩形波信号用の評価回路を提示することに
ある。

〔課題を解決する手段〕

上記の課題は、この発明により、冒頭に述べた種類の評
価回路にあって、一定クロック周波数の補助信号CLKが
可逆計数器Ｚも駆動し、二進符号の前記可逆計数器Ｚの
計数状態NZを比較器Ａ中で二進符号NSに変換された矩形
波信号I1・・・I20と比較し、比較回路Ａによる両方の
符号NZとNSの比較に応じて、少なくとも一本の制御導線
INH,DIRを介して可逆計数器Ｚの計数状態を符号通りに
可変するか、あるいは可変しないことよって解決されて
いる。

〔発明の効果〕

この発明による回路には、次の利点がある。即ち、 −この回路は、動作すると、正しい符号がある限り、自
動的に或る特定な状態を占める。リセットパルスを必要
としない。

−入力符号が出力符号から半目盛周期までずれることを
防止している。

−入力信号の乱れは出力に影響を与えない。

−この回路は任意の分割係数に対して利用でき、その場
合、分解を細かくすると共に経費は直線的に増加するこ
とはない。

−この回路を容易にカスケード結合できる。

〔実施例〕

図面を用い、実施例に基づき、この発明をより詳しく説
明する。

第１図に示したブロック回路は、冒頭で触れた増分位置
測定系の分割電子回路（図示せず）に後続している。記
憶器Ｓには、矩形波信号I1〜I20が入力する。これ等の
信号の列は第２図に示してあり、周知の分割電子回路に
より増分測定装置の互いに90゜位相のずれた二つのアナ
ログ信号A1とA2から得られる。

分割計数10は、例えば一目盛周期を40の測定ステップに
細分するように決定される。抵抗回路網中では90゜位相
のずれた二つの正弦波走査信号A1,A2を組み合わせて、
適当な位相角の正弦信号が形成される。後続する比較器
には、図示する矩形波信号I1〜I20が出力し、これ等の
切換信号の立ち上がりエッジが個々の正弦波信号の零点
に対応し、それぞれ９゜ほど位相がずれている。

第２図には、動作に乱れがなく、理想的な正弦波形の入
力電流であり、部品の許容公差と遅延時間の効果を無視
する場合、分割係数10の分割電子回路の入力信号A1,A2
と出力信号I1〜I10が示してある。この電子回路は20個
の比較器と共に動作し、40の計数立ち上がりエッジを与
える。通常の分割電子回路では、比較器の信号から90゜
位相のずれた二つの矩形波信号01,02が形成される。こ
れ等の信号は方向識別器を経由して計数器（図示せず）
に導入される。

実際には、上記の理想的な条件は通常保証されない。入
力信号A1,A2の正弦波形からのずれ、入力信号のオフセ
ット、抵抗と比較器の許容公差および個々の正弦波信号
の遅延時間は、目盛板が早く移動すると、出力信号I1・
・・I20の立ち上がりエッジが時間的に非常に間隔を詰
め、計数器の最大周波数以上となる。擾乱パルスは個々
の比較器に散発的な反転を与える。このことは出力信号
I1・・・I20が40の有効な組み合わせからずれ、同よう
に誤った計数を与える。

連続動作する通常の比較器の代わりに、（CMOS技術で集
積化に必要な）タイミング動作する比較器を使用すれ
ば、目盛板が最大移動速度に近づいた時、しばしば出力
信号I1・・・I20の符号に飛びが生じる。

第２図の20個の矩形波信号I1・・・I20は、第１図の回
路により、先ず記憶器Ｓ中に中間記憶される。このた
め、記憶器Ｓは20個のフリップ・フロップ（図示せず）
有し、これ等のフリップ・フロップのクロック入力端が
クロック発生器CLOCKから出力される補助信号CLKによっ
て共通に駆動される。

前置接続されている分割電子回路の機能により、フリッ
プ・フロップは一目盛間隔内に40個の有効な状態を占
め、可能な残りの全ての状態が無効な状態と規定され
る。

フリップ・フロップの出力端は、二進符号NBを発生する
符号変換器Ｃに接続している。前記二進符号はフリップ
・フロップの出力端の出力信号の組み合わせNSの各状態
に依存する。

二進計数器として形成されている可逆計数器Ｚも、同じ
ようにその計数状態を表す二進符号NZを出力する。この
計数状態は、既に先に述べた補助信号CLKにより計数器
Ｚに導入されるクロックパルスを積算して形成される。
計数状態を固定クロック周波数で導入される補助信号CL
Kのクロックパルスで可変する否かは、後で述べる制御
信号に依存する。

符号変換器Ｃから出力された二進符号NBや可逆計数器Ｚ
の計数状態を表す二進符号NZは比較回路Ａに導入され、
二つの符号NBとNZが比較される。この比較回路Ａは少な
くとも一本の制御導線INH,DIRを介して可逆計数器Ｚに
接続されている。

比較器Ａ中で二進符号NBとNZを比較した結果に応じて、
後で更に詳しく説明する信号（これ等の信号は制御導線
INH,DIRを介して可逆計数器Ｚに導入される）により計
数状態が符号通りに可変されるか、あるいは可変されな
い。

計数状態NZは並列に評価され、復号回路OSにも入力され
る。この復号回路OSは二進符号NZを二ビット・グレー符
号に変換する。このグレー符号から評価回路Ｒの出力信
号01,02が形成される。

第３図には、この発明による評価回路の特に有利で好適
な実施例のブロック回路図が示してある。

既に説明した記憶器Ｓには、変換器Ｃの外に、論理回路
Ｉも後続している。この論理回路Ｉ中で出力信号の組み
合わせNSが有効な状態も無効な状態かに関して検査され
る。無効な状態であれば、論理回路Ｉから遮断信号INV
が制御導線INHを介して可逆計数器Ｚに出力される。そ
の結果、この可逆計数器Ｚの計数状態は補助信号CLKで
可変できない。

符号変換器Ｃは二段変換器として設計されている。この
符号変換器により記憶器Ｓの出力端に出力する出力信号
の組み合わせNSが、先ずグレー符号に変換され、次いで
二進符号NBに変換される。この対応方式によりグレー符
号変換器を中間接続して回路を特に単純に形成できる。

比較回路Ａは（符号変換器Ｃからの）二進符号NBと二進
符号NZ（可逆計数器Ｚの計数状態）を比較するため、二
進加算器として形成されている。従って、両方の二進符
号の差は二進符号NBと計数状態の反転二進符号▲▼
の和として求まる。

比較回路Ａの出力ループ中には、可逆計数器Ｚに接続す
る零選択器Ｏと方向選択器Ｄも設けてある。

両方の二進符号NBとNZを検査して差がない場合には、零
選択器Ｏが遮断信号NULを出力する。この遮断信号NUL
は、論理回路Ｉから場合によって出力される遮断信号IN
Vと同じように、計数状態の可変を防止する。

遮断信号NULは遮断信号INVと同じようにオア・ゲートＧ
に導入される。このゲートの出力端は制御導線INHを介
して可逆計数器Ｚに接続されている。

両方の二進符号NBとNZを検査して差がある場合には、制
御信号が方向選択器Ｄから制御導線DIRを経由して可逆
計数器Ｚに入力される。この可逆計数器Ｚにより、前記
差の符号に応じて計数状態を可変する計数方向が決ま
る。この場合、計数状態NZが必ず最小の差の方向に追従
するように計数方向を選ぶ。

【図面の簡単な説明】

第１図、この発明による評価回路のブロック回路図、第２図、この発明による評価回路中で処理される信号波
形図、第３図、この発明による評価回路の好適実施例の回路
図。図中引用記号： CLOCK……クロック発生器、Ｓ……記憶器、Ｃ……符号変換器、Ａ……比較器、Ｚ……可逆計数器、Ｒ……評価回路。

Claims

【特許請求の範囲】

【請求項１】周期的な補助信号（CLK）で駆動される、
タイミング動作する双安定マルチバイブレータを備えた
記憶器（Ｓ）に入力信号の組み合わせとして並列に入力
する矩形波信号に対する評価回路において、一定クロッ
ク周波数の補助信号（CLK）が可逆計数器（Ｚ）も駆動
し、二進符号の前記可逆計数器（Ｚ）の計数状態（NZ）
を比較器（Ａ）中で二進符号（NS）に変換された矩形波
信号（I1・・・I20）と比較し、比較回路（Ａ）による
両方の符号（NZとNS）の比較に応じて、少なくとも一本
の制御導線（INH,DIR）を介して可逆計数器（Ｚ）の計
数状態を符号通りに可変するか、あるいは可変しないこ
とを特徴とする評価回路。
【請求項２】記憶器（Ｓ）の出力端には符号変換器
（Ｃ）と論理回路（Ｉ）が接続され、符号変換器（Ｃ）
中では出力信号の組み合わせ（NS）を二進符号（NB）に
変換して比較器（Ａ）に導入し、論理回路（Ｉ）中で
は、出力信号を組み合わせ（NS）の有効な状態と無効な
状態に関して検査し、論理回路（Ｉ）により無効な状態
の場合、制御導線（INH）を介して遮断信号（INV）を二
進可逆計数器（Ｚ）に出力し、可逆計数器（Ｚ）の計数
状態を可変しないことを特徴とする請求項１記載の評価
回路。
【請求項３】比較器（Ａ）と可変計数器（Ｚ）の間の制
御導線（INH）に零選択器（Ｏ）を配設し、両方の符号
（NBとNZ）が等しい時、前記零選択器で可逆計数器
（Ｚ）に遮断信号（NUL）を導入するので、計数状態が
不変であることを特徴とする請求項１記載の評価回路。
【請求項４】遮断信号（INVとNUL）をオア・ゲートに入
力し、このゲートの出力が制御導線（INH）を介して可
逆計数器（Ｚ）に入力することを特徴とする請求項２ま
たは３記載の評価回路。
【請求項５】符号変換器（Ｃ）は、先ず出力信号の組み
合わせ（NB）をグレー符号に変換し、次いでこのグレー
符号を二進符号（NB）に変換するように、二段に形成さ
れていることを特徴とする請求項２記載の評価回路。
【請求項６】比較回路（Ａ）は二進加算器として形成し
てあり、この加算器には二進符号（NB）が符号変換器
（Ｃ）から、また反転二進符号（NZ）が可逆計数器
（Ｚ）から導入され、両方の符号から差が形成されるこ
とを特徴とする請求項２記載の評価回路。
【請求項７】比較回路（Ａ）と可逆計数器（Ｚ）の間の
制御導線（DIR）には、方向選択器（Ｄ）が配設してあ
り、この方向選択器により計数状態が比較回路（Ａ）の
符号比較に応じて符号通りに可変されることを特徴とす
る請求項１記載の評価回路。