JP3015751B2 - エンコーダの内挿回路 - Google Patents
エンコーダの内挿回路Info
- Publication number
- JP3015751B2 JP3015751B2 JP9003275A JP327597A JP3015751B2 JP 3015751 B2 JP3015751 B2 JP 3015751B2 JP 9003275 A JP9003275 A JP 9003275A JP 327597 A JP327597 A JP 327597A JP 3015751 B2 JP3015751 B2 JP 3015751B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- clock
- phase angle
- difference
- angle data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Complex Calculations (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、位置、角度、速
度、角速度等の検出を行うエンコーダの２相正弦波信号
にディジタル的に内挿処理を加えて高分解能の２相方形
波データを得る内挿回路に関する。
度、角速度等の検出を行うエンコーダの２相正弦波信号
にディジタル的に内挿処理を加えて高分解能の２相方形
波データを得る内挿回路に関する。
【０００２】
【従来の技術】エンコーダのスケールに形成される格子
の間隔には加工限界がある。従ってスケール格子より細
かい間隔を測定するためには、エンコーダが出力する正
弦波状信号の位相変化の空間周期を更に細分して内挿す
る必要があり、このため従来より種々の内挿回路が用い
られている。
の間隔には加工限界がある。従ってスケール格子より細
かい間隔を測定するためには、エンコーダが出力する正
弦波状信号の位相変化の空間周期を更に細分して内挿す
る必要があり、このため従来より種々の内挿回路が用い
られている。
【０００３】図１１は、従来のディジタル処理による内
挿回路の一例である。エンコーダ４０が互いに９０°位
相がずれたＡ，Ｂ相の２相正弦波信号ＩＮＡ，ＩＮＢを
出力する場合、この２相正弦波信号ＩＮＡ，ＩＮＢはそ
れぞれ、サンプルホールド回路４１ａ，４１ｂにより第
１のクロックＣＫ１でサンプリングされ、Ａ／Ｄコンバ
ータ４２ａ，４２ｂによりディジタルデータＤＡ，ＤＢ
に変換される。このディジタルデータＤＡ，ＤＢに基づ
いて各サンプリング点の位相角データＰＨを、ルックア
ップテーブルを記憶したメモリ４３を用いて求める。ル
ックアップテーブルは、逆正接関数（ＡＴＡＮ）用いた
次の数１に基づいて作成されたものである。
挿回路の一例である。エンコーダ４０が互いに９０°位
相がずれたＡ，Ｂ相の２相正弦波信号ＩＮＡ，ＩＮＢを
出力する場合、この２相正弦波信号ＩＮＡ，ＩＮＢはそ
れぞれ、サンプルホールド回路４１ａ，４１ｂにより第
１のクロックＣＫ１でサンプリングされ、Ａ／Ｄコンバ
ータ４２ａ，４２ｂによりディジタルデータＤＡ，ＤＢ
に変換される。このディジタルデータＤＡ，ＤＢに基づ
いて各サンプリング点の位相角データＰＨを、ルックア
ップテーブルを記憶したメモリ４３を用いて求める。ル
ックアップテーブルは、逆正接関数（ＡＴＡＮ）用いた
次の数１に基づいて作成されたものである。
【０００４】
【数１】ＰＨ＝ＡＴＡＮ（ＤＡ／ＤＢ）
【０００５】２相正弦波信号ＩＮＡ，ＩＮＢと位相角デ
ータＰＨとの関係は、図１２のようになる。メモリ４３
により求められた位相角データＰＨは、クロックＣＫ１
により順次、レジスタ４４に取り込まれ、更にレジスタ
４５に転送される。これらのレジスタ４４，４５に保持
される１周期ずれた位相角データの差分が減算器４６に
よりとられて、その差分データＤＸに基づいて、第１の
クロックＣＫ１に同期したこれより高周波の第２のクロ
ックＣＫ２で駆動される２相方形波発生回路４７で２相
方形波データが作られる。
ータＰＨとの関係は、図１２のようになる。メモリ４３
により求められた位相角データＰＨは、クロックＣＫ１
により順次、レジスタ４４に取り込まれ、更にレジスタ
４５に転送される。これらのレジスタ４４，４５に保持
される１周期ずれた位相角データの差分が減算器４６に
よりとられて、その差分データＤＸに基づいて、第１の
クロックＣＫ１に同期したこれより高周波の第２のクロ
ックＣＫ２で駆動される２相方形波発生回路４７で２相
方形波データが作られる。
【０００６】２相方形波発生回路４７は、差分データＤ
Ｘの極性と絶対値により２相方形波出力ＯＵＴＡ，ＯＵ
ＴＢの組み合わせ（Ａ，Ｂ）の４つの相（０，０），
（１，０），（１，１），（０，１）の間の状態遷移を
選択することでスケールの移動方向の情報を含むディジ
タル２相方形波データを発生するものである。その状態
遷移図は図１３のようになる。位相角データＰＨが増加
する場合（差分データが正の場合）は、図１２のＵＰで
示す方向に、（０，０）→（１，０）→（１，１）→
（０，１）なる状態遷移をし、差分データが負の場合は
ＤＯＷＮで示す方向に、（０，０）→（０，１）→
（１，１）→（１，０）なる状態遷移をすることによ
り、ディジタル２相方形波データが発生される。
Ｘの極性と絶対値により２相方形波出力ＯＵＴＡ，ＯＵ
ＴＢの組み合わせ（Ａ，Ｂ）の４つの相（０，０），
（１，０），（１，１），（０，１）の間の状態遷移を
選択することでスケールの移動方向の情報を含むディジ
タル２相方形波データを発生するものである。その状態
遷移図は図１３のようになる。位相角データＰＨが増加
する場合（差分データが正の場合）は、図１２のＵＰで
示す方向に、（０，０）→（１，０）→（１，１）→
（０，１）なる状態遷移をし、差分データが負の場合は
ＤＯＷＮで示す方向に、（０，０）→（０，１）→
（１，１）→（１，０）なる状態遷移をすることによ
り、ディジタル２相方形波データが発生される。
【０００７】図１４は、この従来方式により、第１のク
ロックＣＫ１のＫ−１，Ｋ，Ｋ＋１，Ｋ＋２の各周期で
の差分データＤＸが０，１，５，３である場合につい
て、ディジタル２相方形波データが得られる様子を示し
ている。２相方形波データＯＵＴＡ，ＯＵＴＢの全ての
立上り及び立下がりエッジがいわゆる内挿パルスに相当
し、図１４に示す外部カウンタは、この内挿パルスをカ
ウントする外部カウンタの値を示している。この様に、
第１のクロックＣＫ１により順次得られる位相角データ
ＰＨについて、そのクロック周期内で高周波の第２のク
ロックＣＫ２で位相角データＰＨと前回値との差分デー
タＤＸの増減処理を行うことにより、第１，第２のクロ
ックＣＫ１，ＣＫ２の周期比で決まる分割数で内挿した
２相方形波データＯＵＴＡ，ＯＵＴＢを得ることができ
る。
ロックＣＫ１のＫ−１，Ｋ，Ｋ＋１，Ｋ＋２の各周期で
の差分データＤＸが０，１，５，３である場合につい
て、ディジタル２相方形波データが得られる様子を示し
ている。２相方形波データＯＵＴＡ，ＯＵＴＢの全ての
立上り及び立下がりエッジがいわゆる内挿パルスに相当
し、図１４に示す外部カウンタは、この内挿パルスをカ
ウントする外部カウンタの値を示している。この様に、
第１のクロックＣＫ１により順次得られる位相角データ
ＰＨについて、そのクロック周期内で高周波の第２のク
ロックＣＫ２で位相角データＰＨと前回値との差分デー
タＤＸの増減処理を行うことにより、第１，第２のクロ
ックＣＫ１，ＣＫ２の周期比で決まる分割数で内挿した
２相方形波データＯＵＴＡ，ＯＵＴＢを得ることができ
る。
【０００８】
【発明が解決しようとする課題】しかし上述した従来の
ディジタル演算による内挿方式では、図１４から明らか
なように、内挿パルスの疎密が大きくなるという問題が
ある。これは、各位相角データの１周期毎の差分データ
をそのまま直接第１のクロックより高周波の第２のクロ
ックＣＫ２により増減処理しているためである。この内
挿パルスの疎密は、エンコーダの動的精度、即ちエンコ
ーダ移動時のリアルタイムの位置検出精度の低下の原因
となる。特に数値制御装置等において、一定時間毎の位
置差から速度情報を得る場合には、その速度情報の精度
低下が問題になる。
ディジタル演算による内挿方式では、図１４から明らか
なように、内挿パルスの疎密が大きくなるという問題が
ある。これは、各位相角データの１周期毎の差分データ
をそのまま直接第１のクロックより高周波の第２のクロ
ックＣＫ２により増減処理しているためである。この内
挿パルスの疎密は、エンコーダの動的精度、即ちエンコ
ーダ移動時のリアルタイムの位置検出精度の低下の原因
となる。特に数値制御装置等において、一定時間毎の位
置差から速度情報を得る場合には、その速度情報の精度
低下が問題になる。
【０００９】この発明は、上記事情を考慮してなされた
もので、内挿パルスの疎密を解消して動的精度の向上を
図ると共に、その動的精度を損なうことなくオーバース
ピード検知を行うことを可能としたエンコーダの内挿回
路を提供することを目的としている。
もので、内挿パルスの疎密を解消して動的精度の向上を
図ると共に、その動的精度を損なうことなくオーバース
ピード検知を行うことを可能としたエンコーダの内挿回
路を提供することを目的としている。
【００１０】
【課題を解決するための手段】この発明に係るエンコー
ダの内挿回路は、エンコーダから出力される９０°位相
がずれた２相正弦波信号をそれぞれ一定周波数の第１の
クロックでサンプリングしてディジタルデータに変換
し、得られたディジタルデータの相関関係から各サンプ
リング位相に対応する位相角データを求める位相角デー
タ変換手段と、この位相角データ変換手段により順次得
られる位相角データと１周期前の位相角データとの差分
をとる差分手段と、この差分手段により得られた差分デ
ータを前記第１のクロックと同期した第１のクロックよ
り高周波の第２のクロックに同期して前記第１のクロッ
クの周期内で均等に離散化したパルスに変換する時間補
間手段と、この時間補間手段により得られたパルスに同
期してディジタル２相方形波データを発生する２相方形
波発生手段と、前記差分手段により得られた差分データ
を監視して前記エンコーダのオーバースピードを判定す
るオーバースピード検知手段とを備えたことを特徴とし
ている。
ダの内挿回路は、エンコーダから出力される９０°位相
がずれた２相正弦波信号をそれぞれ一定周波数の第１の
クロックでサンプリングしてディジタルデータに変換
し、得られたディジタルデータの相関関係から各サンプ
リング位相に対応する位相角データを求める位相角デー
タ変換手段と、この位相角データ変換手段により順次得
られる位相角データと１周期前の位相角データとの差分
をとる差分手段と、この差分手段により得られた差分デ
ータを前記第１のクロックと同期した第１のクロックよ
り高周波の第２のクロックに同期して前記第１のクロッ
クの周期内で均等に離散化したパルスに変換する時間補
間手段と、この時間補間手段により得られたパルスに同
期してディジタル２相方形波データを発生する２相方形
波発生手段と、前記差分手段により得られた差分データ
を監視して前記エンコーダのオーバースピードを判定す
るオーバースピード検知手段とを備えたことを特徴とし
ている。
【００１１】この発明に係るエンコーダの内挿回路はま
た、エンコーダから出力される９０°位相がずれた２相
正弦波信号をそれぞれ一定周波数の第１のクロックでサ
ンプリングしてディジタルデータに変換し、得られたデ
ィジタルデータの相関関係から各サンプリング位相に対
応する位相角データを求める位相角データ変換手段と、
この位相角データ変換手段により順次得られる位相角デ
ータと１周期前の位相角データとの差分をとり得られた
差分データをその上限値を制限して１周期前の位相角デ
ータに加算して更新される位相角データとして保持する
データ更新手段と、上限値が制限された前記差分データ
を前記第１のクロックと同期した第１のクロックより高
周波の第２のクロックで積分してその積分値を保持す
る、前記第１のクロックでリセットされる積分手段と、
前記積分値が前記第１のクロックと第２のクロックの周
期比以上に達したことを検出して桁上げ検出信号を発生
する桁上げ検出手段と、前記第２のクロックに同期して
前記桁上げ検出信号のタイミングでディジタル２相方形
波データを発生する２相方形波発生手段と、前記データ
更新手段内で得られる前記差分データを監視して前記エ
ンコーダのオーバースピードを判定するオーバースピー
ド検知手段とを備えたことを特徴としている。
た、エンコーダから出力される９０°位相がずれた２相
正弦波信号をそれぞれ一定周波数の第１のクロックでサ
ンプリングしてディジタルデータに変換し、得られたデ
ィジタルデータの相関関係から各サンプリング位相に対
応する位相角データを求める位相角データ変換手段と、
この位相角データ変換手段により順次得られる位相角デ
ータと１周期前の位相角データとの差分をとり得られた
差分データをその上限値を制限して１周期前の位相角デ
ータに加算して更新される位相角データとして保持する
データ更新手段と、上限値が制限された前記差分データ
を前記第１のクロックと同期した第１のクロックより高
周波の第２のクロックで積分してその積分値を保持す
る、前記第１のクロックでリセットされる積分手段と、
前記積分値が前記第１のクロックと第２のクロックの周
期比以上に達したことを検出して桁上げ検出信号を発生
する桁上げ検出手段と、前記第２のクロックに同期して
前記桁上げ検出信号のタイミングでディジタル２相方形
波データを発生する２相方形波発生手段と、前記データ
更新手段内で得られる前記差分データを監視して前記エ
ンコーダのオーバースピードを判定するオーバースピー
ド検知手段とを備えたことを特徴としている。
【００１２】この発明において好ましくは、前記位相角
データ変換手段は、前記２相正弦波信号をそれぞれ前記
第１のクロックでサンプリングしてディジタルデータに
変換するＡ／Ｄ変換手段と、得られたディジタルデータ
から前記位相角データを求めるルックアップテーブルを
記憶したメモリと、このメモリから読み出された位相角
データを前記第１のクロックで順次保持する第１のデー
タ保持手段とを有し、前記データ更新手段は、前記第１
のクロックに同期して前記第１のデータ保持手段に順次
取り込まれる位相角データと１周期前の位相角データと
により更新される位相角データを保持するための第２の
データ保持手段と、前記第１のデータ保持手段に取り込
まれる位相角データと前記第２のデータ保持手段に保持
された位相角データとの差分をとる減算手段と、この減
算手段により得られた差分データの上限値を前記第１の
クロックと第２のクロックの周期比以下に制限するリミ
ッタと、このリミッタにより上限値が制限された差分デ
ータと前記第２のデータ保持手段に保持された位相角デ
ータとを加算して前記第２のデータ保持手段に保持され
た位相角データを更新するための加算手段とを有するも
のとする。
データ変換手段は、前記２相正弦波信号をそれぞれ前記
第１のクロックでサンプリングしてディジタルデータに
変換するＡ／Ｄ変換手段と、得られたディジタルデータ
から前記位相角データを求めるルックアップテーブルを
記憶したメモリと、このメモリから読み出された位相角
データを前記第１のクロックで順次保持する第１のデー
タ保持手段とを有し、前記データ更新手段は、前記第１
のクロックに同期して前記第１のデータ保持手段に順次
取り込まれる位相角データと１周期前の位相角データと
により更新される位相角データを保持するための第２の
データ保持手段と、前記第１のデータ保持手段に取り込
まれる位相角データと前記第２のデータ保持手段に保持
された位相角データとの差分をとる減算手段と、この減
算手段により得られた差分データの上限値を前記第１の
クロックと第２のクロックの周期比以下に制限するリミ
ッタと、このリミッタにより上限値が制限された差分デ
ータと前記第２のデータ保持手段に保持された位相角デ
ータとを加算して前記第２のデータ保持手段に保持され
た位相角データを更新するための加算手段とを有するも
のとする。
【００１３】この発明において好ましくは、前記位相角
データ変換手段は、前記２相正弦波信号をそれぞれ前記
第１のクロックでサンプリングしてディジタルデータに
変換するＡ／Ｄ変換手段と、得られたディジタルデータ
から前記位相角データを求めるルックアップテーブルを
記憶したメモリと、このメモリから読み出された位相角
データを前記第１のクロックで順次保持する第１のデー
タ保持手段とを有し、前記データ更新手段は、前記第１
のクロックに同期して前記第１のデータ保持手段に順次
取り込まれる位相角データと１周期前の位相角データと
により更新される位相角データを保持するための第２の
データ保持手段と、前記第１のデータ保持手段に取り込
まれる位相角データと前記第２のデータ保持手段に保持
された位相角データとの差分をとる減算手段と、この減
算手段により得られた差分データの絶対値をとる絶対値
器と、前記減算手段により得られた差分データの極性を
検出する極性検出手段と、前記絶対値器により得られた
前記差分データの絶対値の上限値を前記第１のクロック
と第２のクロックの周期比以下に制限するリミッタと、
このリミッタにより上限値が制限された差分データに前
記極性検出手段により検出された極性を付加する極性付
加手段と、この極性付加手段により極性が付加された差
分データと前記第２のデータ保持手段に保持された位相
角データとを加算して前記第２のデータ保持手段に保持
された位相角データを更新するための加算手段とを有す
るものとする。
データ変換手段は、前記２相正弦波信号をそれぞれ前記
第１のクロックでサンプリングしてディジタルデータに
変換するＡ／Ｄ変換手段と、得られたディジタルデータ
から前記位相角データを求めるルックアップテーブルを
記憶したメモリと、このメモリから読み出された位相角
データを前記第１のクロックで順次保持する第１のデー
タ保持手段とを有し、前記データ更新手段は、前記第１
のクロックに同期して前記第１のデータ保持手段に順次
取り込まれる位相角データと１周期前の位相角データと
により更新される位相角データを保持するための第２の
データ保持手段と、前記第１のデータ保持手段に取り込
まれる位相角データと前記第２のデータ保持手段に保持
された位相角データとの差分をとる減算手段と、この減
算手段により得られた差分データの絶対値をとる絶対値
器と、前記減算手段により得られた差分データの極性を
検出する極性検出手段と、前記絶対値器により得られた
前記差分データの絶対値の上限値を前記第１のクロック
と第２のクロックの周期比以下に制限するリミッタと、
このリミッタにより上限値が制限された差分データに前
記極性検出手段により検出された極性を付加する極性付
加手段と、この極性付加手段により極性が付加された差
分データと前記第２のデータ保持手段に保持された位相
角データとを加算して前記第２のデータ保持手段に保持
された位相角データを更新するための加算手段とを有す
るものとする。
【００１４】この発明において、前記オーバースピード
検知手段は例えば、前記差分データの絶対値が判定基準
値以上になったことを検知して超過検知信号を出力する
比較手段と、この比較手段により得られる前記超過検知
信号を前記第１のクロックに同期して取り込み連続して
所定個数の超過検知信号が得られたときにオーバースピ
ードと判定してオーバースピードアラーム信号を出力す
る判定手段とを備えて構成される。この発明において、
前記オーバースピード検知手段はまた、前記差分データ
の絶対値が判定基準値以上になったことを検知して超過
検知信号を出力する比較手段と、前記差分データの極性
を検知する極性検知手段と、前記比較手段により得られ
る前記超過検知信号を前記第１のクロックに同期して連
続して検知し、かつその間に前記極性検知手段が前記差
分データの極性反転を検知したことを判定してオーバー
スピードアラーム信号を出力する判定手段とを備えて構
成される。
検知手段は例えば、前記差分データの絶対値が判定基準
値以上になったことを検知して超過検知信号を出力する
比較手段と、この比較手段により得られる前記超過検知
信号を前記第１のクロックに同期して取り込み連続して
所定個数の超過検知信号が得られたときにオーバースピ
ードと判定してオーバースピードアラーム信号を出力す
る判定手段とを備えて構成される。この発明において、
前記オーバースピード検知手段はまた、前記差分データ
の絶対値が判定基準値以上になったことを検知して超過
検知信号を出力する比較手段と、前記差分データの極性
を検知する極性検知手段と、前記比較手段により得られ
る前記超過検知信号を前記第１のクロックに同期して連
続して検知し、かつその間に前記極性検知手段が前記差
分データの極性反転を検知したことを判定してオーバー
スピードアラーム信号を出力する判定手段とを備えて構
成される。
【００１５】この発明においては、エンコーダから出力
される２相正弦波信号から、第１のクロックでデータ変
換された位相角データの１周期毎の差分データから、第
１のクロックより高周波の第２のクロックに同期して第
１のクロックの周期内にパルスを均等に時間補間して、
２相方形波に変換している。具体的には、位相角データ
の１周期毎の差分データを、その上限値を制限して順次
１周期前の位相角データに加算して位相角データを更新
するデータ更新手段が設けられる。そして、このデータ
更新手段の中で得られる上限値が制限された差分データ
を第２のクロックで第１のクロック周期毎にリセットし
ながら積分し、積分値が第１，第２のクロックの周期比
に達する毎に、桁上げ検出信号を発生する。この桁上げ
検出信号が内挿パルスに相当するもので、その極性に応
じて計数方向を切換えて状態遷移する２相方形波データ
を発生する。この様な位相角の差分データの上限値設定
と、桁上げ発生のデータ範囲を第１，第２のクロックの
周期比に設定した差分データの積分動作とにより、差分
データ値に応じた数の桁上げ検出信号は、差分データ値
の大きさに応じて、大きくなる程小さい間隔で第２のク
ロック周期の整数倍位置で発生されることになり、第１
のクロック周期内にほぼ均等に分配されることになる。
従って、内挿パルス分布の均一化により、エンコーダの
動的精度が向上する。
される２相正弦波信号から、第１のクロックでデータ変
換された位相角データの１周期毎の差分データから、第
１のクロックより高周波の第２のクロックに同期して第
１のクロックの周期内にパルスを均等に時間補間して、
２相方形波に変換している。具体的には、位相角データ
の１周期毎の差分データを、その上限値を制限して順次
１周期前の位相角データに加算して位相角データを更新
するデータ更新手段が設けられる。そして、このデータ
更新手段の中で得られる上限値が制限された差分データ
を第２のクロックで第１のクロック周期毎にリセットし
ながら積分し、積分値が第１，第２のクロックの周期比
に達する毎に、桁上げ検出信号を発生する。この桁上げ
検出信号が内挿パルスに相当するもので、その極性に応
じて計数方向を切換えて状態遷移する２相方形波データ
を発生する。この様な位相角の差分データの上限値設定
と、桁上げ発生のデータ範囲を第１，第２のクロックの
周期比に設定した差分データの積分動作とにより、差分
データ値に応じた数の桁上げ検出信号は、差分データ値
の大きさに応じて、大きくなる程小さい間隔で第２のク
ロック周期の整数倍位置で発生されることになり、第１
のクロック周期内にほぼ均等に分配されることになる。
従って、内挿パルス分布の均一化により、エンコーダの
動的精度が向上する。
【００１６】この発明において、データサンプリングを
行うための第１のクロックに対して、内挿のための第２
のクロックの周波数は、外部カウンタの性能により制限
され、その制限範囲で周波数を大きいものとすることが
好ましい。このとき、第１のクロックの周期内に補間す
る内挿パルス数は、第１，第２のクロックの周期比であ
るから、位相角データの差分データの上限値も好ましく
は、その周期比（またはそれ以下）に設定し、かつ桁上
げ信号を発生するデータ範囲を同じくその周期比に設定
した差分データの積分動作により、その差分データに基
づく内挿パルスを第１のクロックの周期内で均等に配分
することが可能になる。
行うための第１のクロックに対して、内挿のための第２
のクロックの周波数は、外部カウンタの性能により制限
され、その制限範囲で周波数を大きいものとすることが
好ましい。このとき、第１のクロックの周期内に補間す
る内挿パルス数は、第１，第２のクロックの周期比であ
るから、位相角データの差分データの上限値も好ましく
は、その周期比（またはそれ以下）に設定し、かつ桁上
げ信号を発生するデータ範囲を同じくその周期比に設定
した差分データの積分動作により、その差分データに基
づく内挿パルスを第１のクロックの周期内で均等に配分
することが可能になる。
【００１７】一方、エンコーダの摺動速度は仕様で制約
したとしても、取扱いにより瞬間的に大きくなる場合も
あるし、また電気的原因により２相正弦波信号の瞬間的
な変動も生じ得る。従って、単純に差分データの上限値
を設定しただけでは、大きな変動分が切り捨てられて誤
計数の原因となる。これに対してこの発明では、データ
更新手段にフィードバック機能を導入することにより、
この様な誤計数を防止できる。即ち位相角の差分データ
の大きさが瞬間的に上限値を越えた場合に、１周期で更
新される範囲は上限値以下に制限されるが、次の周期で
はまた現在値をフィードバックして新たな位相角データ
との差分を演算して更新を行うから、瞬間的な大きな変
動があっても自律的に正しい現在値データが復元補完さ
れる。従って、インクリメンタル計数器としての誤計数
が回避される。
したとしても、取扱いにより瞬間的に大きくなる場合も
あるし、また電気的原因により２相正弦波信号の瞬間的
な変動も生じ得る。従って、単純に差分データの上限値
を設定しただけでは、大きな変動分が切り捨てられて誤
計数の原因となる。これに対してこの発明では、データ
更新手段にフィードバック機能を導入することにより、
この様な誤計数を防止できる。即ち位相角の差分データ
の大きさが瞬間的に上限値を越えた場合に、１周期で更
新される範囲は上限値以下に制限されるが、次の周期で
はまた現在値をフィードバックして新たな位相角データ
との差分を演算して更新を行うから、瞬間的な大きな変
動があっても自律的に正しい現在値データが復元補完さ
れる。従って、インクリメンタル計数器としての誤計数
が回避される。
【００１８】更にこの発明において、データ更新手段の
なかに、パルス均等化のための積分手段に送られる差分
データを絶対値化する絶対値器を設けると、桁上げ検出
手段の検出アルゴリズムが差分データの正負に拘らず同
じものとなり、従って高速性が要求される桁上げ検出が
容易になる。この様な絶対値器を用いないと、高速性が
犠牲になるが、その分回路規模の縮小が図られる。
なかに、パルス均等化のための積分手段に送られる差分
データを絶対値化する絶対値器を設けると、桁上げ検出
手段の検出アルゴリズムが差分データの正負に拘らず同
じものとなり、従って高速性が要求される桁上げ検出が
容易になる。この様な絶対値器を用いないと、高速性が
犠牲になるが、その分回路規模の縮小が図られる。
【００１９】更にまたこの発明による内挿回路では、回
路が許容できるエンコーダの送り速度があり、送り速度
がその許容限界を越えると回路が誤動作する。そこでこ
の発明においては、この様な誤動作を検知通報できるよ
うに、位相角の差分データを監視してオーバースピード
判定を行うオーバースピード検知手段を備えている。特
にこのオーバースピード検知手段のオーバースピード判
定には、差分データが判定基準値以上になったこと、及
びその判定基準値超過が第１のクロックに同期して所定
回数連続したことを条件とすることにより、機械的振動
等に起因して頻繁にオーバースピードアラーム信号を出
すような事態を防止して、内挿回路の高速応答性を損な
うことなく、確実にオーバースピード判定を行うことが
できる。
路が許容できるエンコーダの送り速度があり、送り速度
がその許容限界を越えると回路が誤動作する。そこでこ
の発明においては、この様な誤動作を検知通報できるよ
うに、位相角の差分データを監視してオーバースピード
判定を行うオーバースピード検知手段を備えている。特
にこのオーバースピード検知手段のオーバースピード判
定には、差分データが判定基準値以上になったこと、及
びその判定基準値超過が第１のクロックに同期して所定
回数連続したことを条件とすることにより、機械的振動
等に起因して頻繁にオーバースピードアラーム信号を出
すような事態を防止して、内挿回路の高速応答性を損な
うことなく、確実にオーバースピード判定を行うことが
できる。
【００２０】
【発明の実施の形態】以下、図面を参照して、この発明
の実施例を説明する。図１は、この発明の一実施例に係
る内挿回路を示している。エンコーダは示していない
が、２相正弦波信号を出力するものであって例えば、磁
気抵抗素子と磁気スケールを用いた磁気式エンコーダで
ある。しかしこれに限られるわけではなく、光電式その
他のエンコーダにも適用できる。
の実施例を説明する。図１は、この発明の一実施例に係
る内挿回路を示している。エンコーダは示していない
が、２相正弦波信号を出力するものであって例えば、磁
気抵抗素子と磁気スケールを用いた磁気式エンコーダで
ある。しかしこれに限られるわけではなく、光電式その
他のエンコーダにも適用できる。
【００２１】この内挿回路は、エンコーダから出力され
る２相正弦波信号ＩＮＡ，ＩＮＢを第１のクロックＣＫ
１（周期ＰCK1 ）によりサンプリングしてディジタル処
理して位相角データＰＨを得る位相角変換回路１と、得
られた位相角データＰＨに基づいて第１のクロックＣＫ
１の周期で順次現在値データを更新保持するデータ更新
回路２とを有し、更に内挿パルス均等化の手段として、
データ更新回路２内で得られる位相角データの１周期毎
の差分データＤＸを取り込んで第２のクロックＣＫ２
（周期ＰCK2 ）で積分する積分回路３を有する。積分回
路３は、データ範囲Ｍ＝ＰCK1 ／ＰCK2 毎に桁上げが行
われるように設定されており、その桁上げ検出を行う桁
上げ検出回路４が設けられて、桁上げ検出信号のタイミ
ングで、かつ差分データの極性に応じた計数方向で２相
方形波データを発生する２相方形波発生回路５が設けら
れている。また、データ更新回路２内で得られる位相角
データの１周期毎の差分データＤＸを監視してエンコー
ダのオーバースピードを判定するオーバースピード検知
回路６が設けられている。
る２相正弦波信号ＩＮＡ，ＩＮＢを第１のクロックＣＫ
１（周期ＰCK1 ）によりサンプリングしてディジタル処
理して位相角データＰＨを得る位相角変換回路１と、得
られた位相角データＰＨに基づいて第１のクロックＣＫ
１の周期で順次現在値データを更新保持するデータ更新
回路２とを有し、更に内挿パルス均等化の手段として、
データ更新回路２内で得られる位相角データの１周期毎
の差分データＤＸを取り込んで第２のクロックＣＫ２
（周期ＰCK2 ）で積分する積分回路３を有する。積分回
路３は、データ範囲Ｍ＝ＰCK1 ／ＰCK2 毎に桁上げが行
われるように設定されており、その桁上げ検出を行う桁
上げ検出回路４が設けられて、桁上げ検出信号のタイミ
ングで、かつ差分データの極性に応じた計数方向で２相
方形波データを発生する２相方形波発生回路５が設けら
れている。また、データ更新回路２内で得られる位相角
データの１周期毎の差分データＤＸを監視してエンコー
ダのオーバースピードを判定するオーバースピード検知
回路６が設けられている。
【００２２】各部の具体回路構成と動作は次の通りであ
る。位相角変換回路１は、２相正弦波信号ＩＮＡ，ＩＮ
Ｂをそれぞれ第１のクロックＣＫ１でサンプリングして
保持するサンプルホールド回路１１ａ，１１ｂと、サン
プリング値をディジタルデータに変換するＡ／Ｄコンバ
ータ１２ａ，１２ｂと、このＡ／Ｄコンバータ１２ａ，
１２ｂで得られたディジタルデータに基づいて位相角デ
ータを求めるルックアップテーブル・メモリ１３とを有
し、得られた位相角データＰＨは、第１のクロックＣＫ
１で第１のレジスタ１４に保持される。ルックアップテ
ーブルは上述の数１に基づいて作られる。
る。位相角変換回路１は、２相正弦波信号ＩＮＡ，ＩＮ
Ｂをそれぞれ第１のクロックＣＫ１でサンプリングして
保持するサンプルホールド回路１１ａ，１１ｂと、サン
プリング値をディジタルデータに変換するＡ／Ｄコンバ
ータ１２ａ，１２ｂと、このＡ／Ｄコンバータ１２ａ，
１２ｂで得られたディジタルデータに基づいて位相角デ
ータを求めるルックアップテーブル・メモリ１３とを有
し、得られた位相角データＰＨは、第１のクロックＣＫ
１で第１のレジスタ１４に保持される。ルックアップテ
ーブルは上述の数１に基づいて作られる。
【００２３】データ更新回路２は、第１のクロックＣＫ
１により駆動されて現在値データＣＮＴを格納する第２
のレジスタ２７を有し、この第２のレジスタ２７に保持
された現在値データＣＮＴは、減算器２１により位相角
変換回路１内の第１のレジスタ１４に順次新たに送られ
る位相角データＰＨとの差分がとられて、得られた差分
データＤＸにより順次更新されるようになっている。こ
の実施例の場合減算器２１で演算された差分データＤＸ
からは、絶対値器２２により絶対値が、また極性検知回
路２３により極性値データＰＯＬが求められ、求められ
た差分データＤＸの絶対値はリミッタ２４により上限値
が制限された差分データＤＥＬＴＡ１とされる。リミッ
タ２４により制限される差分データＤＸの絶対値の上限
値ＬＭＴは、Ｍ＝ＰCK1 ／ＰCK2 、またはそれ以下に設
定される。
１により駆動されて現在値データＣＮＴを格納する第２
のレジスタ２７を有し、この第２のレジスタ２７に保持
された現在値データＣＮＴは、減算器２１により位相角
変換回路１内の第１のレジスタ１４に順次新たに送られ
る位相角データＰＨとの差分がとられて、得られた差分
データＤＸにより順次更新されるようになっている。こ
の実施例の場合減算器２１で演算された差分データＤＸ
からは、絶対値器２２により絶対値が、また極性検知回
路２３により極性値データＰＯＬが求められ、求められ
た差分データＤＸの絶対値はリミッタ２４により上限値
が制限された差分データＤＥＬＴＡ１とされる。リミッ
タ２４により制限される差分データＤＸの絶対値の上限
値ＬＭＴは、Ｍ＝ＰCK1 ／ＰCK2 、またはそれ以下に設
定される。
【００２４】そして極性付加回路２５により差分データ
ＤＥＬＴＡ１に極性値データＰＯＬが再度付加されて、
ＤＥＬＴＡ２となり、これが加算器２６によって現在値
データＣＮＴに加算されて、その加算値Ｓ１が第２のレ
ジスタ２７に取り込まれる。即ち、第１のクロックＣＫ
１に同期して現在値データＣＮＴは減算器２１にフィー
ドバックされて、位相角データＰＨとの差分がとられ、
差分データＤＸに基づいて現在値データＣＮＴは繰り返
し更新されることになる。
ＤＥＬＴＡ１に極性値データＰＯＬが再度付加されて、
ＤＥＬＴＡ２となり、これが加算器２６によって現在値
データＣＮＴに加算されて、その加算値Ｓ１が第２のレ
ジスタ２７に取り込まれる。即ち、第１のクロックＣＫ
１に同期して現在値データＣＮＴは減算器２１にフィー
ドバックされて、位相角データＰＨとの差分がとられ、
差分データＤＸに基づいて現在値データＣＮＴは繰り返
し更新されることになる。
【００２５】ここまでの位相角変換と位相角データ更新
の動作を、具体的な数値例を挙げて説明する。ＰCK1 ＝
２００ｎｓ（＝５ＭＨｚ）、ＰCK2 ＝２５ｎｓ（＝４０
ＭＨｚ）とすると、これらの周期比は、Ｍ＝ＰCK1 ／Ｐ
CK2 ＝８であり、この実施例ではこれがリミッタ２４で
の上限値ＬＭＴともなる。減算器２１で求められる差分
データがＤＸ＝−１０のとき、絶対値器２２及びリミッ
タ２４により得られる差分データは、ＤＥＬＴＡ１＝８
となり、極性データＰＯＬは負、また極性付加回路２５
で再度極性が付加された差分データは、ＤＥＬＴＡ２＝
−８となる。即ち更新される値がリミッタ２４が制限す
る上限値ＬＭＴ以下に抑えられて、現在値データＣＮＴ
は繰り返し更新される。
の動作を、具体的な数値例を挙げて説明する。ＰCK1 ＝
２００ｎｓ（＝５ＭＨｚ）、ＰCK2 ＝２５ｎｓ（＝４０
ＭＨｚ）とすると、これらの周期比は、Ｍ＝ＰCK1 ／Ｐ
CK2 ＝８であり、この実施例ではこれがリミッタ２４で
の上限値ＬＭＴともなる。減算器２１で求められる差分
データがＤＸ＝−１０のとき、絶対値器２２及びリミッ
タ２４により得られる差分データは、ＤＥＬＴＡ１＝８
となり、極性データＰＯＬは負、また極性付加回路２５
で再度極性が付加された差分データは、ＤＥＬＴＡ２＝
−８となる。即ち更新される値がリミッタ２４が制限す
る上限値ＬＭＴ以下に抑えられて、現在値データＣＮＴ
は繰り返し更新される。
【００２６】より具体的に、内挿数ＩＮＰ＝４００の場
合を例示する。このとき、入力正弦波信号ＩＮＡ，ＩＮ
Ｂの周期λと出力２相方形波出力ＯＵＴＡ，ＯＵＴＢの
分解能Ｒの関係は、下記数２で与えられる。
合を例示する。このとき、入力正弦波信号ＩＮＡ，ＩＮ
Ｂの周期λと出力２相方形波出力ＯＵＴＡ，ＯＵＴＢの
分解能Ｒの関係は、下記数２で与えられる。
【００２７】
【数２】Ｒ＝λ／ＩＮＰ
【００２８】λ＝４μm ，ＩＮＰ＝４００の場合、Ｒ＝
４μm ／４００＝０．０１μm となる。Ａ／Ｄコンバー
タ１２ａ，１２ｂの分解能を１０ビットとすると、ルッ
クアップテーブル・メモリ１３のアドレスは２０ビット
必要である。このメモリ１３で変換される位相角データ
ＰＨのデータ範囲は内挿数ＩＮＰとなり、０〜３９９の
間の数値になる。位相角データＰＨの最小目盛り（１Ｌ
ＳＢ）は、３６０°／ＩＮＰ＝０．９°に対応する。こ
のとき、第１のクロックＣＫ１の周期１〜４で位相角デ
ータＰＨから現在値データＣＮＴが得られるまでのアル
ゴリズムを具体数値例で示すと、下記表１のようにな
る。
４μm ／４００＝０．０１μm となる。Ａ／Ｄコンバー
タ１２ａ，１２ｂの分解能を１０ビットとすると、ルッ
クアップテーブル・メモリ１３のアドレスは２０ビット
必要である。このメモリ１３で変換される位相角データ
ＰＨのデータ範囲は内挿数ＩＮＰとなり、０〜３９９の
間の数値になる。位相角データＰＨの最小目盛り（１Ｌ
ＳＢ）は、３６０°／ＩＮＰ＝０．９°に対応する。こ
のとき、第１のクロックＣＫ１の周期１〜４で位相角デ
ータＰＨから現在値データＣＮＴが得られるまでのアル
ゴリズムを具体数値例で示すと、下記表１のようにな
る。
【００２９】
【表１】
【００３０】表１では、現在値データＣＮＴの初期値を
２００として、周期１で位相角データＰＨ＝２００が得
られた場合を示している。この周期１ではＣＮＴは変化
しない。周期２では、エンコーダが移動してＰＨ＝１９
８が得られた場合である。このとき差分データＤＸ＝−
２となり、リミッタ２４を通った絶対値の差分データＤ
ＥＬＴＡ１＝２となり、現在値データＣＮＴへの加算値
Ｓ１は、−２＋２００＝１９８となる。これが次の周期
３の現在値データＣＮＴとなり、ここで位相角データＰ
Ｈ＝１８８が得られると、差分データＤＸ＝−１０であ
るから、その絶対値ＤＥＬＴＡ１は上限値ＬＭＴ＝８で
制限される。周期４では、現在値ＣＮＴより大きい位相
角データＰＨ＝１９２が得られた場合を示している。こ
のとき、加算値はＰＨと等しいＳ１＝１９２となる。即
ち先の周期３で更新値が一時的に不足するが、更新量が
小さくなった周期４で補完されることになる。
２００として、周期１で位相角データＰＨ＝２００が得
られた場合を示している。この周期１ではＣＮＴは変化
しない。周期２では、エンコーダが移動してＰＨ＝１９
８が得られた場合である。このとき差分データＤＸ＝−
２となり、リミッタ２４を通った絶対値の差分データＤ
ＥＬＴＡ１＝２となり、現在値データＣＮＴへの加算値
Ｓ１は、−２＋２００＝１９８となる。これが次の周期
３の現在値データＣＮＴとなり、ここで位相角データＰ
Ｈ＝１８８が得られると、差分データＤＸ＝−１０であ
るから、その絶対値ＤＥＬＴＡ１は上限値ＬＭＴ＝８で
制限される。周期４では、現在値ＣＮＴより大きい位相
角データＰＨ＝１９２が得られた場合を示している。こ
のとき、加算値はＰＨと等しいＳ１＝１９２となる。即
ち先の周期３で更新値が一時的に不足するが、更新量が
小さくなった周期４で補完されることになる。
【００３１】更新すべき量が上限値以下であれば、第１
のクロックＣＫ１の１周期内で完全な更新が可能であ
る。この様な状態を満足するエンコーダの摺動速度Ｖ
は、下記数３で表される。
のクロックＣＫ１の１周期内で完全な更新が可能であ
る。この様な状態を満足するエンコーダの摺動速度Ｖ
は、下記数３で表される。
【００３２】
【数３】Ｖ≦ＬＭＴ×Ｒ／ＰCK1 ＝８×０．０１［μm ］／２００［ｎｓ］ ＝４００［ｍｍ／ｓ］
【００３３】この実施例の場合、瞬間的にＶ＞４００ｍ
ｍ／ｓとなっても、前述したフィードバック制御によ
り、自律的に現在値データＣＮＴが復元される。Ｖ＞４
００ｍｍ／ｓの状態が継続して、差分データＤＸが増大
すると、正弦波１サイクル分遅れた現在値データがフィ
ードバックされる事態が生じ、このとき誤動作発生状態
となる。上述の例では、差分データの絶対値が２００を
越えた場合がこれに相当する。従って回路が継続的に応
答できる最大送り速度は、数３で規定されることにな
る。
ｍ／ｓとなっても、前述したフィードバック制御によ
り、自律的に現在値データＣＮＴが復元される。Ｖ＞４
００ｍｍ／ｓの状態が継続して、差分データＤＸが増大
すると、正弦波１サイクル分遅れた現在値データがフィ
ードバックされる事態が生じ、このとき誤動作発生状態
となる。上述の例では、差分データの絶対値が２００を
越えた場合がこれに相当する。従って回路が継続的に応
答できる最大送り速度は、数３で規定されることにな
る。
【００３４】次に、データ更新回路２で得られる上限値
が制限された差分データＤＥＬＴＡ１と極性データＰＯ
Ｌとを用いて、パルス均等化処理を行う積分回路３の部
分の具体構成と動作を説明する。積分回路３は、差分デ
ータＤＥＬＴＡ１を第１のクロックＣＫ１で格納する第
３のレジスタ３１を有し、このレジスタ３１に保持され
た差分データＤＥＬＴＡ１を第１のクロックＣＫ１と同
期した高周波の第２のクロックＣＫ２で累算して保持す
る加算器３２と第４のレジスタ３３を有する。第４のレ
ジスタ３３は、第１のクロックＣＫ１によりリセットさ
れる。即ち積分値ＩＮＴＰＣＮＴは、第１のクロックＣ
Ｋ１のある周期で得られた差分データＤＥＬＴＡ１が次
の周期内で第２のクロックＣＫ２の周期毎に順次２倍，
３倍，…されたものとなる。
が制限された差分データＤＥＬＴＡ１と極性データＰＯ
Ｌとを用いて、パルス均等化処理を行う積分回路３の部
分の具体構成と動作を説明する。積分回路３は、差分デ
ータＤＥＬＴＡ１を第１のクロックＣＫ１で格納する第
３のレジスタ３１を有し、このレジスタ３１に保持され
た差分データＤＥＬＴＡ１を第１のクロックＣＫ１と同
期した高周波の第２のクロックＣＫ２で累算して保持す
る加算器３２と第４のレジスタ３３を有する。第４のレ
ジスタ３３は、第１のクロックＣＫ１によりリセットさ
れる。即ち積分値ＩＮＴＰＣＮＴは、第１のクロックＣ
Ｋ１のある周期で得られた差分データＤＥＬＴＡ１が次
の周期内で第２のクロックＣＫ２の周期毎に順次２倍，
３倍，…されたものとなる。
【００３５】桁上げ検出回路４は、積分値ＩＮＴＰＣＮ
Ｔが上述した周期比Ｍに達する毎に、第１のクロックＣ
Ｋ１の周期内で差分データＤＥＬＴＡ１の大きさに応じ
た数の桁上げ検出信号ＱＵＡＤＥＮを発生する。この桁
上げ検出信号ＱＵＡＤＥＮが内挿のタイミング信号とな
る。具体的に、Ｍ＝ＬＭＴ＝８の場合について、第１の
クロックＣＫ１の周期内で、差分データＤＥＬＴＡ１の
大きさに応じて得られる積分値の変化と、これに伴って
発生される桁上げ検出信号ＱＵＡＤＥＮの様子を図２に
示した。差分データＤＥＬＴＡ１＝８であれば、第２の
クロックＣＫ２の全てのタイミングで桁上げ検出信号Ｑ
ＵＡＤＥＮが発生され、差分データＤＥＬＴＡ１が小さ
くなっても、第１のクロックＣＫ１の周期内に分散され
た形で桁上げ検出信号ＱＵＡＤＥＮが得られることが分
かる。これは、データ更新回路２で上限値ＬＭＴ＝Ｍを
設定したことと、データ範囲をＭに設定した差分データ
ＤＥＬＴＡ１の積分動作による結果である。
Ｔが上述した周期比Ｍに達する毎に、第１のクロックＣ
Ｋ１の周期内で差分データＤＥＬＴＡ１の大きさに応じ
た数の桁上げ検出信号ＱＵＡＤＥＮを発生する。この桁
上げ検出信号ＱＵＡＤＥＮが内挿のタイミング信号とな
る。具体的に、Ｍ＝ＬＭＴ＝８の場合について、第１の
クロックＣＫ１の周期内で、差分データＤＥＬＴＡ１の
大きさに応じて得られる積分値の変化と、これに伴って
発生される桁上げ検出信号ＱＵＡＤＥＮの様子を図２に
示した。差分データＤＥＬＴＡ１＝８であれば、第２の
クロックＣＫ２の全てのタイミングで桁上げ検出信号Ｑ
ＵＡＤＥＮが発生され、差分データＤＥＬＴＡ１が小さ
くなっても、第１のクロックＣＫ１の周期内に分散され
た形で桁上げ検出信号ＱＵＡＤＥＮが得られることが分
かる。これは、データ更新回路２で上限値ＬＭＴ＝Ｍを
設定したことと、データ範囲をＭに設定した差分データ
ＤＥＬＴＡ１の積分動作による結果である。
【００３６】そして、２相方形波発生回路５は、桁上げ
検出信号ＱＵＡＤＥＮのタイミングで、かつ差分データ
の極性値データＰＯＬに基づく計数方向で、図１３に示
した状態遷移による２相方形波データＯＵＴＡ，ＯＵＴ
Ｂを出力する。下記表２は、第１のクロックＣＫ１の周
期Ｋ，Ｋ＋１，Ｋ＋２において、差分データＤＥＬＴＡ
１＝１，５，３が得られた場合を例にとって、積分値Ｉ
ＮＴＰＣＮＴ，桁上げ検出信号ＱＵＡＤＥＮ及び外部カ
ウンタの変化を示している。
検出信号ＱＵＡＤＥＮのタイミングで、かつ差分データ
の極性値データＰＯＬに基づく計数方向で、図１３に示
した状態遷移による２相方形波データＯＵＴＡ，ＯＵＴ
Ｂを出力する。下記表２は、第１のクロックＣＫ１の周
期Ｋ，Ｋ＋１，Ｋ＋２において、差分データＤＥＬＴＡ
１＝１，５，３が得られた場合を例にとって、積分値Ｉ
ＮＴＰＣＮＴ，桁上げ検出信号ＱＵＡＤＥＮ及び外部カ
ウンタの変化を示している。
【００３７】
【表２】
【００３８】即ち、第１のクロックＣＫ１の周期Ｋで、
差分データＤＥＬＴＡ１が１とすると、先ず第１のクロ
ックＣＫ１でＩＮＴＰＣＮＴ＝０に初期化され、第２の
クロックＣＫ２の周期１〜８で、積分値ＩＮＴＰＣＮＴ
と差分データＤＥＬＴＡ１が加算される。表２では、説
明を分かりやすくするため、データ範囲Ｍ＝８を越えた
上位桁も示しているが、データ処理上はこれらの上位桁
は不要であり、実際の処理回路では省略できる。第２の
クロックＣＫ２の周期８でＩＮＴＰＣＮＴ＝８となり、
桁上げ検出信号ＱＵＡＤＥＮが発生すると、そのタイミ
ングで２相方形波データが出力される。以下、周期Ｋ＋
１，Ｋ＋２でも同様に、積分値ＩＮＴＰＣＮＴが８の整
数倍を越えると桁上げ信号ＱＵＡＤＥＮが発生される。
差分データＤＥＬＴＡ１が１とすると、先ず第１のクロ
ックＣＫ１でＩＮＴＰＣＮＴ＝０に初期化され、第２の
クロックＣＫ２の周期１〜８で、積分値ＩＮＴＰＣＮＴ
と差分データＤＥＬＴＡ１が加算される。表２では、説
明を分かりやすくするため、データ範囲Ｍ＝８を越えた
上位桁も示しているが、データ処理上はこれらの上位桁
は不要であり、実際の処理回路では省略できる。第２の
クロックＣＫ２の周期８でＩＮＴＰＣＮＴ＝８となり、
桁上げ検出信号ＱＵＡＤＥＮが発生すると、そのタイミ
ングで２相方形波データが出力される。以下、周期Ｋ＋
１，Ｋ＋２でも同様に、積分値ＩＮＴＰＣＮＴが８の整
数倍を越えると桁上げ信号ＱＵＡＤＥＮが発生される。
【００３９】以上の内挿動作を、従来の図１４に対応さ
せて図３に示す。図１４と比較して明らかなように、第
１のクロックＣＫ１の周期内での内挿の均等化が図られ
ている。以上のようにこの実施例によると、位相角デー
タを差分データによりフィードバックして更新するよう
に構成すると共に、差分データの上限値を第１，第２の
クロックの周期比Ｍに設定し、かつ差分データを積分し
て内挿用の桁上げ検出信号を発生する積分回路のデータ
範囲を同じくその周期比Ｍに設定することにより、内挿
パルスを第１のクロックの周期内で均等に配分すること
が可能になる。しかも位相角データの差分データの大き
さが瞬間的に上限値を越えた場合にも、フィードバック
機構により自律的に正しい現在値データが復元補完され
るようにして、インクリメンタル計数器としての誤計数
が回避されるようになっている。
せて図３に示す。図１４と比較して明らかなように、第
１のクロックＣＫ１の周期内での内挿の均等化が図られ
ている。以上のようにこの実施例によると、位相角デー
タを差分データによりフィードバックして更新するよう
に構成すると共に、差分データの上限値を第１，第２の
クロックの周期比Ｍに設定し、かつ差分データを積分し
て内挿用の桁上げ検出信号を発生する積分回路のデータ
範囲を同じくその周期比Ｍに設定することにより、内挿
パルスを第１のクロックの周期内で均等に配分すること
が可能になる。しかも位相角データの差分データの大き
さが瞬間的に上限値を越えた場合にも、フィードバック
機構により自律的に正しい現在値データが復元補完され
るようにして、インクリメンタル計数器としての誤計数
が回避されるようになっている。
【００４０】またこの実施例においては、差分データＤ
Ｘを絶対値データＤＥＬＴＡ１として利用することで、
積分回路での桁上げ検出のアルゴリズムを簡単にしてい
る。即ち、２の補数バイナリ表記したとき、例えば＋７
は、０１１１、−７は、１００１となり、対称性がない
ため、このまでは桁上げ検出のアルゴリズムが正負で異
なる。これを絶対値化すると、＋７は、極性ビット０＋
０１１１、−７は、極性ビット１＋０１１１となり、同
じアルゴリズムで桁上げ検出が可能となる。この桁上げ
検出は前述のような内挿処理のために高速性が要求さ
れ、上の例では第２のクロックＣＫ２の周期内で４ビッ
トの加算が終了できることが必要であるから、この実施
例のように絶対値化してデータ構造を簡単にすることが
有効となる。
Ｘを絶対値データＤＥＬＴＡ１として利用することで、
積分回路での桁上げ検出のアルゴリズムを簡単にしてい
る。即ち、２の補数バイナリ表記したとき、例えば＋７
は、０１１１、−７は、１００１となり、対称性がない
ため、このまでは桁上げ検出のアルゴリズムが正負で異
なる。これを絶対値化すると、＋７は、極性ビット０＋
０１１１、−７は、極性ビット１＋０１１１となり、同
じアルゴリズムで桁上げ検出が可能となる。この桁上げ
検出は前述のような内挿処理のために高速性が要求さ
れ、上の例では第２のクロックＣＫ２の周期内で４ビッ
トの加算が終了できることが必要であるから、この実施
例のように絶対値化してデータ構造を簡単にすることが
有効となる。
【００４１】しかし、この発明において差分データの絶
対値化は必ずしも必要ではなく、例えば図１の絶対値化
回路を省略した、図４の構成としてもよい。図１に比べ
て高速処理が困難になるが、回路規模は縮小され、とく
に内挿数が大きい場合にはその縮小の効果が大きくな
る。
対値化は必ずしも必要ではなく、例えば図１の絶対値化
回路を省略した、図４の構成としてもよい。図１に比べ
て高速処理が困難になるが、回路規模は縮小され、とく
に内挿数が大きい場合にはその縮小の効果が大きくな
る。
【００４２】なお、各回路部の具体的な実現法について
は、例えばルックアップテーブル・メモリとしては、Ｒ
ＯＭ，ＥＰＲＯＭ，ＥＥＰＲＯＭ，フラッシュメモリ等
の不揮発性メモリが用いられる。また演算回路には、デ
ィジタルロジック回路（汎用ゲート，ゲートアレイ，Ｆ
ＰＧＡ等）、プログラマブル演算回路（ＤＳＰ，組み込
み型マイクロコントローラ等）、ソフトウェア等が用い
られる。また内挿数については、エンコーダの出力を２
相正弦波信号とすることで既に内挿数４となるから、こ
の発明は５以上の任意の自然数の内挿数の内挿回路を対
象とすることができる。特に、２n（ｎは自然数）とし
た場合、加算器等の演算回路が簡単になるため有利であ
る。更に第１，第２のクロックＣＫ１，ＣＫ２の周期比
Ｍも任意の自然数を用い得る。特に、Ｍ＝２m（ｍは自
然数）とすれば、均等化パルス発生回路部が簡単にな
り、その結果遅延時間が小さくなって、高速性を実現し
易くなる。
は、例えばルックアップテーブル・メモリとしては、Ｒ
ＯＭ，ＥＰＲＯＭ，ＥＥＰＲＯＭ，フラッシュメモリ等
の不揮発性メモリが用いられる。また演算回路には、デ
ィジタルロジック回路（汎用ゲート，ゲートアレイ，Ｆ
ＰＧＡ等）、プログラマブル演算回路（ＤＳＰ，組み込
み型マイクロコントローラ等）、ソフトウェア等が用い
られる。また内挿数については、エンコーダの出力を２
相正弦波信号とすることで既に内挿数４となるから、こ
の発明は５以上の任意の自然数の内挿数の内挿回路を対
象とすることができる。特に、２n（ｎは自然数）とし
た場合、加算器等の演算回路が簡単になるため有利であ
る。更に第１，第２のクロックＣＫ１，ＣＫ２の周期比
Ｍも任意の自然数を用い得る。特に、Ｍ＝２m（ｍは自
然数）とすれば、均等化パルス発生回路部が簡単にな
り、その結果遅延時間が小さくなって、高速性を実現し
易くなる。
【００４３】次に、差分データＤＸを監視してオーバー
スピード検知を行うオーバースピード検知回路６の具体
的な構成例を説明する。図５は、オーバースピード検知
回路６の構成例である。差分データＤＸは、位置の追従
遅れを示す信号であるから、この実施例ではこの差分デ
ータＤＸの絶対値｜ＤＸ｜をある判定基準値ＤＸＡＬＭ
と比較して、差分データ｜ＤＸ｜が判定基準値ＤＸＡＬ
Ｍ以上になったことを検知するマグニチュードコンパレ
ータ６１を用いている。このマグニチュードコンパレー
タ６１は、差分データ｜ＤＸ｜が判定基準値ＤＸＡＬＭ
以上になったことを検知して超過検出信号ＤＸＯＶＲを
出力する。これがオーバースピード検知の第１条件であ
る。例えば、第１，第２のクロックＣＫ１，ＣＫ２の周
期をそれぞれ、ＣＫ１＝２００ｎｓ，ＣＫ２＝２５ｎｓ
としたとき、これらの比が時間補間できる最大パルス数
であり、この例では８である。一方差分データ｜ＤＸ｜
は８以上の値を取り得るため、判定基準値ＤＸＡＬＭを
８（リミット値）以上の大きな値にすればよい。ただ
し、差分データ｜ＤＸ｜が内挿数の１／２を越えると、
回路の自律的復元機能が損なわれるから、判定基準値Ｄ
ＸＡＬＭは内挿数の１／２以下の範囲で選択する。
スピード検知を行うオーバースピード検知回路６の具体
的な構成例を説明する。図５は、オーバースピード検知
回路６の構成例である。差分データＤＸは、位置の追従
遅れを示す信号であるから、この実施例ではこの差分デ
ータＤＸの絶対値｜ＤＸ｜をある判定基準値ＤＸＡＬＭ
と比較して、差分データ｜ＤＸ｜が判定基準値ＤＸＡＬ
Ｍ以上になったことを検知するマグニチュードコンパレ
ータ６１を用いている。このマグニチュードコンパレー
タ６１は、差分データ｜ＤＸ｜が判定基準値ＤＸＡＬＭ
以上になったことを検知して超過検出信号ＤＸＯＶＲを
出力する。これがオーバースピード検知の第１条件であ
る。例えば、第１，第２のクロックＣＫ１，ＣＫ２の周
期をそれぞれ、ＣＫ１＝２００ｎｓ，ＣＫ２＝２５ｎｓ
としたとき、これらの比が時間補間できる最大パルス数
であり、この例では８である。一方差分データ｜ＤＸ｜
は８以上の値を取り得るため、判定基準値ＤＸＡＬＭを
８（リミット値）以上の大きな値にすればよい。ただ
し、差分データ｜ＤＸ｜が内挿数の１／２を越えると、
回路の自律的復元機能が損なわれるから、判定基準値Ｄ
ＸＡＬＭは内挿数の１／２以下の範囲で選択する。
【００４４】一方、オーバースピード検知の感度を高く
設定し過ぎると、頻繁にアラームを出し、緊急停止の頻
度が増す。これは、信号調整が不十分であったり、エン
コーダのセンサ部の汚れ、機械的振動、電磁ノイズ等を
原因とする信号品質低下により起こり得る。即ち、正弦
波状信号ＩＮＡ，ＩＮＢが理想状態からずれることによ
り、その３６０°の一部分で瞬間的に差分データＤＸが
判定基準値ＤＸＡＬＭを越えるという事態が、許容送り
速度に達する前に生じ得る。この様な事態を防止するた
めには、差分データ｜ＤＸ｜が連続して所定回数Ｎだけ
判定基準値ＤＸＡＬＭ以上になったことをオーバースピ
ード検知の第２条件とすればよい。
設定し過ぎると、頻繁にアラームを出し、緊急停止の頻
度が増す。これは、信号調整が不十分であったり、エン
コーダのセンサ部の汚れ、機械的振動、電磁ノイズ等を
原因とする信号品質低下により起こり得る。即ち、正弦
波状信号ＩＮＡ，ＩＮＢが理想状態からずれることによ
り、その３６０°の一部分で瞬間的に差分データＤＸが
判定基準値ＤＸＡＬＭを越えるという事態が、許容送り
速度に達する前に生じ得る。この様な事態を防止するた
めには、差分データ｜ＤＸ｜が連続して所定回数Ｎだけ
判定基準値ＤＸＡＬＭ以上になったことをオーバースピ
ード検知の第２条件とすればよい。
【００４５】そこで図５においては、マグニチュードコ
ンパレータ６１から得られる超過検知信号ＤＸＯＶＲ＝
１を計数するカウンタ６２と、このカウンタ６２のカウ
ント値がＮになったことを判定する判定回路６３と、こ
の判定回路６３の判定結果を保持してオーバースピード
アラーム信号ＯＳＡＬＭを出力するＲＳフリップフロッ
プ６４とを備えている。カウンタ６２は第１のクロック
ＣＫ１に同期して超過検知信号ＤＸＯＶＲ＝１をカウン
トするが、ＤＸＯＶＲ＝０によりリセットされる。した
がって、第１のクロックＣＫ１がＮ個連続する間、超過
検知信号ＤＸＯＶＲ＝１であるときに初めて、オーバー
スピードアラーム信号ＯＳＡＬＭ＝１が得られるように
なっている。
ンパレータ６１から得られる超過検知信号ＤＸＯＶＲ＝
１を計数するカウンタ６２と、このカウンタ６２のカウ
ント値がＮになったことを判定する判定回路６３と、こ
の判定回路６３の判定結果を保持してオーバースピード
アラーム信号ＯＳＡＬＭを出力するＲＳフリップフロッ
プ６４とを備えている。カウンタ６２は第１のクロック
ＣＫ１に同期して超過検知信号ＤＸＯＶＲ＝１をカウン
トするが、ＤＸＯＶＲ＝０によりリセットされる。した
がって、第１のクロックＣＫ１がＮ個連続する間、超過
検知信号ＤＸＯＶＲ＝１であるときに初めて、オーバー
スピードアラーム信号ＯＳＡＬＭ＝１が得られるように
なっている。
【００４６】図６は、図５と同様の条件でオーバースピ
ード検知を行うオーバースピード検知回路６の他の例で
ある。この実施例では、マグニチュードコンパレータ６
１から得られる超過検知信号ＤＸＯＶＲを第１のクロッ
クＣＫ１で動作するＮ段のシフトレジスタ６５1 〜６５
N に順次取り込んで転送し、各段出力がオール１になっ
たことをＡＮＤゲート６６で検知して、その検知出力を
ＲＳフリップフロップ６４で保持するようにしている。
なお、ＲＳフリップフロップ６４は外部からのアラーム
リセット信号によりリセットされる。
ード検知を行うオーバースピード検知回路６の他の例で
ある。この実施例では、マグニチュードコンパレータ６
１から得られる超過検知信号ＤＸＯＶＲを第１のクロッ
クＣＫ１で動作するＮ段のシフトレジスタ６５1 〜６５
N に順次取り込んで転送し、各段出力がオール１になっ
たことをＡＮＤゲート６６で検知して、その検知出力を
ＲＳフリップフロップ６４で保持するようにしている。
なお、ＲＳフリップフロップ６４は外部からのアラーム
リセット信号によりリセットされる。
【００４７】図５及び図６のオーバースピード検知回路
６をソフトウェアにより実現した場合、そのフローは図
７のようになる。即ち、オーバースピードアラーム信号
ＯＳＡＬＭ及びカウント値Ｋを０として初期化して（Ｓ
１）、差分データ｜ＤＸ｜が判定基準値ＤＸＡＬＭ以上
になったか否かを判定し（Ｓ２）、ＹＥＳであればカウ
ント値Ｋをカウントアップし（Ｓ３）、ＮＯであれば、
カウント値Ｋを初期化する（Ｓ４）。カウント値ＫがＮ
になったか否かを判定し（Ｓ５）、ＮＯであれば同様の
動作を繰り返し、ＹＥＳであればオーバースピードアラ
ーム信号ＯＳＡＬＭ＝１を出す。
６をソフトウェアにより実現した場合、そのフローは図
７のようになる。即ち、オーバースピードアラーム信号
ＯＳＡＬＭ及びカウント値Ｋを０として初期化して（Ｓ
１）、差分データ｜ＤＸ｜が判定基準値ＤＸＡＬＭ以上
になったか否かを判定し（Ｓ２）、ＹＥＳであればカウ
ント値Ｋをカウントアップし（Ｓ３）、ＮＯであれば、
カウント値Ｋを初期化する（Ｓ４）。カウント値ＫがＮ
になったか否かを判定し（Ｓ５）、ＮＯであれば同様の
動作を繰り返し、ＹＥＳであればオーバースピードアラ
ーム信号ＯＳＡＬＭ＝１を出す。
【００４８】次に、具体的な実験データに基づいてこの
実施例の作用を明らかにする。実験条件は、図１におい
て、Ａ／Ｄコンバータ１２ａ，１２ｂを１０ビットＡ／
Ｄコンバータとし、内挿数を４００、Ａ／Ｄコンバータ
１２ａ，１２ｂの入力範囲を２．６Ｖ±１．０Ｖとし、
Ａ，Ｂ相の正弦波状入力信号ＩＮＡ，ＩＮＢを下記表３
の条件１〜４で与えた。なお表３では、正弦波状信号を
中心電圧ａ［Ｖ］と振幅ｂ［Ｖ］によりａ±ｂで表して
いる。またＩＮＢの括弧内は、ＩＮＡとの位相差であ
る。
実施例の作用を明らかにする。実験条件は、図１におい
て、Ａ／Ｄコンバータ１２ａ，１２ｂを１０ビットＡ／
Ｄコンバータとし、内挿数を４００、Ａ／Ｄコンバータ
１２ａ，１２ｂの入力範囲を２．６Ｖ±１．０Ｖとし、
Ａ，Ｂ相の正弦波状入力信号ＩＮＡ，ＩＮＢを下記表３
の条件１〜４で与えた。なお表３では、正弦波状信号を
中心電圧ａ［Ｖ］と振幅ｂ［Ｖ］によりａ±ｂで表して
いる。またＩＮＢの括弧内は、ＩＮＡとの位相差であ
る。
【００４９】
【表３】
【００５０】オーバースピード判定条件である判定基準
値ＤＸＡＬＭと判定カウント値Ｎを種々選択して、表３
の信号入力条件１〜４についてオーバースピード検知の
実験を行った結果を図８に示す。この結果から、オーバ
ースピード判定基準を、ＤＸＡＬＭ＝６４、Ｎ＝１，
２，４，８に設定すれば、入力信号条件１〜４のいずれ
の場合も回路の応答限界１００ｋＨｚで確実にオーバー
スピード検出を行うことができる。その他の判定基準に
設定すると、１００ｋＨｚ未満でオーバースピードを検
出してしまい、正確なオーバースピード検知ができな
い。
値ＤＸＡＬＭと判定カウント値Ｎを種々選択して、表３
の信号入力条件１〜４についてオーバースピード検知の
実験を行った結果を図８に示す。この結果から、オーバ
ースピード判定基準を、ＤＸＡＬＭ＝６４、Ｎ＝１，
２，４，８に設定すれば、入力信号条件１〜４のいずれ
の場合も回路の応答限界１００ｋＨｚで確実にオーバー
スピード検出を行うことができる。その他の判定基準に
設定すると、１００ｋＨｚ未満でオーバースピードを検
出してしまい、正確なオーバースピード検知ができな
い。
【００５１】オーバースピード検知回路６のもう一つの
構成例を図９に示す。このオーバースピード検知回路６
の原理は、回路が追従不能のオーバースピードになった
ときの差分データＤＸの極性反転の瞬間を検出するもの
である。前述のようにこの実施例の内挿回路では、内挿
数４００として、瞬間的にオーバースピードとなって
も、位相角データＰＨと１周期前のデータ（現在値デー
タ）ＣＮＴの差である差分データＤＸが、−１９９≦Ｄ
Ｘ≦１９９の範囲、即ち入力正弦波信号の周期で１８０
°遅れの範囲では回路のフィードバック機能により誤動
作とはならない。オーバースピード状態が継続して差分
データＤＸが上述の範囲を外れると、回路は１周期遅れ
た追従値でロックしようと作用し、このとき差分データ
ＤＸは極性反転する。図９のオーバースピード検知回路
６はこの極性反転をオーバースピード判定条件としてい
る。
構成例を図９に示す。このオーバースピード検知回路６
の原理は、回路が追従不能のオーバースピードになった
ときの差分データＤＸの極性反転の瞬間を検出するもの
である。前述のようにこの実施例の内挿回路では、内挿
数４００として、瞬間的にオーバースピードとなって
も、位相角データＰＨと１周期前のデータ（現在値デー
タ）ＣＮＴの差である差分データＤＸが、−１９９≦Ｄ
Ｘ≦１９９の範囲、即ち入力正弦波信号の周期で１８０
°遅れの範囲では回路のフィードバック機能により誤動
作とはならない。オーバースピード状態が継続して差分
データＤＸが上述の範囲を外れると、回路は１周期遅れ
た追従値でロックしようと作用し、このとき差分データ
ＤＸは極性反転する。図９のオーバースピード検知回路
６はこの極性反転をオーバースピード判定条件としてい
る。
【００５２】即ち、図５及び図６と同様に、マグニチュ
ードコンパレータ６１は差分データ｜ＤＸ｜が判定基準
値ＤＸＡＬＭ以上になったこと検知するために設けられ
ている。またこのマグニチュードコンパレータ６１によ
る超過検知信号ＤＸＯＶＲを第１のクロックＣＫ１に同
期して取り込むフリップフロップ８３が設けられ、現在
の超過検知信号ＤＸＯＶＲ１と１周期前の超過検知信号
ＤＸＯＶＲ２の一致を検出するためのＡＮＤゲート８５
が設けられている。一方、差分データＤＸの極性を検知
して、ＤＸ≧０のときにＤＸＰＯＬ＝１、ＤＸ＜０のと
きにＤＸＰＯＬ＝０なる極性データＤＸＰＯＬを出力す
る極性検知回路８１と、極性データＤＸＰＯＬを第１の
クロックＣＫ１に同期して取り込むフリップフロップ８
２と、現在の極性データＤＸＰＯＬ１と１周期前の極性
データＤＸＰＯＬ２の不一致、即ち極性反転を検出する
ＥＸＯＲゲート８４が設けられている。
ードコンパレータ６１は差分データ｜ＤＸ｜が判定基準
値ＤＸＡＬＭ以上になったこと検知するために設けられ
ている。またこのマグニチュードコンパレータ６１によ
る超過検知信号ＤＸＯＶＲを第１のクロックＣＫ１に同
期して取り込むフリップフロップ８３が設けられ、現在
の超過検知信号ＤＸＯＶＲ１と１周期前の超過検知信号
ＤＸＯＶＲ２の一致を検出するためのＡＮＤゲート８５
が設けられている。一方、差分データＤＸの極性を検知
して、ＤＸ≧０のときにＤＸＰＯＬ＝１、ＤＸ＜０のと
きにＤＸＰＯＬ＝０なる極性データＤＸＰＯＬを出力す
る極性検知回路８１と、極性データＤＸＰＯＬを第１の
クロックＣＫ１に同期して取り込むフリップフロップ８
２と、現在の極性データＤＸＰＯＬ１と１周期前の極性
データＤＸＰＯＬ２の不一致、即ち極性反転を検出する
ＥＸＯＲゲート８４が設けられている。
【００５３】例えば、図１０に示すように、オーバース
ピードにより差分データＤＸが正方向に増大して、２０
０を越えようとすると、極性反転する。その前後で、｜
ＤＸ｜は共に大きく、連続して判定基準値ＤＸＡＬＭを
越えるため、超過検知信号ＤＸＯＶＲ１，ＤＸＯＶＲ２
は共に１であり、これがＡＮＤゲート８５により検知さ
れる。また、差分データＤＸの極性反転は、ＥＸＯＲゲ
ート８４により検知される。したがって、これらのゲー
ト８４，８５の出力の積をＡＮＤゲート８６で取ること
により、第１のクロックＣＫ１に同期して連続して超過
検知信号ＤＸＯＶＲ＝１が得られ、かつその間に差分デ
ータＤＸが極性反転したこと、即ちオーバースピードに
よる１周期遅れの追従が検知されることになる。このＡ
ＮＤゲート８６の出力をＲＳフリップフロップ７４に取
り込んで、オーバースピードアラーム信号ＯＳＡＬＭ＝
１を出すことができる。
ピードにより差分データＤＸが正方向に増大して、２０
０を越えようとすると、極性反転する。その前後で、｜
ＤＸ｜は共に大きく、連続して判定基準値ＤＸＡＬＭを
越えるため、超過検知信号ＤＸＯＶＲ１，ＤＸＯＶＲ２
は共に１であり、これがＡＮＤゲート８５により検知さ
れる。また、差分データＤＸの極性反転は、ＥＸＯＲゲ
ート８４により検知される。したがって、これらのゲー
ト８４，８５の出力の積をＡＮＤゲート８６で取ること
により、第１のクロックＣＫ１に同期して連続して超過
検知信号ＤＸＯＶＲ＝１が得られ、かつその間に差分デ
ータＤＸが極性反転したこと、即ちオーバースピードに
よる１周期遅れの追従が検知されることになる。このＡ
ＮＤゲート８６の出力をＲＳフリップフロップ７４に取
り込んで、オーバースピードアラーム信号ＯＳＡＬＭ＝
１を出すことができる。
【００５４】以上のようにこの実施例によると、内挿回
路内の位相角データの差分データＤＸを監視して、ある
程度正弦波状信号の品質低下があっても確実にオーバー
スピード検知を行うことができる。特に図５及び図６の
オーバースピード検知回路を用いれば、エンコーダの最
大送り速度にほぼ等しい限界周波数に達するまでオーバ
ースピード検知を行わず、また誤動作とはならない瞬間
的なオーバースピードや他の原因でより頻繁にオーバー
スピードアラームを出すといった事態を防止して、回路
の応答性能を十分に引き出すことが可能になる。したが
って、高速の内挿回路の信頼性が高いものとなる。
路内の位相角データの差分データＤＸを監視して、ある
程度正弦波状信号の品質低下があっても確実にオーバー
スピード検知を行うことができる。特に図５及び図６の
オーバースピード検知回路を用いれば、エンコーダの最
大送り速度にほぼ等しい限界周波数に達するまでオーバ
ースピード検知を行わず、また誤動作とはならない瞬間
的なオーバースピードや他の原因でより頻繁にオーバー
スピードアラームを出すといった事態を防止して、回路
の応答性能を十分に引き出すことが可能になる。したが
って、高速の内挿回路の信頼性が高いものとなる。
【００５５】
【発明の効果】以上述べたようにこの発明によれば、エ
ンコーダから出力される２相正弦波信号から、第１のク
ロックでデータ変換された位相角データの１周期毎の差
分データを、その上限値を制限して順次現在値データに
加算し現在値データを更新する位相角データの更新手段
を設け、このデータ更新手段の中で得られる上限値が制
限された差分データを第１のクロックより高周波の第２
のクロックで、第１のクロック周期毎にリセットしなが
ら積分し、積分値が第１，第２のクロックの周期比に達
する毎に桁上げ検出信号を発生して、この桁上げ検出信
号のタイミングでかつその極性に応じて計数方向を切換
えて状態遷移する２相方形波データを発生するようにし
ている。これにより、第１のクロック周期内で得られる
差分データ値に応じた数の桁上げ検出信号即ち内挿パル
スは第１のクロック周期内に均等に分配され、エンコー
ダの動的精度が向上する。またこの発明によれば、位相
角の差分データを監視してオーバースピード判定を行う
オーバースピード検知手段を備えて、内挿回路の動的精
度向上を損なうことなく、確実にオーバースピード判定
を行うことができる。
ンコーダから出力される２相正弦波信号から、第１のク
ロックでデータ変換された位相角データの１周期毎の差
分データを、その上限値を制限して順次現在値データに
加算し現在値データを更新する位相角データの更新手段
を設け、このデータ更新手段の中で得られる上限値が制
限された差分データを第１のクロックより高周波の第２
のクロックで、第１のクロック周期毎にリセットしなが
ら積分し、積分値が第１，第２のクロックの周期比に達
する毎に桁上げ検出信号を発生して、この桁上げ検出信
号のタイミングでかつその極性に応じて計数方向を切換
えて状態遷移する２相方形波データを発生するようにし
ている。これにより、第１のクロック周期内で得られる
差分データ値に応じた数の桁上げ検出信号即ち内挿パル
スは第１のクロック周期内に均等に分配され、エンコー
ダの動的精度が向上する。またこの発明によれば、位相
角の差分データを監視してオーバースピード判定を行う
オーバースピード検知手段を備えて、内挿回路の動的精
度向上を損なうことなく、確実にオーバースピード判定
を行うことができる。
【図１】 この発明の一実施例に係る内挿回路の構成を
示す。
示す。
【図２】 同実施例の内挿回路による桁上げ検出信号の
発生の様子を示す。
発生の様子を示す。
【図３】 同実施例の内挿回路による２相方形波出力の
動作を示す。
動作を示す。
【図４】 内挿回路の他の構成例を示す。
【図５】 同実施例のオーバースピード検知回路の構成
例を示す。
例を示す。
【図６】 同実施例のオーバースピード検知回路の構成
例を示す。
例を示す。
【図７】 図５及び図６のオーバースピード検知回路の
動作フローを示す。
動作フローを示す。
【図８】 オーバースピード検知回路の性能実験結果を
示す。
示す。
【図９】 他のオーバースピード検知回路の構成例を示
す。
す。
【図１０】 図９のオーバースピード検知回路の動作を
説明するための図である。
説明するための図である。
【図１１】 従来の内挿回路の構成を示す。
【図１２】 ２相正弦波信号と位相角データの関係を示
す。
す。
【図１３】 ２相方形波発生回路の状態遷移を示す。
【図１４】 従来の内挿回路による２相方形波出力の動
作を示す。
作を示す。
１…位相角変換回路、１１ａ，１１ｂ…サンプルホール
ド回路、１２ａ，１２ｂ…Ａ／Ｄコンバータ、１３…メ
モリ、１４…第１のレジスタ、２…データ更新回路、２
１…第２のレジスタ、２２…絶対値器、２３…極性検出
回路、２４…リミッタ、２５…極性付加回路、２６…加
算器、２７…第２のレジスタ、３…積分回路、３１…第
３のレジスタ、３２…加算器、３３…第４のレジスタ、
４…桁上げ検出回路、５…２相方形波発生回路、６…オ
ーバースピード検知回路、ＣＫ１…第１のクロック、Ｃ
Ｋ２…第２のクロック。
ド回路、１２ａ，１２ｂ…Ａ／Ｄコンバータ、１３…メ
モリ、１４…第１のレジスタ、２…データ更新回路、２
１…第２のレジスタ、２２…絶対値器、２３…極性検出
回路、２４…リミッタ、２５…極性付加回路、２６…加
算器、２７…第２のレジスタ、３…積分回路、３１…第
３のレジスタ、３２…加算器、３３…第４のレジスタ、
４…桁上げ検出回路、５…２相方形波発生回路、６…オ
ーバースピード検知回路、ＣＫ１…第１のクロック、Ｃ
Ｋ２…第２のクロック。
Claims (6)
- 【請求項１】 エンコーダから出力される９０°位相が
ずれた２相正弦波信号をそれぞれ一定周波数の第１のク
ロックでサンプリングしてディジタルデータに変換し、
得られたディジタルデータの相関関係から各サンプリン
グ位相に対応する位相角データを求める位相角データ変
換手段と、 この位相角データ変換手段により順次得られる位相角デ
ータと１周期前の位相角データとの差分をとる差分手段
と、 この差分手段により得られた差分データを前記第１のク
ロックと同期した第１のクロックより高周波の第２のク
ロックに同期して前記第１のクロックの周期内で均等に
離散化したパルスに変換する時間補間手段と、 この時間補間手段により得られたパルスに同期してディ
ジタル２相方形波データを発生する２相方形波発生手段
と、 前記差分手段により得られた差分データを監視して前記
エンコーダのオーバースピードを判定するオーバースピ
ード検知手段とを備えたことを特徴とするエンコーダの
内挿回路。 - 【請求項２】 エンコーダから出力される９０°位相が
ずれた２相正弦波信号をそれぞれ一定周波数の第１のク
ロックでサンプリングしてディジタルデータに変換し、
得られたディジタルデータの相関関係から各サンプリン
グ位相に対応する位相角データを求める位相角データ変
換手段と、 この位相角データ変換手段により順次得られる位相角デ
ータと１周期前の位相角データとの差分をとり得られた
差分データをその上限値を制限して１周期前の位相角デ
ータに加算して更新される位相角データとして保持する
データ更新手段と、 上限値が制限された前記差分データを前記第１のクロッ
クと同期した第１のクロックより高周波の第２のクロッ
クで積分してその積分値を保持する、前記第１のクロッ
クでリセットされる積分手段と、 前記積分値が前記第１のクロックと第２のクロックの周
期比以上に達したことを検出して桁上げ検出信号を発生
する桁上げ検出手段と、 前記第２のクロックに同期して前記桁上げ検出信号のタ
イミングでディジタル２相方形波データを発生する２相
方形波発生手段と、 前記データ更新手段内で得られる前記差分データを監視
して前記エンコーダのオーバースピードを判定するオー
バースピード検知手段とを備えたことを特徴とするエン
コーダの内挿回路。 - 【請求項３】 前記位相角データ変換手段は、 前記２相正弦波信号をそれぞれ前記第１のクロックでサ
ンプリングしてディジタルデータに変換するＡ／Ｄ変換
手段と、 得られたディジタルデータから前記位相角データを求め
るルックアップテーブルを記憶したメモリと、 このメモリから読み出された位相角データを前記第１の
クロックで順次保持する第１のデータ保持手段とを有
し、 前記データ更新手段は、 前記第１のクロックに同期して前記第１のデータ保持手
段に順次取り込まれる位相角データと１周期前の位相角
データとにより更新される位相角データを保持するため
の第２のデータ保持手段と、 前記第１のデータ保持手段に取り込まれる位相角データ
と前記第２のデータ保持手段に保持された位相角データ
との差分をとる減算手段と、 この減算手段により得られた差分データの上限値を前記
第１のクロックと第２のクロックの周期比以下に制限す
るリミッタと、 このリミッタにより上限値が制限された差分データと前
記第２のデータ保持手段に保持された位相角データとを
加算して前記第２のデータ保持手段に保持された位相角
データを更新するための加算手段とを有することを特徴
とする請求項２記載のエンコーダの内挿回路。 - 【請求項４】 前記位相角データ変換手段は、 前記２相正弦波信号をそれぞれ前記第１のクロックでサ
ンプリングしてディジタルデータに変換するＡ／Ｄ変換
手段と、 得られたディジタルデータから前記位相角データを求め
るルックアップテーブルを記憶したメモリと、 このメモリから読み出された位相角データを前記第１の
クロックで順次保持する第１のデータ保持手段とを有
し、 前記データ更新手段は、 前記第１のクロックに同期して前記第１のデータ保持手
段に順次取り込まれる位相角データと１周期前の位相角
データとにより更新される位相角データを保持するため
の第２のデータ保持手段と、 前記第１のデータ保持手段に取り込まれる位相角データ
と前記第２のデータ保持手段に保持された位相角データ
との差分をとる減算手段と、 この減算手段により得られた差分データの絶対値をとる
絶対値器と、 前記減算手段により得られた差分データの極性を検出す
る極性検出手段と、 前記絶対値器により得られた前記差分データの絶対値の
上限値を前記第１のクロックと第２のクロックの周期比
以下に制限するリミッタと、 このリミッタにより上限値が制限された差分データに前
記極性検出手段により検出された極性を付加する極性付
加手段と、 この極性付加手段により極性が付加された差分データと
前記第２のデータ保持手段に保持された位相角データと
を加算して前記第２のデータ保持手段に保持された位相
角データを更新するための加算手段とを有することを特
徴とする請求項２記載のエンコーダの内挿回路。 - 【請求項５】 前記オーバースピード検知手段は、 前記差分データの絶対値が判定基準値以上になったこと
を検知して超過検知信号を出力する比較手段と、 この比較手段により得られる前記超過検知信号を前記第
１のクロックに同期して取り込み連続して所定個数の超
過検知信号が得られたときにオーバースピードと判定し
てオーバースピードアラーム信号を出力する判定手段と
を有することを特徴とする請求項１または２に記載のエ
ンコーダの内挿回路。 - 【請求項６】 前記オーバースピード検知手段は、 前記差分データの絶対値が判定基準値以上になったこと
を検知して超過検知信号を出力する比較手段と、 前記差分データの極性を検知する極性検知手段と、 前記比較手段により得られる前記超過検知信号を前記第
１のクロックに同期して連続して検知し、かつその間に
前記極性検知手段が前記差分データの極性反転を検知し
たことを判定してオーバースピードアラーム信号を出力
する判定手段とを有することを特徴とする請求項１また
は２に記載のエンコーダの内挿回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9003275A JP3015751B2 (ja) | 1997-01-10 | 1997-01-10 | エンコーダの内挿回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9003275A JP3015751B2 (ja) | 1997-01-10 | 1997-01-10 | エンコーダの内挿回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10197288A JPH10197288A (ja) | 1998-07-31 |
| JP3015751B2 true JP3015751B2 (ja) | 2000-03-06 |
Family
ID=11552895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9003275A Expired - Fee Related JP3015751B2 (ja) | 1997-01-10 | 1997-01-10 | エンコーダの内挿回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3015751B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006322737A (ja) * | 2005-05-17 | 2006-11-30 | Kayaba Ind Co Ltd | 操作手段の異常検出装置 |
| JP6791515B1 (ja) * | 2019-10-16 | 2020-11-25 | 多摩川精機株式会社 | 回転機器制御システム及びエンコーダ |
-
1997
- 1997-01-10 JP JP9003275A patent/JP3015751B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10197288A (ja) | 1998-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3015747B2 (ja) | エンコーダの内挿回路 | |
| US5220275A (en) | Accumulator phase digitizer | |
| JP5312675B2 (ja) | 検出信号処理用２値化回路 | |
| EP1600741A2 (en) | Pulse width modulation based digital incremental encoder | |
| US6384752B1 (en) | Absolute encoder | |
| JPH05500592A (ja) | 直接位相デジタル化 | |
| US11788867B2 (en) | Incremental encoder position interpolation | |
| JP4953714B2 (ja) | エンコーダ出力の内挿方法及び内挿回路 | |
| EP1752740B1 (en) | Method and Circuit for interpolating an Encoder Output | |
| JP2003185472A (ja) | アブソリュートエンコーダおよびその絶対値信号生成処理方法 | |
| JPH10311743A (ja) | エンコーダのオフセット補正回路 | |
| JP3015751B2 (ja) | エンコーダの内挿回路 | |
| CN102933970B (zh) | 包括科斯塔斯环的速度传感器 | |
| JP2009095154A (ja) | モータ制御装置とその速度検出方法 | |
| JP3596942B2 (ja) | 速度検出装置 | |
| JP3049826B2 (ja) | 磁気変化検出装置 | |
| JP2003130686A (ja) | 位置検出装置 | |
| JP3365913B2 (ja) | 位置検出装置 | |
| JP4195313B2 (ja) | 原点検出装置 | |
| JPH0466288B2 (ja) | ||
| EP0711974B1 (en) | Interpolation pulse generating device | |
| US6310458B1 (en) | Blended velocity estimation | |
| JP2002311040A (ja) | 速度検出装置 | |
| US7154947B2 (en) | Coincidence detection apparatus and method | |
| JPH0342766B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141217 Year of fee payment: 15 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |