JPH05500592A

JPH05500592A - 直接位相デジタル化

Info

Publication number: JPH05500592A
Application number: JP3505889A
Authority: JP
Inventors: ウィルキンソン　デント，ポール
Original assignee: テレフオンアクチーボラゲツト　エル　エム　エリクソン
Priority date: 1990-03-08
Filing date: 1991-02-26
Publication date: 1993-02-04
Anticipated expiration: 2016-06-11
Also published as: CA2054765C; NZ237109A; DK0446190T3; CN1027211C; IE910404A1; ATE139382T1; FI915256A0; NO301206B1; EP0446190B1; DE69120106T2; JP3174570B2; PT96903B; IE77995B1; NO914358D0; GR3020470T3; DE69120106D1; US5084669A; KR100271592B1; PT96903A; MY105360A

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】直接位相デジタル化発明の背景本発明は、既知の基準信号に関連する受信電波信号のような信号の位相および／または周波数の検出に関するもので、特に検出した受信信号の位相または周波数をデジタル表示する方法や装置に関する。

ＡＣ電気信号またはパルス列の瞬時位相または瞬時周波数は、例えば位相または周波数変調した電波信号を復調するためにマイクロコンピュータやデジタル信号処理回路素子により数値処理を行う場合は、デジタルの形で直接に得られることか望ましい。

周波数は位相の時間微分なので、位相と周波数は数学的に密接な関係かある。従って、もし位相をデジタル化する装置があれば、ある条件の下では周波数のデジタル表現は、２Ｐｉを法とする（循環的）算術減法を用いて、位相の数値微分によって得られる。またはある条件の下では周波数のデジタル化装置は、２Ｐｉを法とする（循環的）算術加法を用いて、数値前積分によって位相のデジタル表現を生成するのに用いてもよい。いずれの場合も、成功するかどうかは循環位相領域を、同じ２Ｐｉ周期の循環デジタル領域またはガロワ場の正確にマツピングできるかどうかにかかっている。例えば、位相を表現するのに８ピツトの２進数の語を選んだ場合は、０から２５６の数字範囲が０から２Ｐｉラジアンの位相範囲に正確に整合し、２Ｐｉ上の位相の循環が、２５５を１増やすと０に帰るという８ビツトの二進数の語の循環によって正確に表現されなければならない。

従来のＡＣ電気信号の位相をデジタル化する方法は、信号を基準信号と共にまず位相比較器に入力し、この位相比較器は入力間の位相差に比例する出力電圧または電流を生成させるものである。この信号の位相のアナログ的測度は、デジタルコードの形式で所要の数値を発生するためにアナログ／デジタル変換器に入力されてもよい。

上記の方法はアナログ回路の要素が必要である以外にいくらかの欠点がある。もし位相比較器の位相／電圧変換係数がＡ／Ｄ変換器の電圧／コード変換係数に正確に整合しなければ、一方の循環領域から他方へのマツピングに誤差が生じ、微分のようなその後の数値処理において誤差か拡大する。

アナログ周波数デスクリミネータの後にＡ／Ｄ変換器を置いて周波数をデジタル化する同様の従来の方法は、同様の欠点を伴う。位相を得るために周波数を再積分すると、デスクリミネータとＡ／Ｄ変換器との整合には実際上許容誤差があるので、その結果は真の位相から離れる。

入力信号がかなりの量のノイズを含む時には、正しく作動する２Ｐｉの範囲を持った位相比較回路の数は限られる。例えば、多くのサイクルにわたって信号の位相を平均するような位相比較器を用いることは望ましくない。

０／３６０度の不連続的な領域では、連続的な位相は０度よりわずかに大きく３６０度よりわずかに小さい間でノイズによって交番するので、そのような回路は全く間違った平均値１８０度を生じ得る。位相のように循環する量を平均するという問題を解決するためには、その瞬時値か必要である。その場合は、位相角の正弦および余弦の計算を行い、それらを別々に平均し、その結果の逆正接を計算するという循環平均か利用できよう。

ノイズの多い信号の２Ｐｉを法とする問題を解決する他の手段は、基準入力間に９０度の定常偏差を持つ二つの位相比較器を用いて、少なくともそのどちらかが不確かな領域からはるかに離れるようにすることである。入力間の位相差の正弦に比例する出力電圧を生成する型の位相比較器かよく用いられ、二つの直角位相の比較器の出力が、それぞれ、位相角の正弦と余弦の測度である。

これらの信号はそのまま循環平均に適している。次に平均化された正弦と余弦の信号を別々にデジタル化した後、逆正接の数値演算によって所望の位相数が得られよう。

このいわゆる１、Ｑ、（同相および直角位相）法は、多数のアナログ要素と、二つのＡ／Ｄ変換器と、逆正接の数値演算を必要とするので非常に複雑である。

純粋のデジタル論理要素を用いて信号の瞬時周波数を表現する値を生成する既知の方法は、いわゆるカウンタ／デスクリミネータ法である。これは一定時間内に起こる信号のゼロクロスする数（またはサイクル）を直接数える方法である。前の結果を読み出した後、デジタルカウンタはゼロにリセットされ、それからある一定時間入力信号のゼロクロス回数を数え、次の数を生成する。

このカウンタ／デスクリミネータが持つ問題は、周波数を精度よく決定するのに長いカウント時間がかかることである。例えば、１％の測定精度が必要であれば、入力信号が約１００回ゼロクロスするだけのカウント時間がかかる。従って、新しい周波数測定値を得る速さは信号周波数の約１／１００に制限される。さらに測定周期内の信号周波数の変動は見れない。

このデジタルカウンタ／デスクリミネータの持つ欠点は、時間分割を入力信号のサイクル単位に限定する必要があることにも起因する。もし端数のサイクル分割かできるなら所定の測定精度はさらに短時間で達成される。

デジタルの周期測定では、信号の一つまたは多数のサイクル単位の持続時間の測定は非常に高周波のクロックのサイクルを数えることによって行われるので、端数のサイクルの精度か得られる。周期の逆数は周波数の測度である。

デジタルの周期測定では信号かゼロクロスを行うと、カウンタをゼロにリセットする前に前回のカウントを読み出す。それからまたカウントが行われ、次のゼロクロスで新しい周期の測定値が読み出され、以下間じことか繰り返される。

デジタルの周期測定が持つ欠点は、逆数の演算をする必要があり、また測定が行われる周期は規則的でなく信号自身によって決定されることである。この操作は自然サンプリングと呼ばれる。雑音の多いまたは変化しやすい信号の関数ではない規則的なサンプリング間隔で、信号のサンプルを取りデジタル化することか非常に望まし発明の概要本発明は所定の間隔で、基準クロック信号またはパルス列に関連して、ＡＣ信号またはパルス列の位相角を２Ｐｉを法とする形式で正しく表現する値を直接に発生するような電気回路に関するものである。さらに瞬時周波数のデジタル表現を発生するためには、この発生した位相値は２Ｐｉを法とする算法を用いた数値微分または他の処理に適している。

本発明の回路の主な特長は、入力信号周波数、基準クロック周波数および位相サンプリング周波数が実際的な制限内で独立に選ばれ、それらの間には特別の関係を必要としないことである。本発明の回路の他の特長は、回路が全てデジタル論理要素で構成されることである。

従って本発明の目的は、基準クロック信号に関連したＡＣ信号の瞬時位相角を、２Ｐｉを法とする形式で表現するデジタル値を所定の時間間隔で発生する、電子装置を提供することである。

さらに本発明の他の目的は、ＡＣ信号の瞬時周波数のデジタル値表現を発生するために、２Ｐｉを法とする算法を用いて生成された瞬時位相角の値の数値微分を実行し得る電子装置を提供することである。

本発明の他の目的は、ＡＣ信号の瞬時位相角のデジタル値表現を生成する電子装置を提供することであって、入力信号周波数、基準クロック周波数および位相サンプリング周波数は独立に選ばれ、電子装置を用いて瞬時位相角の値を得るに当たって、それらの間に特別の関係を必要としない。

本発明の更に他の目的は、入力ＡＣ信号の瞬時位相または瞬時周波数のいずれかのデジタル値を生成する電子装置を提供し、前に述へた従来の位相／周波数デジタル化装置の欠点を克服することである。

これらのまたは他の目的は本発明によって達成されるが、本発明は所定のサンプリングの瞬間に、基準周波数信号に関連する電気信号の瞬時位相をデジタルコードとして表現する数値を決定するための、電気回路を提供するものである。繰り返すカウントサイクル周波数で基準周波数信号を割ることによって得られる値を表現する記憶されたカウントを、連続的に発生するためのカウンタ回路が提供される。このカウントサイクル繰り返し周波数は、電気信号の期待中心周波数と同程度である。トリが一ユニットかアーミング入力でサンプリングパルスを受け、点火入力で電気信号を移行すると、これに応してトリガーパルスを生成するトリガーユニットが提供される。中間レジスタがトリガーパルスを受けると、これに応じて中間レジスタはカウンタ回路の瞬時状態を記憶する。カウンタ回路の瞬時状態は、電気信号の瞬時位相値と一致する。累積した位相の定常偏差値を除くことによって中間レジスタ内の数値を修正する修正回路を提供する。位相の定常偏差値は、サンプリングパルス間の予定時間周期と、カウンタ・サイクルの反復周波数と電気信号の期待中心周波数の間の予定周波数との積である。カウンタ回路の修正された数値を記憶するために出力レジスタが提供される。次のサンプリングパルスが発生すると、この数値は中間レジスターから転送され、また中間レジスタ内でカウンタ回路の次の瞬時状態が記憶される。

図面の簡単な説明第１図は本発明のデジタル化回路のブロック図を示す。

第２図は本発明のトリガ回路の望ましい実施例を示す。

第３図は本発明のデジタル化回路の他の実施例のブロック図を示す。

第４図は非線形修正ユニットおよび周波数推定器を含む本発明のデジタル化回路のブロック図を示す。

第５ａ図および第５ｂ図は本発明の周波数推定器の別の実施例を示す。

望ましい実施例の詳細な説明先ず本発明の原理を適用した回路の簡単なブロック図、第１図を参照する。期待信号周波数の整数倍、望ましくは二進数の基準クロック周波数ｌＯか生成される。基準クロック周波数１０はデジタルカウンター１２に入力される。このカウンターは基準クロック周波数をこの整数倍で割って、期待信号周波数と同じ速度で繰り返すデバイダ−カウントサイクルを生成する。入力信号のゼロクロスか起こると、カウンター１２の状態を記録することによって出力値か生成される。上記の既知の方法とは対照的に、デジタルカウンター１２は周期的にリセットされず、測定の間も増加を続ける。さらに、二つの事象か発生すると起動するトリが一回路１４によって、カウンター状態の記録か行われる。

トリガー回路１４は先ず、測定の合図をするサンプリングパルス１６によってアームされなければならない。

一度アームされた後は、入力信号１８の次のゼロクロスが起こるとトリが一回路１４は点火される。点火によってトリガー回路１４が生成する出カドリガーパルス２０は、その瞬間にカウンター１２の状態を中間保持レジスターすなわちラッチ２２に転送する。別の実施例では、ラッチを１ビツト増やし、トリが−の瞬間に基準クロック周波数ＩＯが負と正のどちらの半サイクルにあるかを記録すれば、タイミングの精度をもう１ビツト増やすことかできよう。または、この追加を改善して１ビット以上タイミング精度を上げるためには、例えばのこぎり歯または他のアナログ波形のような二つ以上の電圧状態を持ち、Ａ／Ｄ変換器のような手段を用いて状態を１ビットよりはるかに高い精度に数値化する、基準信号波形を用いればよい。

中間ラッチ２２の内容は、次のサンプリングパルス１６がトリガー回路１４に入ってアームするまで保たれる。

この時点てラッチの内容はデジタルの加算器／減算器２５に送られ、さらに、次の測定によって置き換えられる前に出力１．シスターすなわち出力ラッチ２４へ送られる。

このようにして１サンプル遅れて、そして外部から入るサンプリングパルス１６によって決定する規則的な速度で、測定値は出力レジスター２４に現れる。

もし期待信号周波数がカウンター１２の分割サイクル繰り返し周波数に正確に等しければ、ゼロクロスは常に同じ基準カウンター状態で発生し、それはまた基準クロック周波数ＩＯに関連する信号の任意の位相に依存する。

例えばカウンター１２が６４で割ると仮定すると、カウンター１２か生成する数列は２９．２９．２９．、、となろう。

もし期待信号周波数か分割サイクル繰り返し周波数よりも低ければ、ゼロクロスはサンプリングの度に累積的に遅く発生して、例えば２９．３２．３５．３８．　。

６２、■、４．７１１．となり、カウンターは６３で循環する。

この例ではサンプル毎の正確な期待増分は、周波数定常偏差の６４倍にサンプル間の時間を掛けたものに等しい。例えば、期待名目信号周波数か基準カウンター繰り返し周波数より１０００Ｈｚ低く、サンプリング速度が２５６Ｈｚであれば、サンプル間の期待増分は１０００／２５６＝３　２９／３２である。

入力信号の名目中心周波数がＮビットのデジタル基準カウンターの繰り返し周期に等しければ、すなわち、カウンターが純二進数であるとしてｆ。割る２Ｎに等しければ、連続した位相測定値は同じ値になる。実際には正確に期待名目入力信号周波数の２Ｎ倍の出力周波数を持つ基準クロックはなかなか得られない。従ってその代わりに、最も近い利用可能な周波数を用いることが望ましい。この誤差は固定していて分かっているので、得られた位相測定値は連続サンプル間に累進的に増加するある量だけ誤差があることか予め予測できる。

例えば、基準周波数を２Ｎで割った値（基準デバイダ−繰り返しカウンターサイクル）と名目入力信号周波数との差が１秒当たり１００サイクルならば、中心入力周波数が正確でも位相測定値は１秒当たり１００”２Ｐｉの速度で変化する。

従って、サンプリング速度が１秒当たり１０００てあれば、位相の誤差は各サンプル間で１００°２　Ｐ　ｉ　／　１０００　＝　Ｐ　ｉ　／　５の速度で増加する。

この累進的に増加するが完全に予測出来る誤差は、図１に示す回路で除去できる。

カウンター１２が６３で循環する上記の例で期待増分３　２９／３２か整数でないものを選んだのは、端数部分を表現するために仮定の小数点の右側に精度を延長することによっても累積増分が予測できるということを例示するためである。

上記の例では、小数点の左側に６ヒツトと小数点の右側に５ビツトの二進数のアキュムレータ２３を用いて、数字を１／３２の単位で表してもよい。

アキュムレータは各サンプル毎に次のデジタルコードで増加する。

００００１１．１１１０１すなわち３　２９／３２゜デジタルアキュムレータ２３は、各サンプルパルス毎にサンプル周期当り既知の系統的な位相誤差増分、すなわち上記の例ではＰ１１５だけ増加する。従ってＰｉ１５．２Ｐｉ１５，３Ｐｉ１５，４Ｐｉ１５．０　（桁上がりは無視する）Ｐｉ１５．などと累進して循環する。次に、デジタル加算器／減算器によってアキュムレータ２３の値は位相の測定値から差し引かれて修正結果を生成するが、これも正確な名目入力周波数に対して連続サンプルパルスでは一定値である。平均回転は、基準クロック周波数ＩＯが入力信号の中心周波数との正確な関連から離れて系統的な周波数偏差を生じることによって起こるが、こうして取り除かれる。

アキュムレータ２３のビット語長を必要なだけ大きくすれば、端数周波数誤差を所望の精度で表現できることが分かる。アキュムレータ２３は、中間ラッチ２２に記録されるＮまたはＮ＋１ビツトの周波数測定値よりも大きい精度のビット数を持つことかできる。原理的にはアキュムレータ２３の最上位のＮまたはＮ＋１ビツトだけか、デジタル加算器／減算器２５で修正のために用いられる。し７かしアキコムレータか使用した値を丸めることによって生じる余分の小さい誤差を少なくするために、Ｎ（またはＮ＋１）よりもう１または２ビット余分に使って、加算器／減算器２５からの出力値の精度を長さＬビットに拡張するとよい。ただしＬはＮ（またはＮ＋１）よりもやや大きい、例えばＮ＋２ビットである。

アキコムレータの拡張の精度ＮまたはＮ＋１ビツトより大志くシ、なくても系統的な周波数誤差を正確に表現できる場合には、アキュムレータすなわち加算器／減算器の語長を延ばす必要はない。

アキュムレータ２３の値は特定された名目中心周波数での系統的位相定常偏差を正確に表すか、これは基準からの系統的周波数定常偏差のためにこの時点までに累積されている。アキコムし・−夕２３の増分は、サンプリング間隔中に累積された系統的周波数定常偏差かあるためにサンプリングサイクル毎に加えられる、追加の位相循環を表す。結果を出力レジスター２４に移す前に累積位相定常偏差を位相測定から差し引けば、系統的周波数誤差および比例しないサンプリング速度は共に修正される。

従って、信号の中心周波数、基準周波数およびサンプリング速度を互いに独立に、実際的な妥当な限度内で選ぶことかできる。さらに非規則性が系統的でかつ既知であると仮定すれば、サンプル間の周期を変えることによって系統的位相誤差の成分を予知し、差し引くことかてきる。

第１図のデジタルカウンター１２は、望ましくは「グレイコート」を用いる。グレイコード・カウント列というのは、各カウントの間て多段術のカウンターの一つの桁だけか変化するものである。例えば、十進数列　−〇、１，２，３，４，５，６，７，８，９，１９，１８゜＋７．１６，１５，１４，１３，１２．＋１．ｔｏ、２０．２＋、２２．２３　−　かグレイコードである。二進数を用いて、グレイコートと正規の二進数との違いをｏ　ｏｏｏｏ　ｏｏｏ。

１１　Ｌｏｌｌ　１１１０１３１１０１１ｏｌ１正規二進コードでは、カウンター１２が増加するその瞬間にトリガーパルスか発生した場合、いくつかの桁か一度に変わることがある。例えば、０１１１（７）から１０００（８）へ変化する。各ビットか有限のわずかに異なる速度で変化する危険かある。この変化により、いくつかのヒツトは変化したか池は変化しないというように、誤った値をラッチする場合かある。例えば、０１１１　（７）から１０００（８）への変化において、もし最上位のビットが残りのビットよりもやや早く変化すると、誤った状ｆｉ１１．１１（１５）かラッチされる可能性がある。しかしグレイコード法を用いると、一度に１ビットだけか変化する。従って、カウンター１２の変化の途中にトリガーパルスか発生した場合に、ラッチされる可能性かあるのは以前の値か新しい値の二つだけであって、どちらも同じように起こり得る。グレイコード化カウンター列を用いると、位相値の加算／減算のようなその後の演算を容易にするためにグレイ／二進の変換か必要である。従って、中間ラッチ２２と出力ラッチ２５の間にグレイ／二進の変換器２６を用いるとよい。

第１図で必要とするトリガー回路１４は第２図に示す論理図のようなものでよい。第２図を参照すると、最初にエツジトリが−（Ｄ型）されるラッチ２６はクロック入力に接続されたサンプリングパルス源１６と、データ入力に固定した「１」レベルとを持つ。サンプリングパルスのエツジ発生するとデータのＮＪ　レベルはＱ出力に送られ、ここから更に第２のエツジトリガーされるラッチ２８のデータ入力に接続される。ラッチ２８のクロック入力は入力信号１８によって駆動される。こうしてトリが一回路Ｉ４かアームされた後、入力信号Ｉ８の次のエツジまたはゼロクロスか発生すると、点火ラッチ２８のＱ出力に「１」レベルか現れる。この出力か第１図で必要とされる中間ラッチ２２へのトリガーパルス出力である。

トリが一回路Ｉ４か点火すると、適当なリセットパルスによってトリガー回路１４を初期状態に戻す必要かある。これは例えば、ファイア−ラッチ２８のＱ出力からのトリガーパルスを、二つのシフトレジスター３０を経て遅らせることによって生成される。シフトレジスタ３０は高い基準クロック周波数によってクロックされ、アーミングラッチ２６とファイア−ラッチ２８の両方へのリセットパルスを生成する。ファイア−ラッチ２８からのトリガーパルスは、基準クロック周波数１０とは特別な時間関係をもっていないので、基準クロックのエツジよりやや前に発生することかでき、第１シフトレジスターの遅延段階から出る際にほとんどまたは全く遅れがない。従って二段階のシフトレジスター遅延は、出カドリガーパルスとリセットパルスとか必ず少なくとも１基準クロツクサイクルの長さを持ち、消滅するほど短くなることがないようにするのに用いられる。

本発明の更に多くの可能な実施例を挙げることかできよう。前に述べた別の実施例は、位相の測定精度を１ビット以上増すために、トリガーパルスが発生した瞬間におけるカウンター１２の状態だけでなく、トリガーの瞬間の基準クロック波形の状態も中間保持ラッチ２２に記録するものであった。この実施例の最も簡単な場合に必要なのは、方形波クロック波形の高／低状態を記録することだけであり、分解度が１ビツト増加する。更に分解度を高めるために、階段状または連続傾斜（のこぎり波）のような２電圧状態以上を持つ波形を、違った状態を弁別する装置、例えば適当なＡ／Ｄ変換器と共に用いる事ができる。

更に入力信号の正負両方向のエツジまたはゼロクロスを用いるのもよい。トリガー回路１４がアームされた後でとちらか速く来た方の極性のエツジによって点火されるようにするのもよい。これは位相を数値化した所望のサンプリング瞬間に時間的に最も近いエツジがよいということである。この場合どちらの極性かトリが−を点火したかを記録したり、例えば最上位ビット（ＭＳＢ）を反転させることによって、０または１８０度で得られた位相値を修正したりする必要かある。

第３図は、入力信号の両エツジを用いて数値化をトリガーする、本発明の一つの構成を示す。サンプリングパルス１６か発生すると、二つの異なったＩ・リガー回路３０．３２は同時にアームされ、更にそれぞれ正方向か負方向の入力信号１８が発生すると点火される。

出カドリガーラインはＯＲゲート３６によって論理的にＯＲされ、どちらかのトリが−が起こった時に基準カウンター状態が第１ラツチ２２にラッチされる。更にこの事象か発生するとトリガー回路３０．３２は共にリセットされ、再び点火されるためには新しいサンプリングパルス１６が必要になる。この動作によって、アーミングのあとで点火されるべき最初の方だけか確実に点火される。リセット／リセット・フリップフロップ３４は二つのトリが一回路３０．３２のどちらが点火されたかを記録する。

位相を決定するのは入力信号の正方向であり、負方向は名目上のその中間（１８０度）で起こると仮定すれば、負方向の信号のエツジで測定か行われた場合は位相測定を１８０度だけ修正する必要がある。次のサンプリングパルスか発生した時に、出力ラッチ２４に結果をラッチする前に負方向が両方のトリガーを点火した場合は、ＸＯＲゲート３８を用いてフリップ・フロップ３４とＭＳＢ（０度か１８０度を表す）とを排他的ＯＲすることにより、位相測定値の最上位ビットを反転させてこの修正を行う。

入力信号の正または負方向の端面によってそれぞれトリガーされる二つのトリガー回路を用い、また二つのラッチに別々にカウンターの状態を記録することによって、位相の分解度すなわち精度はややよくなる。次に二つの結果を組み合せて、１ビット長い位相語にしてもよい。

二つの結果の組み合せは例えば次式のように行ってもよい。

位相＝ＭＯＤ２ｎ　（２＊Ａ十ＭＯＤｎ　（Ｂ−Ａ））ただしＡは一方の極性（ｎ法として測定された、恐らく２の累乗）のゼロクロスによってトリガーされたラッチの内容であり、Ｂは他方の極性セロクロスによってトリガーされたラッチからの同様な値である。

ｎを法としてで計算された差Ｂ−Ａは、Ａ（１ピツト左にシフトされたＡ）の値の２倍に加えられる。この２ｎを法として得られた結果は、１ビット大きい語長の位相を表現する。さらにトリガー回路１４か最後にサンプリング周期で点火されない時は出力ラッチ２４にはストローブか生成されないように調整すれば、入力信号が異常かまたは余りにも弱くてよりよい推定か出来ない場合には、前の値が保持される。位相デジタル化回路の中で数値微分を計算するかまたは後で数値処理をすれば、さらに高次の保持アルゴリズムを実施できよう。後者の場合は、回路によって１ビツトのフラッグか立てられ、最後にサンプリング周期の間にトリガーパルスが発生したかどうかを示す。

さらに本抛明の他の実施例は、入力信号の瞬時周波数を表現するデジタルコードを生成するために、出力ラッチ２４に記憶された修正デジタル値を受ける演算ユニットを含む。このユニットは２Ｐｉを法とする演算を使って、事実上瞬時位相値の微分に等しい二つの連続する瞬時位相値の減算を行う。

利用可能な周波数基準１０および／またはサンプリングロックパルス１６に関連する入力信号１８の位相は任意なので、入力信号１８のゼロクロスか実際に発生するのは所望のサンプリングの瞬間から時間的にずれているかも知れない。このずれは、−極性だけのゼロクロスが用いられる場合には、入力信号の周波数の名目上の１サイクルまで、また両極性か用いられる場合は名目上の半サイクルまてである。次にこのサンプリングタイミング誤差は、入力信号１８の追加の位相循環に等しい位相測定誤差を引き起こすか、これは基準クロック周波数ｌＯとの周波数の差に追加の時間を掛けた値のためである。

もしその結果として生じる０−１サイクルまたは０−１／２サイクルの時間の乱れがサンプリング周期に比べて小さく、信号の周波数定常偏差か基準クロック周波数ｌＯに比べて小さければ、この追加の誤差は二つの小さな量の積に比例しており、従って無視してよい。しかしシステムか入力信号の名目周波数と基準クロック周波数との大きな系統的定常偏差の下で作動するように設計されている場合や、サンプリング速度が入力信号周波数のかなりの部分を占めている場合や、またはその両方の場合のように、どちらかの量が大きければこの形の誤差を除くためにはっきりした修正を行う必要がある。

必要な修正は、トリガーが点火された所望のサンプリング瞬間よ、りも早くまたは遅く発生する時間ｄＴ（全サンプリングＴの一部）と、全サンプリング周期での信号の期待位相定常偏差ｄＦとの積である。この修正は下記の式によって表される。

過剰修正＝　ｄ　Ｆ　＊　ｄ　Ｔ／Ｔ −例として、所望のサンプリング瞬間と基準カウンター値か０の時とか一致する場合を述べる。この場合ｄＴは、中間ラッチ２２にラッチされた位相値によって与えられる。そうでない場合ｄＴは、サンプリングパルス１６発生時にデジタルカウンター１２の値を中間ラッチの値から引いたものによって与えられる。サンプリング周期中に発生する基準に対する信号の位相定常偏差ｄＦは、周波数定常偏差に比例する。それは期待系統的周波数定常偏差の固定した名目値のみを使えば十分てあろう。または、入力信号の周波数か広い範囲にわたって変動する場合には、瞬時周波数の推定値を用いる必要かあろう。

本発明か位相測定値を数値微分することによって周波数を決定するのに用いられる実施例ては、そのような推定はすでに可能であろう。本発明の実施例において、非線′修正を適用したそのような方法を示すブロック図を第４図に示す。

第４図の非線形修正を用いた実施例に関して、任意の非線形修正ユニット４０は第１図の実施例に用いられたデジタルアキュムレータの補足的な要素と見なしてよい。

しかし非線形修正ユニット４０を使用するためにデジタルアキュムレータ技術を用いる必要はないということに注意すべきである。第１図のデジタルアキュムレータ２３は、期待信号と基準カウンター値の間の周波数の差に相当する、系統的に増加する（回転する）位相値を計算する。次にこの値は測定した位相から差し引かれ、基準カウンター１２か名目信号に等しい周期を持ったならば得られるはずの値とほぼ等しい修正位相値を得る。

所望の規則的なサンプリング瞬間に対するトリガーパルスに大きな時間孔れか起こらなければ、上記の修正で十分である。さらにトリガーパルスの発生の時に大きな時間の乱れはあるか、取り除くべき系統的周波数誤差か小さいかまたは全くない場合には、非線形修正は不必要であろう。しかしながら非線形効果の大きさは時間誤差ｄＴと周波数定常偏差ｄＦとの積に比例するので、時間の乱れと系統的周波数定常偏差か共に大きい場合には第４図に述へた非線形修正法が望ましい。

図４の非線形修正ユニット４０は加算器／減算器４２と乗算器４４とを含む。周波数の推定を行うために周波数推定器４６かあり、比較器４７、アキュムレータ４８、およびループフィルター４８を含む。

非線形修正を行うためには、サンプリング時間誤差ｄＴと掛算するために周波数定常偏差ｄＦの推定か必要である。第４図は瞬時の周波数誤差を推定する一方法として、周波数推定器４６を使う場合を図示しており、別名をデジタル位相ロックループという。周波数推定器４６は、あらゆる静的な系統的周波数定常偏差に加えて、例えば入力信号の送り端にかかる変調のために生しるあらゆる動的な変化する要素を全て推定する。もちろん第１図のデジタルアキュムレータ２３か用いられる場合のように、静的で系統的な要素か予め知られていれば、その結果か第４図のデジタル位相ロックループに入る前にこのデジタルアキュムレータ技術によって取り除くことかでき、後は残りの動的要素を推定するたけである。この動的要素は静的要素に加算されて、非線形修正ユニット４０に入る全瞬時周波数誤差ｄＦが得られる。動的要素が小さく、静的要素が比較的に大きい場合には、非線形修正のｄＦの値として静的要素だけを用いて十分てあろう。しかしデジタル位相ロックループは瞬時周波数定常偏差の静的および動的な要素を共に推定するので、デジタルアキュムレータ２３は必ずしも全ての場合に必要ではない。

第４図に示す回路の所望の最終結果は、実のところ既知の名目値に対する信号周波数の瞬時的な偏差の速度である。周波数推定器４６のデジタル位相ロックループは、基準カウンター周波数に対する入力信号１８の瞬時的な偏差の測度を生成するか、これは名目周波数からの所望の偏差と、基準カウンター周波数に対する名目周波数の一定の差とを加えたものと等しい。従って基準周波数からの一定の誤差は、もしＯてなければ、所望の結果をさらに処理する前に周波数推定値ｄＦから差し引かれる。

この場合、第１図で増加する位相修正値を位相の測定値から差し引いたのとは異なり、静的周波数定常偏差に相当する一定値は周波数の測定値から前もって差し引かれている。しかしもし第４図のシステムから位相出力値か欲しければ、既知の静的周波数誤差による系統的定常偏差を差し引くために、非線形修正ユニット４０からの修正位相値を、もし必要であれば第１図のようにデジタルアキュムレータの出力と組み合わせてもよい。

第５ａ図および＄５ｂ図は得られた位相測定値から周波数推定値を得るための装置を示しており、第５ａ図および第５ｂ図に図示されたどの装置も第４図の周波数推定器４６の別の実施例として用いてもよい。

第５ａ図は連続する入力サンプルを数値的に差し引くことによって、位相の測定値から周波数の推定値を得る装置を図示する。第５ａ図の装置は、１サンプル周期離れた、隣接の位相角測定値を差し引くことによって、位相角の変化速度を決定する。ｎビットの減算器５２は、現在の位相測定値０／ｉから遅延した位相測定値０　／　ｉ−りを差し引く。遅延した位相測定値０　／　ｉ　−Ｌは遅延ユニット５０を通る位相の測定値から得られるが、これは予め定めたサンプリング周期だけ位相の測定値を遅らせるものである。最終結果はその後デジタルフィルター５４を通り、ここが次に所望の周波数推定値を出力する。

第５ｂ図の装置では、デジタル位相ロックループ回路を用いて、位相の測定値から周波数推定値を得る。この装置はｎビットの減算器５６によって、アキュムレータ５７にある値から位相を測定した入力サンプルを差し引（。アキュムレータ５７は入力する位相サンプルと記憶値との角度誤差を測り、二つの値が整合するように修正ユニット５８によって修正が行われる。整合すれば、入力位相角列の循環周波数の推定値が得られる。入力周波数か一定ならば、出力結果は演算に用いられた桁数だけの精度がある。しかし例えばノイズの多い電波信号のように、入力列の位相角の循環速度が完全に一定ではなければ、アキュムレータ５７と修正ユニット５８は入力列の値と記憶値との誤差を連続的に修正する。こうして得られる推定値はその特定の瞬間だけの入力周波数の推定値である。

本発明の特定の実施例をこれまで説明し図示したか、この技術に精通した人によって変形されることがあるので、本発明はこれに限定されないと考えるへきである。

本応用例はここに開示され、請求された発明に基づく意図と範囲内にある全ての変形を予期しているものである。

ρ簡十メーＬ−−−−〜−−−−−−−−ゴ浄書（内容Ｉこ変更なし）要約書基準周波数信号に関連する電気入力信号の瞬時位相を表現するデジタル値を生成する電気回路。回路は記憶されたカウントを連続的に発生するためのデジタルカウンターを含むか、このカウントは電気入力信号の期待中心周波数と同程度に繰り返すカウントサイクル周波数で基準周波数信号を割って得られる値を表現するものである。

ｌ・リガーユニットは、トリガーユニットかサンプリングパルスと電気入力信号の移行エツジとを受けると、トリガーパルスを生成する。中間レジスターはトリガーパルスを受けるとカウンター回路の瞬時状態を記憶する。カウンター回路の瞬時状態は電気入力信号の瞬時位相値に相当する。累積周波数定常偏差値を取り除くことによって中間レジスターの結果の数値を修正するための修正回路か提供される。カウンター回路の修正された結果の数値を記憶する出力レジスターか提供される。

手続補正書（岐）１−事件の表示直接位相デジタル化テレフォンアクチーボラゲット　エル　エム　エリクソン４−代理人５−補正命令の日付６、補正により増加する請求項の数７−補正の対象明細書及び請求の範囲翻訳文８−　補正の内容　別紙のとおり手Ｍ　−ｍ　正書坊珂４年９月８日

Claims

【特許請求の範囲】

１．基準周波数信号に対する電気信号の瞬時位相をデジタルコードで表現する数値を、所定のサンプリング瞬間に決定する電気回路で、繰り返すカウントサイクル周波数で前記の基準周波数信号を割ることによって得られる値を表現する記憶カウントを継続的に発生するカウンター手段で、前記のカウントサイクル繰り返し周波数は前記の電気信号の期待中心周波数と同程度のもの、サンプリングパルスと前記の電気信号の移行とを受けることによってトリガーパルスを生成するトリガー手段、および前記のカウンター手段の瞬時状態を記憶する第１記憶手段で、前記のカウンター手段の瞬時状態は前記の第１レジスター手段が前記のトリガーパルスを受けてから前記の第１レジスター手段に転送され、前記の瞬時状態は前記の電気信号の瞬時周波数値に相当するもの、を含む電気回路。
２．累積する位相定常偏差値を取り除くことによって前記の第１レジスター手段の結果の数値を修正する修正手段で、前記の位相定常偏差値はサンプリングパルス間の予定時間周期と、前記のカウンターサイクル繰り返し周波数と前記の電気信号の期待中心周波数との予定周波数差の積であるもの、次のサンプリングパルスの発生に応じて前記の第１レジスター手段から転送される前記のカウンター手段の前記の修正された結果の数値を記憶する第２レジスター手段で、前記の次のサンプリングパルスの前記の発生は前記の第１レジスター手段に前記のカウンター手段の次の瞬時状態を記憶させるものを更に含む、請求項１記載の電気回路。
３．前記のトリガー手段が、前記のサンプリングパルスを受けてセット信号を生成することによってセットされる第１移行トリガー装置、前記の電気信号の前記の移行を受けることによってセットされる第２移行トリガー手段、前記のトリガーパルスは前記の第２移行トリガー装置が前記の第１移行トリガー手段からの前記のセット信号と前記の電気信号の前記の移行の両方を受けると前記の第２移行トリガー装置によって生成され、前記のトリガーパルスは前記の第１および第２移行トリガー装置をリセットするものを含む、請求項２記載の電気回路。
４．前記の第１および第２移行トリガー装置がフリップ・フロップを含む、請求項３記載の電気回路。
５．前記のサンプリングおよび前記の電気信号の第２移行を受けることによって第２トリガーパルスを生成する第２トリガー手段で、前記の第２移行は前記のトリガー手段の前記の第２入力に受ける前記の電気信号の前記の移行と逆であるもの、前記のカウンター手段の前記の瞬時状態を記憶する第３レジスター手段で、前記のカウンター手段の前記の瞬時状態は前記の第３レジスター手段が前記の第２トリガーパルスを受けることによって前記の第３レジスター手段に転送されるもの、および前記の第１レジスター手段と前記の第３レジスター手段の内容を組み合わせて出力値を生成する手段、を更に含む、請求項３記載の電気回路。
６．前記の修正手段は前記の予定時間周期と前記の予定周波数差の積に比例する値だけサンプリングパルス間に内容が増加するデジタルアキュムレータを含み、前記のアキュムレータの内容を前記の測定位相値に加えまたは差し引いて前記の累積位相定常偏差を取り除く、請求項２記載の電気回路。
７．前記の電気信号の瞬時周波数を表現するデジタルコードを生成する手段で、前記の生成手段は２Ｐｉを法とする算法を用いて二つの連続する瞬時位相値の減算を行うものを更に含む、請求項２記載の電気。
８．前記のトリガー手段が、前記のサンプリングパルスと前記の電気信号の正方向の移行とを受けることによって第１部分のトリガーパルスを生成する第１トリガー回路、前記のサンプリングパルスと前記の電気信号の負方向の移行とを受けることによって第２部分トリガーパルスを生成する第２トリガー回路、前記の第１または第２の部分トリガーパルスのいずれかを前記のトリガーパルスとして通過させるＯＲ回路、および前記の第２トリガー回路が前記の電気信号の負方向の移行を受けることによって前記のトリガーパルスが生成されるのに応じて修正信号を生成するフリップ・フロップ、を含む、請求項１記載の電気回路。
９．前記の修正信号を受けることによって前記の第１レジスター手段に記憶される前記のカウンター手段の前記の瞬時状態を１８０°修正するための修正手段を更に含む、請求項８記載の電気回路。
１０．前記の修正手段が前記の瞬時状態の最上位ビットを反転させるためのＸＯＲ回路を含む、請求項９記載の電気回路。
１１．前記のサンプリングパルスに関連する前記のトリガーパルスの変動によってもたらされるタイミング誤差を除くように前記の結果の数値を修正する前記の第２レジスター手段に結合され、前記のタイミング誤差と前記の結果の数値に関連する瞬時周波数推定値との積に比例する修正係数を持つ第２修正手段を更に含む、請求項２記載の電気回路。
１２．前記の結果の数値に関連する前記の瞬時周波数値を発生するための前記の第２修正手段に結合される周波数推定器を更に含む、請求項１１記載の電気回路。
１３．前記の周波数推定手段がデジタル位相ロックループ回路を含む、請求項１２記載の電気回路。
１４．前記の周波数推定手段が予定サンプリング周期だけ離れて発生する位相値間の差を生成する減算手段を含む、請求項１２記載の電気回路。
１５．前記のカウンター手段がグレイコードカウンター列を生成する、請求項１記載の電気回路。
１６．前記の第１レジスター手段と前記の第２レジスター手段間に結合されたグレイ／二進変換器を更に含む、請求項１５記載の電気回路。
１７．基準周波数に関連する入力信号の瞬時位相を表現するデジタル値を生成する電気回路で、繰り返しカウントサイクル周波数で前記の基準周波数を割ることによって得られる値を表現する記憶カウントを連続的に発生するデジタルカウンター、サンプリングパルスでアームされ前記の入力信号のゼロクロス移行で点火されることによってトリガーパルスを生成するトリガー回路、および前記のトリガーパルスを受けることによって前記のデジタルカウンターが発生する前記の値を記憶するための第１記憶ラッチで、前記の記憶値は前記の入力信号の瞬時位相値に相当するもの、を含む電気回路。
１８．前記のサンプリングパルス発生毎に予定の周波数誤差値だけ増加するデジタルアキュムレータで、前記の位相誤差値はサンプリングパルス間の予定時間周期と前記の繰り返しカウントサイクル周波数と前記の入力信号の期待中心周波数の間の予定周波数差との積であるもの、前記の位相誤差値を記憶値から取り除いて修正位相値を生成するデジタル加算器／減算器、次のサンプリングパルスの発生に応じて前記の修正位相値を記憶する出力記憶ラッチ、を更に含む、請求項１７記載の電気回路。
１９．前記のトリガーパルスが発生した時に前記の基準周波数が負と正のどちらの半サイクルにあったかを記録するための専用ビットを前記の第１記憶ラッチが含む、請求項１７記載の電気回路。
２０．前記のトリガー回路が、一定の高位信号源からの高位信号と前記のサンプリングパルスを受けることによってセット信号を生成する第１フリップ・フロップ、前記のセット信号と前記の入力信号の前記のゼロクロス移行とを受けることによって前記のトリガーパルスを生成する第２フリップ・フロップ、および前記のトリガーパルスより遅れたリセットパルスを生成する遅延回路で、前記の第１および第２フリップ・フロップは前記の遅延リセットパルスを受けると同時にリセットするもの、を含む、請求項１７記載の電気回路。
２１．前記のサンプリングパルスと前記の入力信号の別のゼロクロス移行とを受けることによって第２トリガーパルスを生成する第２トリガー回路で、前記の別のゼロクロス移行は前記の入力信号の前記のゼロクロス移行と逆極性であるもの、前記の第２トリガー信号を受けることによって前記のカウンター回路の別の値を記憶する第２記憶ラッチ、および前記の第１記憶ラッチと前記の第２記憶ラッチの内容を組み合わせて位相を表現する値を生成する組み合せ回路、を更に含む、請求項１７記載の電気回路。
２２．前記の組み合せ回路が、次式ＰＲＶ＝ＭＯＤ２ｎ（２Ａ＋ＭＯＤｎ（Ｂ−Ａ））ただし、ｎは整数、Ａは前記の第１記憶ラッチの内容、Ｂは前記の第２記憶ラッチの内容、ＰＲＶは生成された位相を表現する値、を実行することによって前記の第１および第２記憶ラッチの内容を組み合わせる、請求項２１記載の電気回路。
２３．前記の入力信号の瞬時周波数を表現するデジタルコードを生成する手段で、その生成手段は２Ｐｉを法とする算法を用いて前記の入力信号の二つの連続する瞬時位相値をの減算を行うものを更に含む、請求項１７記載の電気回路。
２４．前記のトリガー回路が、前記のサンプリングパルスと前記の入力信号の正方向への移行とを受けることによって正の移行トリガーパルスを生成する正移行トリガー回路、前記のサンプリングパルスと前記の入力信号の負方向の移行とを受けることによって負の移行トリガーパルスを生成する負移行トリガー回路、前記の正移行トリガーパルスまたは前記の負移行トリガーパルスのいずれかを前記のトリガーパルスとして通過させるＯＲゲート、前記の負移行トリガー回路が前記の電気信号の前記の負方向の移行を受けることによって前記のトリガーパルスが生成されるのに応じて修正信号を生成するフリップフロップ、を含む、請求項１７記載の電気回路。
２５．前記の修正信号を受けることによって前記の第１記憶ラッチの前記の記憶値を１８０度修正する修正手段を更に含む、請求項２４記載の電気回路。
２６．前記の修正手段が前記の記憶値の最上位ビットを反転させるＸＯＲゲートを含む、請求項２５記載の電気回路。
２７．ある修正係数を持ち前記のサンプリングパルスに関連する前記のトリガーパルスの変動によってもたらされるタイミング誤差を除くために前記の位相値を修正する前記の出力記憶ラッチに結合される第２修正手段で、前記の修正係数は前記のタイミング誤差と前記の位相値に関連する瞬時周波数推定値との積に比例するものを更に含む、請求項１７記載の電気回路。
２８．前記の位相値に関連した前記の瞬時周波数値を発生するための前記の第２修正手段に結合された周波数推定手段を更に含む、請求項２７記載の電気回路。
２９．前記の周波数推定手段がデジタル位相ロックループを含む、請求項２８記載の電気回路。
３０．前記の周波数推定手段が予定サンプリング周期だけ離れて発生する位相値間の差を生成するための減算手段を含む、請求項２８記載の電気回路。
３１．前記のカウンター手段がグレイコードカウンター列を生成する、請求項１７記載の電気回路。
３２．前記の中間ラッチと前記の出力ラッチとの間に結合されたグレイ／二進変換器を更に含む、請求項３１記載の電気回路。
３３．基準周波数に関連する入力信号の瞬時位相を表現するデジタル値を生成するために、前記の基準周波数を繰り返しカウントサイクル周波数で割って得られる値を表現する記憶カウントを連続的に発生し、サンプリングパルスと前記の入力信号のゼロクロス移行の発生に応じてトリガーパルスを生成し、前記めトリガーパルスを受けることによって発生する前記の値と前記の入力信号の前記の記憶値とを記憶する、ステップを含む方法。
３４．前記のサンプリングパルスが発生する度に予定周波数誤差値だけデジタルアキュムレータを増加し、前記の周波数誤差はサンプリングパルス間の予定時間周期と前記の操り返しカウントサイクル周波数と前記の入力信号の期待中心周波数との間の予定周波数差の積であり、前記の位相誤差値を前記の記憶値から取り去って修正位相値を生成し、次のサンプリングパルスの発生によって前記の修正位相値を記憶する、ステップを更に含む、請求項３３記載の方法。
３５．前記のトリガーパルスが生成された時に前記の基準周波数が負と正のどちらの半サイクルにあったかを記録するステップを更に含む、請求項３３記載の方法。
３６．前記のサンプリングパルスと前記の入力信号の他のゼロクロス移行とを受けることによって第２トリガーパルスを生成し、前記の別のゼロクロス移行は前記の入力信号の前記のゼロクロス移行とは逆極性であり、前記の第２トリガーパルスを受けることによって発生する別の値を記憶し、記憶した値を組み合わせて位相の表現値を生成する、ステップを更に含む、請求項３３記載の方法。
３７．前記の記憶した内容を組み合わせる前記のステップが更に、次式ＰＲＶ＝ＭＯＤ２ｎ（２Ａ＋ＭＯＤｎ（Ｂ−Ａ））ただし、ｎは整数、Ａは前記のトリガーパルスによって記憶された値、Ｂは前記の第２トリガーパルスによって記憶された値、ＰＲＶは生成された位相表現、を実行するステップを含む、請求項３６記載の方法。
３８．前記の入力信号の瞬時周波数を表現するデジタルコードを生成するステップで前記の生成ステップは２Ｐｉを法とする算法を用いて前記の入力信号の二つの連続する瞬時位相値の減算を行うことを含む、請求項３３記載の方法。
３９．ある修正係数を持ち前記のサンプリングパルスに関連する前記のトリガーパルスの変動によってもたらされたタイミング誤差を除くために前記の位相値を修正するステップを更に含み、前記の修正係数は前記のタイミング誤差と前記の位相値と関連する前記の周波数推定値の積に比例するものである、請求項３４記載の方法。
４０．前記の位相値と関連する前記の瞬時周波数推定値を発生するステップを更に含む、請求項３９記載の方法。
４１．前記の発生ステップは予定サンプリング周期だけ離れて発生する位相間の差を生成するステップを更に含む、請求項４０記載の方法。