JPH05500592A - 直接位相デジタル化 - Google Patents

直接位相デジタル化

Info

Publication number
JPH05500592A
JPH05500592A JP3505889A JP50588991A JPH05500592A JP H05500592 A JPH05500592 A JP H05500592A JP 3505889 A JP3505889 A JP 3505889A JP 50588991 A JP50588991 A JP 50588991A JP H05500592 A JPH05500592 A JP H05500592A
Authority
JP
Japan
Prior art keywords
frequency
value
trigger
pulse
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3505889A
Other languages
English (en)
Other versions
JP3174570B2 (ja
Inventor
ウィルキンソン デント,ポール
Original Assignee
テレフオンアクチーボラゲツト エル エム エリクソン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テレフオンアクチーボラゲツト エル エム エリクソン filed Critical テレフオンアクチーボラゲツト エル エム エリクソン
Publication of JPH05500592A publication Critical patent/JPH05500592A/ja
Application granted granted Critical
Publication of JP3174570B2 publication Critical patent/JP3174570B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/005Circuits for comparing the phase or frequency of two mutually-independent oscillations in which one of the oscillations is, or is converted into, a signal having a special waveform, e.g. triangular
    • H03D13/006Circuits for comparing the phase or frequency of two mutually-independent oscillations in which one of the oscillations is, or is converted into, a signal having a special waveform, e.g. triangular and by sampling this signal by narrow pulses obtained from the second oscillation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Measuring Phase Differences (AREA)
  • Magnetic Resonance Imaging Apparatus (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 直接位相デジタル化 発明の背景 本発明は、既知の基準信号に関連する受信電波信号のような信号の位相および/ または周波数の検出に関するもので、特に検出した受信信号の位相または周波数 をデジタル表示する方法や装置に関する。
AC電気信号またはパルス列の瞬時位相または瞬時周波数は、例えば位相または 周波数変調した電波信号を復調するためにマイクロコンピュータやデジタル信号 処理回路素子により数値処理を行う場合は、デジタルの形で直接に得られること か望ましい。
周波数は位相の時間微分なので、位相と周波数は数学的に密接な関係かある。従 って、もし位相をデジタル化する装置があれば、ある条件の下では周波数のデジ タル表現は、2Piを法とする(循環的)算術減法を用いて、位相の数値微分に よって得られる。またはある条件の下では周波数のデジタル化装置は、2Piを 法とする(循環的)算術加法を用いて、数値前積分によって位相のデジタル表現 を生成するのに用いてもよい。いずれの場合も、成功するかどうかは循環位相領 域を、同じ2Pi周期の循環デジタル領域またはガロワ場の正確にマツピングで きるかどうかにかかっている。例えば、位相を表現するのに8ピツトの2進数の 語を選んだ場合は、0から256の数字範囲が0から2Piラジアンの位相範囲 に正確に整合し、2Pi上の位相の循環が、255を1増やすと0に帰るという 8ビツトの二進数の語の循環によって正確に表現されなければならない。
従来のAC電気信号の位相をデジタル化する方法は、信号を基準信号と共にまず 位相比較器に入力し、この位相比較器は入力間の位相差に比例する出力電圧また は電流を生成させるものである。この信号の位相のアナログ的測度は、デジタル コードの形式で所要の数値を発生するためにアナログ/デジタル変換器に入力さ れてもよい。
上記の方法はアナログ回路の要素が必要である以外にいくらかの欠点がある。も し位相比較器の位相/電圧変換係数がA/D変換器の電圧/コード変換係数に正 確に整合しなければ、一方の循環領域から他方へのマツピングに誤差が生じ、微 分のようなその後の数値処理において誤差か拡大する。
アナログ周波数デスクリミネータの後にA/D変換器を置いて周波数をデジタル 化する同様の従来の方法は、同様の欠点を伴う。位相を得るために周波数を再積 分すると、デスクリミネータとA/D変換器との整合には実際上許容誤差がある ので、その結果は真の位相から離れる。
入力信号がかなりの量のノイズを含む時には、正しく作動する2Piの範囲を持 った位相比較回路の数は限られる。例えば、多くのサイクルにわたって信号の位 相を平均するような位相比較器を用いることは望ましくない。
0/360度の不連続的な領域では、連続的な位相は0度よりわずかに大きく3 60度よりわずかに小さい間でノイズによって交番するので、そのような回路は 全く間違った平均値180度を生じ得る。位相のように循環する量を平均すると いう問題を解決するためには、その瞬時値か必要である。その場合は、位相角の 正弦および余弦の計算を行い、それらを別々に平均し、その結果の逆正接を計算 するという循環平均か利用できよう。
ノイズの多い信号の2Piを法とする問題を解決する他の手段は、基準入力間に 90度の定常偏差を持つ二つの位相比較器を用いて、少なくともそのどちらかが 不確かな領域からはるかに離れるようにすることである。入力間の位相差の正弦 に比例する出力電圧を生成する型の位相比較器かよく用いられ、二つの直角位相 の比較器の出力が、それぞれ、位相角の正弦と余弦の測度である。
これらの信号はそのまま循環平均に適している。次に平均化された正弦と余弦の 信号を別々にデジタル化した後、逆正接の数値演算によって所望の位相数が得ら れよう。
このいわゆる1、Q、(同相および直角位相)法は、多数のアナログ要素と、二 つのA/D変換器と、逆正接の数値演算を必要とするので非常に複雑である。
純粋のデジタル論理要素を用いて信号の瞬時周波数を表現する値を生成する既知 の方法は、いわゆるカウンタ/デスクリミネータ法である。これは一定時間内に 起こる信号のゼロクロスする数(またはサイクル)を直接数える方法である。前 の結果を読み出した後、デジタルカウンタはゼロにリセットされ、それからある 一定時間入力信号のゼロクロス回数を数え、次の数を生成する。
このカウンタ/デスクリミネータが持つ問題は、周波数を精度よく決定するのに 長いカウント時間がかかることである。例えば、1%の測定精度が必要であれば 、入力信号が約100回ゼロクロスするだけのカウント時間がかかる。従って、 新しい周波数測定値を得る速さは信号周波数の約1/100に制限される。さら に測定周期内の信号周波数の変動は見れない。
このデジタルカウンタ/デスクリミネータの持つ欠点は、時間分割を入力信号の サイクル単位に限定する必要があることにも起因する。もし端数のサイクル分割 かできるなら所定の測定精度はさらに短時間で達成される。
デジタルの周期測定では、信号の一つまたは多数のサイクル単位の持続時間の測 定は非常に高周波のクロックのサイクルを数えることによって行われるので、端 数のサイクルの精度か得られる。周期の逆数は周波数の測度である。
デジタルの周期測定では信号かゼロクロスを行うと、カウンタをゼロにリセット する前に前回のカウントを読み出す。それからまたカウントが行われ、次のゼロ クロスで新しい周期の測定値が読み出され、以下間じことか繰り返される。
デジタルの周期測定が持つ欠点は、逆数の演算をする必要があり、また測定が行 われる周期は規則的でなく信号自身によって決定されることである。この操作は 自然サンプリングと呼ばれる。雑音の多いまたは変化しやすい信号の関数ではな い規則的なサンプリング間隔で、信号のサンプルを取りデジタル化することか非 常に望まし発明の概要 本発明は所定の間隔で、基準クロック信号またはパルス列に関連して、AC信号 またはパルス列の位相角を2Piを法とする形式で正しく表現する値を直接に発 生するような電気回路に関するものである。さらに瞬時周波数のデジタル表現を 発生するためには、この発生した位相値は2Piを法とする算法を用いた数値微 分または他の処理に適している。
本発明の回路の主な特長は、入力信号周波数、基準クロック周波数および位相サ ンプリング周波数が実際的な制限内で独立に選ばれ、それらの間には特別の関係 を必要としないことである。本発明の回路の他の特長は、回路が全てデジタル論 理要素で構成されることである。
従って本発明の目的は、基準クロック信号に関連したAC信号の瞬時位相角を、 2Piを法とする形式で表現するデジタル値を所定の時間間隔で発生する、電子 装置を提供することである。
さらに本発明の他の目的は、AC信号の瞬時周波数のデジタル値表現を発生する ために、2Piを法とする算法を用いて生成された瞬時位相角の値の数値微分を 実行し得る電子装置を提供することである。
本発明の他の目的は、AC信号の瞬時位相角のデジタル値表現を生成する電子装 置を提供することであって、入力信号周波数、基準クロック周波数および位相サ ンプリング周波数は独立に選ばれ、電子装置を用いて瞬時位相角の値を得るに当 たって、それらの間に特別の関係を必要としない。
本発明の更に他の目的は、入力AC信号の瞬時位相または瞬時周波数のいずれか のデジタル値を生成する電子装置を提供し、前に述へた従来の位相/周波数デジ タル化装置の欠点を克服することである。
これらのまたは他の目的は本発明によって達成されるが、本発明は所定のサンプ リングの瞬間に、基準周波数信号に関連する電気信号の瞬時位相をデジタルコー ドとして表現する数値を決定するための、電気回路を提供するものである。繰り 返すカウントサイクル周波数で基準周波数信号を割ることによって得られる値を 表現する記憶されたカウントを、連続的に発生するためのカウンタ回路が提供さ れる。このカウントサイクル繰り返し周波数は、電気信号の期待中心周波数と同 程度である。トリが一ユニットかアーミング入力でサンプリングパルスを受け、 点火入力で電気信号を移行すると、これに応してトリガーパルスを生成するトリ ガーユニットが提供される。中間レジスタがトリガーパルスを受けると、これに 応じて中間レジスタはカウンタ回路の瞬時状態を記憶する。カウンタ回路の瞬時 状態は、電気信号の瞬時位相値と一致する。累積した位相の定常偏差値を除くこ とによって中間レジスタ内の数値を修正する修正回路を提供する。位相の定常偏 差値は、サンプリングパルス間の予定時間周期と、カウンタ・サイクルの反復周 波数と電気信号の期待中心周波数の間の予定周波数との積である。カウンタ回路 の修正された数値を記憶するために出力レジスタが提供される。次のサンプリン グパルスが発生すると、この数値は中間レジスターから転送され、また中間レジ スタ内でカウンタ回路の次の瞬時状態が記憶される。
図面の簡単な説明 第1図は本発明のデジタル化回路のブロック図を示す。
第2図は本発明のトリガ回路の望ましい実施例を示す。
第3図は本発明のデジタル化回路の他の実施例のブロック図を示す。
第4図は非線形修正ユニットおよび周波数推定器を含む本発明のデジタル化回路 のブロック図を示す。
第5a図および第5b図は本発明の周波数推定器の別の実施例を示す。
望ましい実施例の詳細な説明 先ず本発明の原理を適用した回路の簡単なブロック図、第1図を参照する。期待 信号周波数の整数倍、望ましくは二進数の基準クロック周波数lOか生成される 。基準クロック周波数10はデジタルカウンター12に入力される。このカウン ターは基準クロック周波数をこの整数倍で割って、期待信号周波数と同じ速度で 繰り返すデバイダ−カウントサイクルを生成する。入力信号のゼロクロスか起こ ると、カウンター12の状態を記録することによって出力値か生成される。上記 の既知の方法とは対照的に、デジタルカウンター12は周期的にリセットされず 、測定の間も増加を続ける。さらに、二つの事象か発生すると起動するトリが一 回路14によって、カウンター状態の記録か行われる。
トリガー回路14は先ず、測定の合図をするサンプリングパルス16によってア ームされなければならない。
一度アームされた後は、入力信号18の次のゼロクロスが起こるとトリが一回路 14は点火される。点火によってトリガー回路14が生成する出カドリガーパル ス20は、その瞬間にカウンター12の状態を中間保持レジスターすなわちラッ チ22に転送する。別の実施例では、ラッチを1ビツト増やし、トリが−の瞬間 に基準クロック周波数IOが負と正のどちらの半サイクルにあるかを記録すれば 、タイミングの精度をもう1ビツト増やすことかできよう。または、この追加を 改善して1ビット以上タイミング精度を上げるためには、例えばのこぎり歯また は他のアナログ波形のような二つ以上の電圧状態を持ち、A/D変換器のような 手段を用いて状態を1ビットよりはるかに高い精度に数値化する、基準信号波形 を用いればよい。
中間ラッチ22の内容は、次のサンプリングパルス16がトリガー回路14に入 ってアームするまで保たれる。
この時点てラッチの内容はデジタルの加算器/減算器25に送られ、さらに、次 の測定によって置き換えられる前に出力1.シスターすなわち出力ラッチ24へ 送られる。
このようにして1サンプル遅れて、そして外部から入るサンプリングパルス16 によって決定する規則的な速度で、測定値は出力レジスター24に現れる。
もし期待信号周波数がカウンター12の分割サイクル繰り返し周波数に正確に等 しければ、ゼロクロスは常に同じ基準カウンター状態で発生し、それはまた基準 クロック周波数IOに関連する信号の任意の位相に依存する。
例えばカウンター12が64で割ると仮定すると、カウンター12か生成する数 列は29.29.29.、、となろう。
もし期待信号周波数か分割サイクル繰り返し周波数よりも低ければ、ゼロクロス はサンプリングの度に累積的に遅く発生して、例えば29.32.35.38.  。
62、■、4.711.となり、カウンターは63で循環する。
この例ではサンプル毎の正確な期待増分は、周波数定常偏差の64倍にサンプル 間の時間を掛けたものに等しい。例えば、期待名目信号周波数か基準カウンター 繰り返し周波数より1000Hz低く、サンプリング速度が256Hzであれば 、サンプル間の期待増分は1000/256=3 29/32である。
入力信号の名目中心周波数がNビットのデジタル基準カウンターの繰り返し周期 に等しければ、すなわち、カウンターが純二進数であるとしてf。割る2Nに等 しければ、連続した位相測定値は同じ値になる。実際には正確に期待名目入力信 号周波数の2N倍の出力周波数を持つ基準クロックはなかなか得られない。従っ てその代わりに、最も近い利用可能な周波数を用いることが望ましい。この誤差 は固定していて分かっているので、得られた位相測定値は連続サンプル間に累進 的に増加するある量だけ誤差があることか予め予測できる。
例えば、基準周波数を2Nで割った値(基準デバイダ−繰り返しカウンターサイ クル)と名目入力信号周波数との差が1秒当たり100サイクルならば、中心入 力周波数が正確でも位相測定値は1秒当たり100”2Piの速度で変化する。
従って、サンプリング速度が1秒当たり1000てあれば、位相の誤差は各サン プル間で100°2 P i / 1000 = P i / 5の速度で増加 する。
この累進的に増加するが完全に予測出来る誤差は、図1に示す回路で除去できる 。
カウンター12が63で循環する上記の例で期待増分3 29/32か整数でな いものを選んだのは、端数部分を表現するために仮定の小数点の右側に精度を延 長することによっても累積増分が予測できるということを例示するためである。
上記の例では、小数点の左側に6ヒツトと小数点の右側に5ビツトの二進数のア キュムレータ23を用いて、数字を1/32の単位で表してもよい。
アキュムレータは各サンプル毎に次のデジタルコードで増加する。
000011.11101すなわち3 29/32゜デジタルアキュムレータ2 3は、各サンプルパルス毎にサンプル周期当り既知の系統的な位相誤差増分、す なわち上記の例ではP115だけ増加する。従ってPi15.2Pi15,3P i15,4Pi15.0 (桁上がりは無視する)Pi15.などと累進して循 環する。次に、デジタル加算器/減算器によってアキュムレータ23の値は位相 の測定値から差し引かれて修正結果を生成するが、これも正確な名目入力周波数 に対して連続サンプルパルスでは一定値である。平均回転は、基準クロック周波 数IOが入力信号の中心周波数との正確な関連から離れて系統的な周波数偏差を 生じることによって起こるが、こうして取り除かれる。
アキュムレータ23のビット語長を必要なだけ大きくすれば、端数周波数誤差を 所望の精度で表現できることが分かる。アキュムレータ23は、中間ラッチ22 に記録されるNまたはN+1ビツトの周波数測定値よりも大きい精度のビット数 を持つことかできる。原理的にはアキュムレータ23の最上位のNまたはN+1 ビツトだけか、デジタル加算器/減算器25で修正のために用いられる。し7か しアキコムレータか使用した値を丸めることによって生じる余分の小さい誤差を 少なくするために、N(またはN+1)よりもう1または2ビット余分に使って 、加算器/減算器25からの出力値の精度を長さLビットに拡張するとよい。た だしLはN(またはN+1)よりもやや大きい、例えばN+2ビットである。
アキコムレータの拡張の精度NまたはN+1ビツトより大志くシ、なくても系統 的な周波数誤差を正確に表現できる場合には、アキュムレータすなわち加算器/ 減算器の語長を延ばす必要はない。
アキュムレータ23の値は特定された名目中心周波数での系統的位相定常偏差を 正確に表すか、これは基準からの系統的周波数定常偏差のためにこの時点までに 累積されている。アキコムし・−夕23の増分は、サンプリング間隔中に累積さ れた系統的周波数定常偏差かあるためにサンプリングサイクル毎に加えられる、 追加の位相循環を表す。結果を出力レジスター24に移す前に累積位相定常偏差 を位相測定から差し引けば、系統的周波数誤差および比例しないサンプリング速 度は共に修正される。
従って、信号の中心周波数、基準周波数およびサンプリング速度を互いに独立に 、実際的な妥当な限度内で選ぶことかできる。さらに非規則性が系統的でかつ既 知であると仮定すれば、サンプル間の周期を変えることによって系統的位相誤差 の成分を予知し、差し引くことかてきる。
第1図のデジタルカウンター12は、望ましくは「グレイコート」を用いる。グ レイコード・カウント列というのは、各カウントの間て多段術のカウンターの一 つの桁だけか変化するものである。例えば、十進数列 −〇、1,2,3,4, 5,6,7,8,9,19,18゜+7.16,15,14,13,12.+1 .to、20.2+、22.23 − かグレイコードである。二進数を用いて 、グレイコートと正規の二進数との違いをo oooo ooo。
11 Loll 1110 1311011ol1 正規二進コードでは、カウンター12が増加するその瞬間にトリガーパルスか発 生した場合、いくつかの桁か一度に変わることがある。例えば、0111(7) から1000(8)へ変化する。各ビットか有限のわずかに異なる速度で変化す る危険かある。この変化により、いくつかのヒツトは変化したか池は変化しない というように、誤った値をラッチする場合かある。例えば、0111 (7)か ら1000(8)への変化において、もし最上位のビットが残りのビットよりも やや早く変化すると、誤った状fi11.11(15)かラッチされる可能性が ある。しかしグレイコード法を用いると、一度に1ビットだけか変化する。従っ て、カウンター12の変化の途中にトリガーパルスか発生した場合に、ラッチさ れる可能性かあるのは以前の値か新しい値の二つだけであって、どちらも同じよ うに起こり得る。グレイコード化カウンター列を用いると、位相値の加算/減算 のようなその後の演算を容易にするためにグレイ/二進の変換か必要である。従 って、中間ラッチ22と出力ラッチ25の間にグレイ/二進の変換器26を用い るとよい。
第1図で必要とするトリガー回路14は第2図に示す論理図のようなものでよい 。第2図を参照すると、最初にエツジトリが−(D型)されるラッチ26はクロ ック入力に接続されたサンプリングパルス源16と、データ入力に固定した「1 」レベルとを持つ。サンプリングパルスのエツジ発生するとデータのNJ レベ ルはQ出力に送られ、ここから更に第2のエツジトリガーされるラッチ28のデ ータ入力に接続される。ラッチ28のクロック入力は入力信号18によって駆動 される。こうしてトリが一回路I4かアームされた後、入力信号I8の次のエツ ジまたはゼロクロスか発生すると、点火ラッチ28のQ出力に「1」レベルか現 れる。この出力か第1図で必要とされる中間ラッチ22へのトリガーパルス出力 である。
トリが一回路I4か点火すると、適当なリセットパルスによってトリガー回路1 4を初期状態に戻す必要かある。これは例えば、ファイア−ラッチ28のQ出力 からのトリガーパルスを、二つのシフトレジスター30を経て遅らせることによ って生成される。シフトレジスタ30は高い基準クロック周波数によってクロッ クされ、アーミングラッチ26とファイア−ラッチ28の両方へのリセットパル スを生成する。ファイア−ラッチ28からのトリガーパルスは、基準クロック周 波数10とは特別な時間関係をもっていないので、基準クロックのエツジよりや や前に発生することかでき、第1シフトレジスターの遅延段階から出る際にほと んどまたは全く遅れがない。従って二段階のシフトレジスター遅延は、出カドリ ガーパルスとリセットパルスとか必ず少なくとも1基準クロツクサイクルの長さ を持ち、消滅するほど短くなることがないようにするのに用いられる。
本発明の更に多くの可能な実施例を挙げることかできよう。前に述べた別の実施 例は、位相の測定精度を1ビット以上増すために、トリガーパルスが発生した瞬 間におけるカウンター12の状態だけでなく、トリガーの瞬間の基準クロック波 形の状態も中間保持ラッチ22に記録するものであった。この実施例の最も簡単 な場合に必要なのは、方形波クロック波形の高/低状態を記録することだけであ り、分解度が1ビツト増加する。更に分解度を高めるために、階段状または連続 傾斜(のこぎり波)のような2電圧状態以上を持つ波形を、違った状態を弁別す る装置、例えば適当なA/D変換器と共に用いる事ができる。
更に入力信号の正負両方向のエツジまたはゼロクロスを用いるのもよい。トリガ ー回路14がアームされた後でとちらか速く来た方の極性のエツジによって点火 されるようにするのもよい。これは位相を数値化した所望のサンプリング瞬間に 時間的に最も近いエツジがよいということである。この場合どちらの極性かトリ が−を点火したかを記録したり、例えば最上位ビット(MSB)を反転させるこ とによって、0または180度で得られた位相値を修正したりする必要かある。
第3図は、入力信号の両エツジを用いて数値化をトリガーする、本発明の一つの 構成を示す。サンプリングパルス16か発生すると、二つの異なったI・リガー 回路30.32は同時にアームされ、更にそれぞれ正方向か負方向の入力信号1 8が発生すると点火される。
出カドリガーラインはORゲート36によって論理的にORされ、どちらかのト リが−が起こった時に基準カウンター状態が第1ラツチ22にラッチされる。更 にこの事象か発生するとトリガー回路30.32は共にリセットされ、再び点火 されるためには新しいサンプリングパルス16が必要になる。この動作によって 、アーミングのあとで点火されるべき最初の方だけか確実に点火される。リセッ ト/リセット・フリップフロップ34は二つのトリが一回路30.32のどちら が点火されたかを記録する。
位相を決定するのは入力信号の正方向であり、負方向は名目上のその中間(18 0度)で起こると仮定すれば、負方向の信号のエツジで測定か行われた場合は位 相測定を180度だけ修正する必要がある。次のサンプリングパルスか発生した 時に、出力ラッチ24に結果をラッチする前に負方向が両方のトリガーを点火し た場合は、XORゲート38を用いてフリップ・フロップ34とMSB(0度か 180度を表す)とを排他的ORすることにより、位相測定値の最上位ビットを 反転させてこの修正を行う。
入力信号の正または負方向の端面によってそれぞれトリガーされる二つのトリガ ー回路を用い、また二つのラッチに別々にカウンターの状態を記録することによ って、位相の分解度すなわち精度はややよくなる。次に二つの結果を組み合せて 、1ビット長い位相語にしてもよい。
二つの結果の組み合せは例えば次式のように行ってもよい。
位相=MOD2n (2*A十MODn (B−A))ただしAは一方の極性( n法として測定された、恐らく2の累乗)のゼロクロスによってトリガーされた ラッチの内容であり、Bは他方の極性セロクロスによってトリガーされたラッチ からの同様な値である。
nを法としてで計算された差B−Aは、A(1ピツト左にシフトされたA)の値 の2倍に加えられる。この2nを法として得られた結果は、1ビット大きい語長 の位相を表現する。さらにトリガー回路14か最後にサンプリング周期で点火さ れない時は出力ラッチ24にはストローブか生成されないように調整すれば、入 力信号が異常かまたは余りにも弱くてよりよい推定か出来ない場合には、前の値 が保持される。位相デジタル化回路の中で数値微分を計算するかまたは後で数値 処理をすれば、さらに高次の保持アルゴリズムを実施できよう。後者の場合は、 回路によって1ビツトのフラッグか立てられ、最後にサンプリング周期の間にト リガーパルスが発生したかどうかを示す。
さらに本抛明の他の実施例は、入力信号の瞬時周波数を表現するデジタルコード を生成するために、出力ラッチ24に記憶された修正デジタル値を受ける演算ユ ニットを含む。このユニットは2Piを法とする演算を使って、事実上瞬時位相 値の微分に等しい二つの連続する瞬時位相値の減算を行う。
利用可能な周波数基準10および/またはサンプリングロックパルス16に関連 する入力信号18の位相は任意なので、入力信号18のゼロクロスか実際に発生 するのは所望のサンプリングの瞬間から時間的にずれているかも知れない。この ずれは、−極性だけのゼロクロスが用いられる場合には、入力信号の周波数の名 目上の1サイクルまで、また両極性か用いられる場合は名目上の半サイクルまて である。次にこのサンプリングタイミング誤差は、入力信号18の追加の位相循 環に等しい位相測定誤差を引き起こすか、これは基準クロック周波数lOとの周 波数の差に追加の時間を掛けた値のためである。
もしその結果として生じる0−1サイクルまたは0−1/2サイクルの時間の乱 れがサンプリング周期に比べて小さく、信号の周波数定常偏差か基準クロック周 波数lOに比べて小さければ、この追加の誤差は二つの小さな量の積に比例して おり、従って無視してよい。しかしシステムか入力信号の名目周波数と基準クロ ック周波数との大きな系統的定常偏差の下で作動するように設計されている場合 や、サンプリング速度が入力信号周波数のかなりの部分を占めている場合や、ま たはその両方の場合のように、どちらかの量が大きければこの形の誤差を除くた めにはっきりした修正を行う必要がある。
必要な修正は、トリガーが点火された所望のサンプリング瞬間よ、りも早くまた は遅く発生する時間dT(全サンプリングTの一部)と、全サンプリング周期で の信号の期待位相定常偏差dFとの積である。この修正は下記の式によって表さ れる。
過剰修正= d F * d T/T −例として、所望のサンプリング瞬間と基準カウンター値か0の時とか一致する 場合を述べる。この場合dTは、中間ラッチ22にラッチされた位相値によって 与えられる。そうでない場合dTは、サンプリングパルス16発生時にデジタル カウンター12の値を中間ラッチの値から引いたものによって与えられる。サン プリング周期中に発生する基準に対する信号の位相定常偏差dFは、周波数定常 偏差に比例する。それは期待系統的周波数定常偏差の固定した名目値のみを使え ば十分てあろう。または、入力信号の周波数か広い範囲にわたって変動する場合 には、瞬時周波数の推定値を用いる必要かあろう。
本発明か位相測定値を数値微分することによって周波数を決定するのに用いられ る実施例ては、そのような推定はすでに可能であろう。本発明の実施例において 、非線′修正を適用したそのような方法を示すブロック図を第4図に示す。
第4図の非線形修正を用いた実施例に関して、任意の非線形修正ユニット40は 第1図の実施例に用いられたデジタルアキュムレータの補足的な要素と見なして よい。
しかし非線形修正ユニット40を使用するためにデジタルアキュムレータ技術を 用いる必要はないということに注意すべきである。第1図のデジタルアキュムレ ータ23は、期待信号と基準カウンター値の間の周波数の差に相当する、系統的 に増加する(回転する)位相値を計算する。次にこの値は測定した位相から差し 引かれ、基準カウンター12か名目信号に等しい周期を持ったならば得られるは ずの値とほぼ等しい修正位相値を得る。
所望の規則的なサンプリング瞬間に対するトリガーパルスに大きな時間孔れか起 こらなければ、上記の修正で十分である。さらにトリガーパルスの発生の時に大 きな時間の乱れはあるか、取り除くべき系統的周波数誤差か小さいかまたは全く ない場合には、非線形修正は不必要であろう。しかしながら非線形効果の大きさ は時間誤差dTと周波数定常偏差dFとの積に比例するので、時間の乱れと系統 的周波数定常偏差か共に大きい場合には第4図に述へた非線形修正法が望ましい 。
図4の非線形修正ユニット40は加算器/減算器42と乗算器44とを含む。周 波数の推定を行うために周波数推定器46かあり、比較器47、アキュムレータ 48、およびループフィルター48を含む。
非線形修正を行うためには、サンプリング時間誤差dTと掛算するために周波数 定常偏差dFの推定か必要である。第4図は瞬時の周波数誤差を推定する一方法 として、周波数推定器46を使う場合を図示しており、別名をデジタル位相ロッ クループという。周波数推定器46は、あらゆる静的な系統的周波数定常偏差に 加えて、例えば入力信号の送り端にかかる変調のために生しるあらゆる動的な変 化する要素を全て推定する。もちろん第1図のデジタルアキュムレータ23か用 いられる場合のように、静的で系統的な要素か予め知られていれば、その結果か 第4図のデジタル位相ロックループに入る前にこのデジタルアキュムレータ技術 によって取り除くことかでき、後は残りの動的要素を推定するたけである。この 動的要素は静的要素に加算されて、非線形修正ユニット40に入る全瞬時周波数 誤差dFが得られる。動的要素が小さく、静的要素が比較的に大きい場合には、 非線形修正のdFの値として静的要素だけを用いて十分てあろう。しかしデジタ ル位相ロックループは瞬時周波数定常偏差の静的および動的な要素を共に推定す るので、デジタルアキュムレータ23は必ずしも全ての場合に必要ではない。
第4図に示す回路の所望の最終結果は、実のところ既知の名目値に対する信号周 波数の瞬時的な偏差の速度である。周波数推定器46のデジタル位相ロックルー プは、基準カウンター周波数に対する入力信号18の瞬時的な偏差の測度を生成 するか、これは名目周波数からの所望の偏差と、基準カウンター周波数に対する 名目周波数の一定の差とを加えたものと等しい。従って基準周波数からの一定の 誤差は、もしOてなければ、所望の結果をさらに処理する前に周波数推定値dF から差し引かれる。
この場合、第1図で増加する位相修正値を位相の測定値から差し引いたのとは異 なり、静的周波数定常偏差に相当する一定値は周波数の測定値から前もって差し 引かれている。しかしもし第4図のシステムから位相出力値か欲しければ、既知 の静的周波数誤差による系統的定常偏差を差し引くために、非線形修正ユニット 40からの修正位相値を、もし必要であれば第1図のようにデジタルアキュムレ ータの出力と組み合わせてもよい。
第5a図および$5b図は得られた位相測定値から周波数推定値を得るための装 置を示しており、第5a図および第5b図に図示されたどの装置も第4図の周波 数推定器46の別の実施例として用いてもよい。
第5a図は連続する入力サンプルを数値的に差し引くことによって、位相の測定 値から周波数の推定値を得る装置を図示する。第5a図の装置は、1サンプル周 期離れた、隣接の位相角測定値を差し引くことによって、位相角の変化速度を決 定する。nビットの減算器52は、現在の位相測定値0/iから遅延した位相測 定値0 / i−りを差し引く。遅延した位相測定値0 / i −Lは遅延ユ ニット50を通る位相の測定値から得られるが、これは予め定めたサンプリング 周期だけ位相の測定値を遅らせるものである。最終結果はその後デジタルフィル ター54を通り、ここが次に所望の周波数推定値を出力する。
第5b図の装置では、デジタル位相ロックループ回路を用いて、位相の測定値か ら周波数推定値を得る。この装置はnビットの減算器56によって、アキュムレ ータ57にある値から位相を測定した入力サンプルを差し引(。アキュムレータ 57は入力する位相サンプルと記憶値との角度誤差を測り、二つの値が整合する ように修正ユニット58によって修正が行われる。整合すれば、入力位相角列の 循環周波数の推定値が得られる。入力周波数か一定ならば、出力結果は演算に用 いられた桁数だけの精度がある。しかし例えばノイズの多い電波信号のように、 入力列の位相角の循環速度が完全に一定ではなければ、アキュムレータ57と修 正ユニット58は入力列の値と記憶値との誤差を連続的に修正する。こうして得 られる推定値はその特定の瞬間だけの入力周波数の推定値である。
本発明の特定の実施例をこれまで説明し図示したか、この技術に精通した人によ って変形されることがあるので、本発明はこれに限定されないと考えるへきであ る。
本応用例はここに開示され、請求された発明に基づく意図と範囲内にある全ての 変形を予期しているものである。
ρ簡 十 メー L−−−−〜−−−−−−−−ゴ 浄書(内容Iこ変更なし) 要約書 基準周波数信号に関連する電気入力信号の瞬時位相を表現するデジタル値を生成 する電気回路。回路は記憶されたカウントを連続的に発生するためのデジタルカ ウンターを含むか、このカウントは電気入力信号の期待中心周波数と同程度に繰 り返すカウントサイクル周波数で基準周波数信号を割って得られる値を表現する ものである。
l・リガーユニットは、トリガーユニットかサンプリングパルスと電気入力信号 の移行エツジとを受けると、トリガーパルスを生成する。中間レジスターはトリ ガーパルスを受けるとカウンター回路の瞬時状態を記憶する。カウンター回路の 瞬時状態は電気入力信号の瞬時位相値に相当する。累積周波数定常偏差値を取り 除くことによって中間レジスターの結果の数値を修正するための修正回路か提供 される。カウンター回路の修正された結果の数値を記憶する出力レジスターか提 供される。
手続補正書(岐) 1−事件の表示 直接位相デジタル化 テレフォンアクチーボラゲット エル エム エリクソン4−代理人 5−補正命令の日付 6、補正により増加する請求項の数 7−補正の対象 明細書及び請求の範囲翻訳文 8− 補正の内容 別紙のとおり 手M −m 正書坊珂 4年9月8日

Claims (41)

    【特許請求の範囲】
  1. 1.基準周波数信号に対する電気信号の瞬時位相をデジタルコードで表現する数 値を、所定のサンプリング瞬間に決定する電気回路で、 繰り返すカウントサイクル周波数で前記の基準周波数信号を割ることによって得 られる値を表現する記憶カウントを継続的に発生するカウンター手段で、前記の カウントサイクル繰り返し周波数は前記の電気信号の期待中心周波数と同程度の もの、 サンプリングパルスと前記の電気信号の移行とを受けることによってトリガーパ ルスを生成するトリガー手段、および 前記のカウンター手段の瞬時状態を記憶する第1記憶手段で、前記のカウンター 手段の瞬時状態は前記の第1レジスター手段が前記のトリガーパルスを受けてか ら前記の第1レジスター手段に転送され、前記の瞬時状態は前記の電気信号の瞬 時周波数値に相当するもの、を含む電気回路。
  2. 2.累積する位相定常偏差値を取り除くことによって前記の第1レジスター手段 の結果の数値を修正する修正手段で、前記の位相定常偏差値はサンプリングパル ス間の予定時間周期と、前記のカウンターサイクル繰り返し周波数と前記の電気 信号の期待中心周波数との予定周波数差の積であるもの、 次のサンプリングパルスの発生に応じて前記の第1レジスター手段から転送され る前記のカウンター手段の前記の修正された結果の数値を記憶する第2レジスタ ー手段で、前記の次のサンプリングパルスの前記の発生は前記の第1レジスター 手段に前記のカウンター手段の次の瞬時状態を記憶させるもの を更に含む、請求項1記載の電気回路。
  3. 3.前記のトリガー手段が、 前記のサンプリングパルスを受けてセット信号を生成することによってセットさ れる第1移行トリガー装置、前記の電気信号の前記の移行を受けることによって セットされる第2移行トリガー手段、前記のトリガーパルスは前記の第2移行ト リガー装置が前記の第1移行トリガー手段からの前記のセット信号と前記の電気 信号の前記の移行の両方を受けると前記の第2移行トリガー装置によって生成さ れ、前記のトリガーパルスは前記の第1および第2移行トリガー装置をリセット するものを含む、請求項2記載の電気回路。
  4. 4.前記の第1および第2移行トリガー装置がフリップ・フロップを含む、請求 項3記載の電気回路。
  5. 5.前記のサンプリングおよび前記の電気信号の第2移行を受けることによって 第2トリガーパルスを生成する第2トリガー手段で、前記の第2移行は前記のト リガー手段の前記の第2入力に受ける前記の電気信号の前記の移行と逆であるも の、 前記のカウンター手段の前記の瞬時状態を記憶する第3レジスター手段で、前記 のカウンター手段の前記の瞬時状態は前記の第3レジスター手段が前記の第2ト リガーパルスを受けることによって前記の第3レジスター手段に転送されるもの 、および前記の第1レジスター手段と前記の第3レジスター手段の内容を組み合 わせて出力値を生成する手段、 を更に含む、請求項3記載の電気回路。
  6. 6.前記の修正手段は前記の予定時間周期と前記の予定周波数差の積に比例する 値だけサンプリングパルス間に内容が増加するデジタルアキュムレータを含み、 前記のアキュムレータの内容を前記の測定位相値に加えまたは差し引いて前記の 累積位相定常偏差を取り除く、請求項2記載の電気回路。
  7. 7.前記の電気信号の瞬時周波数を表現するデジタルコードを生成する手段で、 前記の生成手段は2Piを法とする算法を用いて二つの連続する瞬時位相値の減 算を行うものを更に含む、請求項2記載の電気。
  8. 8.前記のトリガー手段が、 前記のサンプリングパルスと前記の電気信号の正方向の移行とを受けることによ って第1部分のトリガーパルスを生成する第1トリガー回路、 前記のサンプリングパルスと前記の電気信号の負方向の移行とを受けることによ って第2部分トリガーパルスを生成する第2トリガー回路、 前記の第1または第2の部分トリガーパルスのいずれかを前記のトリガーパルス として通過させるOR回路、および 前記の第2トリガー回路が前記の電気信号の負方向の移行を受けることによって 前記のトリガーパルスが生成されるのに応じて修正信号を生成するフリップ・フ ロップ、 を含む、請求項1記載の電気回路。
  9. 9.前記の修正信号を受けることによって前記の第1レジスター手段に記憶され る前記のカウンター手段の前記の瞬時状態を180°修正するための修正手段を 更に含む、請求項8記載の電気回路。
  10. 10.前記の修正手段が前記の瞬時状態の最上位ビットを反転させるためのXO R回路を含む、請求項9記載の電気回路。
  11. 11.前記のサンプリングパルスに関連する前記のトリガーパルスの変動によっ てもたらされるタイミング誤差を除くように前記の結果の数値を修正する前記の 第2レジスター手段に結合され、前記のタイミング誤差と前記の結果の数値に関 連する瞬時周波数推定値との積に比例する修正係数を持つ第2修正手段を更に含 む、請求項2記載の電気回路。
  12. 12.前記の結果の数値に関連する前記の瞬時周波数値を発生するための前記の 第2修正手段に結合される周波数推定器を更に含む、請求項11記載の電気回路 。
  13. 13.前記の周波数推定手段がデジタル位相ロックループ回路を含む、請求項1 2記載の電気回路。
  14. 14.前記の周波数推定手段が予定サンプリング周期だけ離れて発生する位相値 間の差を生成する減算手段を含む、請求項12記載の電気回路。
  15. 15.前記のカウンター手段がグレイコードカウンター列を生成する、請求項1 記載の電気回路。
  16. 16.前記の第1レジスター手段と前記の第2レジスター手段間に結合されたグ レイ/二進変換器を更に含む、請求項15記載の電気回路。
  17. 17.基準周波数に関連する入力信号の瞬時位相を表現するデジタル値を生成す る電気回路で、繰り返しカウントサイクル周波数で前記の基準周波数を割ること によって得られる値を表現する記憶カウントを連続的に発生するデジタルカウン ター、サンプリングパルスでアームされ前記の入力信号のゼロクロス移行で点火 されることによってトリガーパルスを生成するトリガー回路、および 前記のトリガーパルスを受けることによって前記のデジタルカウンターが発生す る前記の値を記憶するための第1記憶ラッチで、前記の記憶値は前記の入力信号 の瞬時位相値に相当するもの、 を含む電気回路。
  18. 18.前記のサンプリングパルス発生毎に予定の周波数誤差値だけ増加するデジ タルアキュムレータで、前記の位相誤差値はサンプリングパルス間の予定時間周 期と前記の繰り返しカウントサイクル周波数と前記の入力信号の期待中心周波数 の間の予定周波数差との積であるもの、 前記の位相誤差値を記憶値から取り除いて修正位相値を生成するデジタル加算器 /減算器、次のサンプリングパルスの発生に応じて前記の修正位相値を記憶する 出力記憶ラッチ、 を更に含む、請求項17記載の電気回路。
  19. 19.前記のトリガーパルスが発生した時に前記の基準周波数が負と正のどちら の半サイクルにあったかを記録するための専用ビットを前記の第1記憶ラッチが 含む、請求項17記載の電気回路。
  20. 20.前記のトリガー回路が、 一定の高位信号源からの高位信号と前記のサンプリングパルスを受けることによ ってセット信号を生成する第1フリップ・フロップ、 前記のセット信号と前記の入力信号の前記のゼロクロス移行とを受けることによ って前記のトリガーパルスを生成する第2フリップ・フロップ、および前記のト リガーパルスより遅れたリセットパルスを生成する遅延回路で、前記の第1およ び第2フリップ・フロップは前記の遅延リセットパルスを受けると同時にリセッ トするもの、 を含む、請求項17記載の電気回路。
  21. 21.前記のサンプリングパルスと前記の入力信号の別のゼロクロス移行とを受 けることによって第2トリガーパルスを生成する第2トリガー回路で、前記の別 のゼロクロス移行は前記の入力信号の前記のゼロクロス移行と逆極性であるもの 、 前記の第2トリガー信号を受けることによって前記のカウンター回路の別の値を 記憶する第2記憶ラッチ、および前記の第1記憶ラッチと前記の第2記憶ラッチ の内容を組み合わせて位相を表現する値を生成する組み合せ回路、 を更に含む、請求項17記載の電気回路。
  22. 22.前記の組み合せ回路が、次式 PRV=MOD2n(2A+MODn(B−A))ただし、nは整数、Aは前記 の第1記憶ラッチの内容、Bは前記の第2記憶ラッチの内容、PRVは生成され た位相を表現する値、を実行することによって前記の第1および第2記憶ラッチ の内容を組み合わせる、請求項21記載の電気回路。
  23. 23.前記の入力信号の瞬時周波数を表現するデジタルコードを生成する手段で 、その生成手段は2Piを法とする算法を用いて前記の入力信号の二つの連続す る瞬時位相値をの減算を行うものを更に含む、請求項17記載の電気回路。
  24. 24.前記のトリガー回路が、 前記のサンプリングパルスと前記の入力信号の正方向への移行とを受けることに よって正の移行トリガーパルスを生成する正移行トリガー回路、前記のサンプリ ングパルスと前記の入力信号の負方向の移行とを受けることによって負の移行ト リガーパルスを生成する負移行トリガー回路、前記の正移行トリガーパルスまた は前記の負移行トリガーパルスのいずれかを前記のトリガーパルスとして通過さ せるORゲート、 前記の負移行トリガー回路が前記の電気信号の前記の負方向の移行を受けること によって前記のトリガーパルスが生成されるのに応じて修正信号を生成するフリ ップフロップ、 を含む、請求項17記載の電気回路。
  25. 25.前記の修正信号を受けることによって前記の第1記憶ラッチの前記の記憶 値を180度修正する修正手段を更に含む、請求項24記載の電気回路。
  26. 26.前記の修正手段が前記の記憶値の最上位ビットを反転させるXORゲート を含む、請求項25記載の電気回路。
  27. 27.ある修正係数を持ち前記のサンプリングパルスに関連する前記のトリガー パルスの変動によってもたらされるタイミング誤差を除くために前記の位相値を 修正する前記の出力記憶ラッチに結合される第2修正手段で、前記の修正係数は 前記のタイミング誤差と前記の位相値に関連する瞬時周波数推定値との積に比例 するものを更に含む、請求項17記載の電気回路。
  28. 28.前記の位相値に関連した前記の瞬時周波数値を発生するための前記の第2 修正手段に結合された周波数推定手段を更に含む、請求項27記載の電気回路。
  29. 29.前記の周波数推定手段がデジタル位相ロックループを含む、請求項28記 載の電気回路。
  30. 30.前記の周波数推定手段が予定サンプリング周期だけ離れて発生する位相値 間の差を生成するための減算手段を含む、請求項28記載の電気回路。
  31. 31.前記のカウンター手段がグレイコードカウンター列を生成する、請求項1 7記載の電気回路。
  32. 32.前記の中間ラッチと前記の出力ラッチとの間に結合されたグレイ/二進変 換器を更に含む、請求項31記載の電気回路。
  33. 33.基準周波数に関連する入力信号の瞬時位相を表現するデジタル値を生成す るために、 前記の基準周波数を繰り返しカウントサイクル周波数で割って得られる値を表現 する記憶カウントを連続的に発生し、 サンプリングパルスと前記の入力信号のゼロクロス移行の発生に応じてトリガー パルスを生成し、前記めトリガーパルスを受けることによって発生する前記の値 と前記の入力信号の前記の記憶値とを記憶する、ステップを含む方法。
  34. 34.前記のサンプリングパルスが発生する度に予定周波数誤差値だけデジタル アキュムレータを増加し、前記の周波数誤差はサンプリングパルス間の予定時間 周期と前記の操り返しカウントサイクル周波数と前記の入力信号の期待中心周波 数との間の予定周波数差の積であり、前記の位相誤差値を前記の記憶値から取り 去って修正位相値を生成し、 次のサンプリングパルスの発生によって前記の修正位相値を記憶する、 ステップを更に含む、請求項33記載の方法。
  35. 35.前記のトリガーパルスが生成された時に前記の基準周波数が負と正のどち らの半サイクルにあったかを記録するステップを更に含む、請求項33記載の方 法。
  36. 36.前記のサンプリングパルスと前記の入力信号の他のゼロクロス移行とを受 けることによって第2トリガーパルスを生成し、前記の別のゼロクロス移行は前 記の入力信号の前記のゼロクロス移行とは逆極性であり、前記の第2トリガーパ ルスを受けることによって発生する別の値を記憶し、 記憶した値を組み合わせて位相の表現値を生成する、ステップを更に含む、請求 項33記載の方法。
  37. 37.前記の記憶した内容を組み合わせる前記のステップが更に、次式 PRV=MOD2n(2A+MODn(B−A))ただし、nは整数、Aは前記 のトリガーパルスによって記憶された値、Bは前記の第2トリガーパルスによっ て記憶された値、PRVは生成された位相表現、を実行するステップを含む、請 求項36記載の方法。
  38. 38.前記の入力信号の瞬時周波数を表現するデジタルコードを生成するステッ プで前記の生成ステップは2Piを法とする算法を用いて前記の入力信号の二つ の連続する瞬時位相値の減算を行うことを含む、請求項33記載の方法。
  39. 39.ある修正係数を持ち前記のサンプリングパルスに関連する前記のトリガー パルスの変動によってもたらされたタイミング誤差を除くために前記の位相値を 修正するステップを更に含み、前記の修正係数は前記のタイミング誤差と前記の 位相値と関連する前記の周波数推定値の積に比例するものである、請求項34記 載の方法。
  40. 40.前記の位相値と関連する前記の瞬時周波数推定値を発生するステップを更 に含む、請求項39記載の方法。
  41. 41.前記の発生ステップは予定サンプリング周期だけ離れて発生する位相間の 差を生成するステップを更に含む、請求項40記載の方法。
JP50588991A 1990-03-08 1991-02-26 直接位相デジタル化 Expired - Lifetime JP3174570B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/490,330 US5084669A (en) 1990-03-08 1990-03-08 Direct phase digitization
US490,330 1990-03-08

Publications (2)

Publication Number Publication Date
JPH05500592A true JPH05500592A (ja) 1993-02-04
JP3174570B2 JP3174570B2 (ja) 2001-06-11

Family

ID=23947584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50588991A Expired - Lifetime JP3174570B2 (ja) 1990-03-08 1991-02-26 直接位相デジタル化

Country Status (24)

Country Link
US (1) US5084669A (ja)
EP (1) EP0446190B1 (ja)
JP (1) JP3174570B2 (ja)
KR (1) KR100271592B1 (ja)
CN (1) CN1027211C (ja)
AR (1) AR245321A1 (ja)
AT (1) ATE139382T1 (ja)
AU (1) AU648297B2 (ja)
BR (1) BR9104861A (ja)
CA (1) CA2054765C (ja)
DE (1) DE69120106T2 (ja)
DK (1) DK0446190T3 (ja)
ES (1) ES2090291T3 (ja)
FI (1) FI915256A0 (ja)
GR (1) GR3020470T3 (ja)
HK (1) HK187596A (ja)
IE (1) IE77995B1 (ja)
MY (1) MY105360A (ja)
NO (1) NO301206B1 (ja)
NZ (1) NZ237109A (ja)
PT (1) PT96903B (ja)
SG (1) SG44697A1 (ja)
TR (1) TR28234A (ja)
WO (1) WO1991014329A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007529913A (ja) * 2004-03-18 2007-10-25 松下電器産業株式会社 クロック再生回路およびこれを用いた受信装置
JP2016144062A (ja) * 2015-02-03 2016-08-08 株式会社東芝 位相差検出方法

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5220275A (en) * 1991-07-26 1993-06-15 Ericsson Ge Mobile Communication Holding, Inc. Accumulator phase digitizer
CA2101323C (en) * 1991-12-13 1999-01-12 Christopher P. Larosa Apparatus and method for direct phase digitizing
JP2980267B2 (ja) * 1992-01-20 1999-11-22 日本電信電話株式会社 位相比較回路およびこれを用いた位相同期発振回路
US5305353A (en) * 1992-05-29 1994-04-19 At&T Bell Laboratories Method and apparatus for providing time diversity
US5841816A (en) * 1992-10-22 1998-11-24 Ericsson Inc. Diversity Pi/4-DQPSK demodulation
US5530722A (en) * 1992-10-27 1996-06-25 Ericsson Ge Mobile Communications Inc. Quadrature modulator with integrated distributed RC filters
US5727023A (en) * 1992-10-27 1998-03-10 Ericsson Inc. Apparatus for and method of speech digitizing
US5867537A (en) * 1992-10-27 1999-02-02 Ericsson Inc. Balanced tranversal I,Q filters for quadrature modulators
US5745523A (en) * 1992-10-27 1998-04-28 Ericsson Inc. Multi-mode signal processing
US5461643A (en) * 1993-04-08 1995-10-24 Motorola Direct phase digitizing apparatus and method
US5475705A (en) * 1993-04-29 1995-12-12 Ericsson Ge Mobile Communications Inc. Demodulator for Manchester-coded FM signals
US5351016A (en) * 1993-05-28 1994-09-27 Ericsson Ge Mobile Communications Inc. Adaptively self-correcting modulation system and method
SG43121A1 (en) * 1993-10-14 1997-10-17 Ericsson Ge Mobile Inc Adaptive bandwidth receiver
US5668837A (en) * 1993-10-14 1997-09-16 Ericsson Inc. Dual-mode radio receiver for receiving narrowband and wideband signals
US5673291A (en) * 1994-09-14 1997-09-30 Ericsson Inc. Simultaneous demodulation and decoding of a digitally modulated radio signal using known symbols
US5436589A (en) * 1994-01-31 1995-07-25 Motorola, Inc. Demodulator for frequency shift keyed signals
US5757868A (en) * 1994-02-16 1998-05-26 Motorola, Inc. Digital phase detector with integrated phase detection
CN1097353C (zh) 1994-09-14 2002-12-25 艾利森公司 用于蜂窝手机的卫星通信适配器
US5680418A (en) * 1994-11-28 1997-10-21 Ericsson, Inc. Removing low frequency interference in a digital FM receiver
US5604806A (en) * 1995-01-20 1997-02-18 Ericsson Inc. Apparatus and method for secure radio communication
US6067363A (en) * 1996-06-03 2000-05-23 Ericsson Inc. Audio A/D convertor using frequency modulation
US5745578A (en) * 1996-06-17 1998-04-28 Ericsson Inc. Apparatus and method for secure communication based on channel characteristics
US5661433A (en) * 1996-06-27 1997-08-26 Motorola, Inc. Digital FM demodulator
US5903825A (en) * 1996-06-27 1999-05-11 Motorola, Inc. Digital FM receiver back end
US5978379A (en) 1997-01-23 1999-11-02 Gadzoox Networks, Inc. Fiber channel learning bridge, learning half bridge, and protocol
US5798730A (en) * 1997-07-09 1998-08-25 Litton Systems, Inc. Pulse edge detector with wide dynamic range
TW330322B (en) * 1997-08-20 1998-04-21 Winbond Electronics Corp The method for determining the voltage sampling of ring oscillator frequency
US6269135B1 (en) 1998-01-14 2001-07-31 Tropian, Inc. Digital phase discriminations based on frequency sampling
US6148050A (en) * 1997-12-01 2000-11-14 Ericsson Inc Phase digitizer for radio communications
US6243587B1 (en) 1997-12-10 2001-06-05 Ericsson Inc. Method and system for determining position of a mobile transmitter
US6084923A (en) * 1997-12-31 2000-07-04 Ericsson Inc System, apparatus and method for averaging digitized phase samples
US6205183B1 (en) 1998-05-29 2001-03-20 Ericsson Inc. Methods of suppressing reference oscillator harmonic interference and related receivers
US6587528B1 (en) 1998-10-12 2003-07-01 Ericsson Inc. Systems and methods for extracting and digitizing phase and frequency information from an analog signal
US7430171B2 (en) 1998-11-19 2008-09-30 Broadcom Corporation Fibre channel arbitrated loop bufferless switch circuitry to increase bandwidth without significant increase in cost
US6278867B1 (en) 1998-11-25 2001-08-21 Ericsson Inc. Methods and systems for frequency generation for wireless devices
US6567475B1 (en) 1998-12-29 2003-05-20 Ericsson Inc. Method and system for the transmission, reception and processing of 4-level and 8-level signaling symbols
US6107890A (en) * 1999-05-05 2000-08-22 Nortel Networks Corporation Digital phase comparator and frequency synthesizer
US6625236B1 (en) 2000-02-08 2003-09-23 Ericsson Inc. Methods and systems for decoding symbols by combining matched-filtered samples with hard symbol decisions
US6961368B2 (en) * 2001-01-26 2005-11-01 Ericsson Inc. Adaptive antenna optimization network
US7027545B2 (en) * 2001-05-09 2006-04-11 Tropian, Inc. Data sampler for digital frequency/phase determination
US6952175B2 (en) * 2003-09-23 2005-10-04 Agilent Technologies, Inc. Phase digitizer for signals in imperfect quadrature
US7218697B2 (en) * 2003-11-25 2007-05-15 Itt Manufacturing Enterprises, Inc. Digital phase detector for periodically alternating signals
DE602004032438D1 (de) * 2004-09-22 2011-06-09 Alcatel Lucent Verfahren und Vorrichtung zur digitalen Phasenmessung eines Signals
CN101189791A (zh) * 2005-05-24 2008-05-28 菲尼萨公司 噪声容限压控振荡器
US7856578B2 (en) * 2005-09-23 2010-12-21 Teradyne, Inc. Strobe technique for test of digital signal timing
US7574632B2 (en) * 2005-09-23 2009-08-11 Teradyne, Inc. Strobe technique for time stamping a digital signal
US7573957B2 (en) 2005-09-23 2009-08-11 Teradyne, Inc. Strobe technique for recovering a clock in a digital signal
EP1927210A2 (en) * 2005-09-23 2008-06-04 Teradyne, Inc. Strobe technique for recovering a clock in a digital signal
US7564923B2 (en) * 2005-10-27 2009-07-21 Cypress Semiconductor Corporation Frequency offset and method of offsetting
US7378854B2 (en) * 2005-10-28 2008-05-27 Teradyne, Inc. Dual sine-wave time stamp method and apparatus
US7593497B2 (en) * 2005-10-31 2009-09-22 Teradyne, Inc. Method and apparatus for adjustment of synchronous clock signals
EP2015459A1 (en) * 2007-07-12 2009-01-14 STMicroelectronics N.V. Method for detecting the eventual presence of an interferer, for example a radar signal, adapted to interfere with a wireless device, for example an UWB device, and corresponding device.
US20100226448A1 (en) 2009-03-05 2010-09-09 Paul Wilkinson Dent Channel extrapolation from one frequency and time to another
US8116710B2 (en) 2009-06-04 2012-02-14 Telefonaktiebolaget L M Ericsson (Publ) Continuous sequential scatterer estimation
US20110150049A1 (en) 2009-12-23 2011-06-23 Dent Paul W Mimo channel loopback
US8401487B2 (en) 2009-12-30 2013-03-19 Telefonaktiebolaget L M Ericsson (Publ) Radio channel analyzer to determine doppler shifts across multiple frequencies of a wideband signal
US9264282B2 (en) * 2013-03-15 2016-02-16 Innophase, Inc. Polar receiver signal processing apparatus and methods
US9083588B1 (en) 2013-03-15 2015-07-14 Innophase, Inc. Polar receiver with adjustable delay and signal processing metho
CN104596538A (zh) * 2015-02-06 2015-05-06 西安易流物联科技有限公司 一种里程计算的方法及车辆监控系统和里程计算装置
CN107153352A (zh) * 2017-04-25 2017-09-12 华南理工大学 一种基于数字频率合成技术的脉冲生成方法
RU172158U1 (ru) * 2017-05-10 2017-06-29 Федеральное государственное бюджетное образовательное учреждение высшего образования "Омский государственный технический университет" Импульсный частотно-фазовый дискриминатор
JP7043959B2 (ja) * 2018-04-27 2022-03-30 セイコーエプソン株式会社 カウント値生成回路、物理量センサーモジュール及び構造物監視装置
CN112953198B (zh) * 2021-02-05 2023-10-27 矽力杰半导体技术(杭州)有限公司 开关电源控制器及其控制方法
RU208335U1 (ru) * 2021-09-13 2021-12-14 Федеральное государственное унитарное предприятие «Всероссийский научно-исследовательский институт автоматики им.Н.Л.Духова» (ФГУП «ВНИИА») Блок измерения частоты следования импульсов
CN117420351B (zh) * 2023-12-18 2024-03-26 成都世源频控技术股份有限公司 一种瞬时测频电路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3590381A (en) * 1969-03-17 1971-06-29 Int Communications Corp Digital differential angle demodulator
US3764903A (en) * 1972-08-07 1973-10-09 Rca Corp Phase measuring system
US4001682A (en) * 1972-09-28 1977-01-04 Cubic Corporation Ambiguity free digital averaging phase meter
US4206414A (en) * 1976-09-01 1980-06-03 Racal Group Services Limited Electrical synchronizing circuits
DE2914072C2 (de) * 1979-04-07 1985-06-20 Kernforschungsanlage Jülich GmbH, 5170 Jülich Schaltungsanordnung zur Ermittlung der Periodendauer und/oder davon abgeleiteten Größen eines im wesentlichen periodischen Signals
US4341995A (en) * 1981-05-29 1982-07-27 American Optical Corporation Velocity profile analyzer
US4733169A (en) * 1986-04-15 1988-03-22 E. F. Johnson Company Digital frequency detector
US4704574A (en) * 1986-08-26 1987-11-03 Rca Corporation Phase difference measurement apparatus and method
JPS6384347A (ja) * 1986-09-29 1988-04-14 Matsushita Electric Ind Co Ltd 位相検出信号発生回路
US4878231A (en) * 1988-03-01 1989-10-31 John Fluke Mfg. Co., Inc. N-PI phase/frequency detector
US4876699A (en) * 1988-05-06 1989-10-24 Rockwell International Corporation High speed sampled data digital phase detector apparatus
JPH01296733A (ja) * 1988-05-25 1989-11-30 Toshiba Corp ディジタル形位相同期回路
US4902920A (en) * 1988-09-26 1990-02-20 General Signal Corporation Extended range phase detector
US4932036A (en) * 1989-03-03 1990-06-05 Sperry Marine Inc. Spread spectrum squaring loop with invalid phase measurement rejection
US4959617A (en) * 1989-05-30 1990-09-25 Motorola, Inc. Dual state phase detector having frequency steering capability
US5122758A (en) * 1989-12-18 1992-06-16 Nec Corporation Differential phase demodulator for psk-modulated signals

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007529913A (ja) * 2004-03-18 2007-10-25 松下電器産業株式会社 クロック再生回路およびこれを用いた受信装置
JP2016144062A (ja) * 2015-02-03 2016-08-08 株式会社東芝 位相差検出方法

Also Published As

Publication number Publication date
KR100271592B1 (ko) 2000-11-15
BR9104861A (pt) 1992-04-14
KR920702128A (ko) 1992-08-12
IE77995B1 (en) 1998-01-28
TR28234A (tr) 1996-03-20
AU648297B2 (en) 1994-04-21
JP3174570B2 (ja) 2001-06-11
GR3020470T3 (en) 1996-10-31
US5084669A (en) 1992-01-28
HK187596A (en) 1996-10-18
EP0446190A3 (en) 1992-03-11
AR245321A1 (es) 1993-12-30
PT96903B (pt) 1998-09-30
NZ237109A (en) 1994-06-27
NO914358D0 (no) 1991-11-07
EP0446190B1 (en) 1996-06-12
CA2054765C (en) 1999-01-26
IE910404A1 (en) 1991-09-11
DE69120106D1 (de) 1996-07-18
NO914358L (no) 1992-01-02
NO301206B1 (no) 1997-09-22
DK0446190T3 (da) 1996-10-14
CN1058680A (zh) 1992-02-12
MY105360A (en) 1994-09-30
DE69120106T2 (de) 1996-10-24
SG44697A1 (en) 1997-12-19
ES2090291T3 (es) 1996-10-16
PT96903A (pt) 1993-01-29
AU7495991A (en) 1991-10-10
WO1991014329A1 (en) 1991-09-19
EP0446190A2 (en) 1991-09-11
CN1027211C (zh) 1994-12-28
ATE139382T1 (de) 1996-06-15
CA2054765A1 (en) 1991-09-09
FI915256A0 (fi) 1991-11-07

Similar Documents

Publication Publication Date Title
JPH05500592A (ja) 直接位相デジタル化
US5220275A (en) Accumulator phase digitizer
CN110573970B (zh) 宽测量范围高灵敏度时间数字转换器
JP2868266B2 (ja) 信号位相差検出回路及び信号位相差検出方法
JP3015747B2 (ja) エンコーダの内挿回路
CN114689936A (zh) 基于固定频率采样的有效值检测方法及其装置
RU167428U1 (ru) Преобразователь синусно-косинусного сигнала в код положения
US4823293A (en) Correlation time-difference detector
JP3665512B2 (ja) 二値信号の比較装置及びこれを用いたpll回路
JPH08122465A (ja) 時間測定装置
JP3365913B2 (ja) 位置検出装置
JP3257065B2 (ja) ディジタルpll装置
JP3218720B2 (ja) 入力信号のエッジ時刻測定回路及びディジタルpll装置
US20050001661A1 (en) Digital phase locked loop
JP3015751B2 (ja) エンコーダの内挿回路
JP5999532B2 (ja) Pll回路
JP3487055B2 (ja) 入力信号同期処理装置
RU2465723C1 (ru) Способ измерения угла поворота вала
JPH07225250A (ja) 位相検出装置
RU2108663C1 (ru) Способ преобразования угла поворота вала в код
JP2741431B2 (ja) 任意の基準点からの移動位置を検出するエンコーダ
SU1108367A1 (ru) Измерительный орган среднего по модулю значени переменного напр жени стабилизатора дискретного действи
JP2002014182A (ja) 時間計測回路
JPS6239915A (ja) 位相同期型閉ル−プロジツク回路
JPH08160169A (ja) 時刻測定回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090330

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100330

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100330

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 10

EXPY Cancellation because of completion of term