PT96903B

PT96903B - Processo e circuito electrico para a digitalizacao directa da fase dum sinal

Info

Publication number: PT96903B
Application number: PT96903A
Authority: PT
Inventors: Paul Wilkinson Dent
Original assignee: Ericsson Telefon Ab L M
Priority date: 1990-03-08
Filing date: 1991-02-27
Publication date: 1998-09-30
Also published as: IE77995B1; BR9104861A; AU648297B2; CN1027211C; PT96903A; ATE139382T1; ES2090291T3; DE69120106T2; EP0446190B1; NO914358L; NZ237109A; IE910404A1; AU7495991A; HK187596A; GR3020470T3; KR100271592B1; EP0446190A3; NO301206B1; TR28234A; DK0446190T3

Description

A presente invenção refere-se à detecção da fase a/ou freA _t . . · - # í quencxa de um sinal,[tal como um.sinal de radio recebido,relativamente a um sinal de frequência conhecido, refetindo-se com mais particularidade ao processo e instalação que propor cionam uma indicação digital da fase ou frequência detectada do sinal recebido.

ι

I ! :

Prefere-se muitas vezes que a fase instantânia ou a frequência instantãnia de um sinal electrico A. G. ou sequência de impulsos, se encontre directamente disponivel sobre uma for

I ma digital quando se vai realizar um processamento numérico subsequente com a ajuda de microcomputadores ou paspilhas (bhips) de processamento de sinais digitais com a finalidade de, por exemplo, desmudular um sinal de rádio modulado de fase ou frequência.

A fase e a frequência possuem uma relação matemática similai; de tal forma que a frequência é o temp.o que deriva da fase. Se houver um dispositivo disponível para digitalizar a fase, poder-se-a por conseguinte, sob certas condiçõesj obter uma representação digital da frequência mediante a diferênciaçã© numérica da fase utilizando-se a subtracçã© por módul© aritmético (circular) de 2 Pi. Alternativamente, pode-se utili_ zar, sob certas condições, um dispositivo para a digitaliza4

Ζι /ϊ ω

ção da frequência para se obter uma representação digital ds, fase mediante a reintegração numérica usando-se a adição pelo módulo aritmético (circular) de 2 Pi. Em ambos os casos, o exito depende da exacta delineaçao do domínio da fase cir cular sobre um domínio digital circular ou campo Galois do ^m®smo período de 2 Pi. Por exemplo, se for escolhida uma palavra binária com 8 ¹¹ bits” para representar a fase de um si ! uai, o numero compreendido entre 0 e 256 devera compreender i

| exactamente à fase de sinal compreendida entre 0 e 2 Pi ra. dianos, de modo que a operação de recorrente da fase para além de 2Pi seja exactamente representada pela operação de re corrente da palavra de binário com 8 “ bits “ de volta para a mediante incrementação de 255 por 1.

Um processe convencional para digitalizar a fase de um sinal eléctrico A. C. consiste em aplicar primeiro o sinal a um comparador de fase juntamente com um sinal de referência, o qual produz então uma tensão ou ama corrente de saída que é proporcional à diferença da fase entre as suas entradas. Esta medição analógica da fase do sinal pode assim ser aplicada a um conversor analógico/digital, a fim de se obter o valor numérico pertendido sobre a forma de um código digital.

processo atra» mencionado apresenta vgrias desvantagens, para além da necessidade de componentes do circulo analógica

Se o factor de conversão da fase para tensão do comparador fase não concidir exactamente coai o factor de conversa® áa tensão para código do conversor A para L, eomete-se u» ®rre no delineamento de um domínio circular para outro, o que poderá tomar maiores proporçoãs num processamento numérico subsequente tal como a referenciação.

Uma desvantagem similar é a que apresenta um outro processo e-aalógamento convencional para digitaliaar as frequências P«r meio de um âescriminador de frequência semelhaste, segui ã® de um conversor de A para D. Quando a frequência é reintegrada para se obter a fase, os resoltados divergem da fase verdadeira devido a tolerâncias práticas no acerto do descri minador com o conversor de A para D .

Quando o sinal de entrada contém uma quantidade significativa de ruído, existe um número limitado de circuites compara tivos de fase com o intrevalo de 2 Pi que funcionam correctamente. Por exemplo, não é desejável a utilização de um com parador de fase que calcule a média da fase do sinal durante Vários ciclos, uma vez que, na zona da discontinuidade dos

0/360 graus em que podem alternar fases sucessivas devido ao! ✓ £uido logo acima de 0 e logo a baixo dos 360 graus, um tal circuito pode produzir um resoltado médio de 180 graus çompls tamente errado. A fim de se solucionar o problema de se cal6

cular a medida de uma quantidade circular tal como a fase, é necessário o seu valor instantâneo.Poder-se-á utilizar o calcUlo da media circular, o que envolve achar-se o seno e e o co-seno dos ângulos da fase do sinal, calculando-se estes separadamente, computando-se antão a tangente inversa do resultado.

Uma solução alternativa para o problema do módulo aritjnetico de 2 Pi para sinais ruidosos é utilizar dõis computadores de fases coihís suas entradas de referencia deslocadas em 90 graus, de qiodo a que pelo menos um deles fique bastante afas fcado da região ambígua. Escolhe-se muitas vezes um tipo de comparador de fase que produz uma tensão de saída proporcional ao seno da diferença de fase entre as suas entradas, ficando as duas saídas do computador de quadratura a ser uma medida do seno e do co-seno do ângulo de fase, respectivamen te. Estes sinais são directamente apropriados para se calcular a média circular. Depois, após a digitalização separada dos sinais do seno e do co-seno calculados, pode-se obter o numero de fase pretendido mediante uma operaçao numérica da tangente inversa. Este processo denominado I, Q (. In-fase e Quadratura) é bastante complexo, uma vez que necessita de um número de componentes analógicos, dois conservadores de Apa na D e de uma operação de tangente inversa numérica.

Um processo conhecido para produzir um valor representativo da frequência instantanea de um sinal usando-se puramente elementos lógicos digitais é o processo denominado por proeee. so discriminador contador. Este processo assegura directamente a contagem do número de cruzamento do zero (ou ciclos) do sinal de entrada que se realiza num período de tempo defcerminadd. Após a laitura do resoltado prévio, o contador di gital é restablecido para zero,proaseguindo então novamente com a contagem dos cruzamentos do ^.ero do sinal de entrada Para um período de tempo fixo, a fim de se obter o número se guinte.

problema que esta associado ao discriminador de contagem é o grande período de tempo que é precido para determinar «ma exactidão a frequência do sinal. Por exemplo, se é necessário uma exactidão de medição de 1%, o tempo de contagem tem Que condizer com cerca de 10θ cruzamentos do zero por parte do sinal de entrada. 0 coteficiente segundo o qual as novas medijçoes da frequência do sinal podem então ser realizadas ^esta limitado a cerca de 1/100 da frequência do sinal. Para ^além disso, não se observarão flutuações da frequência do sinal durante o periodo da medição.

A desvantagem associada com o descriminador de contagem digital e , em parte, devido a necessidade de limitar a resolução da temporização a ciclo completos do sinal de entrada.

θη /· /' .3

Se se pudesse obter uma resolução do ciclo fraccional, conseguir-se-ía alcançar uma determinada precisão da medição . num período de tempo mais curto. Na medição digital dum perí odo de tempo, mede-se a duranção de um ou vários ciclos completos pela contagem dos ciclos de um relógio com uma frequência muito mais alta, obtendo-se assim uma exactidao do ciclo fraccional. A reciprocidade do período é uma medição da frequência.

ι

I

Na medida dum período digital, a ocorrência de um cruzamento i do zero pelo sinal provoca o desaparecimento da contagem anterior do contador antes de este ser restabelecido para zero,. Nle vai então contar novamente ate ao seguinte cruzamento do sero, ponto este em que a nova medição do período desaparede^ θ assim por diante.

ί

As desvantagens associadas com a medição digital dum período ** *** f sao a necessidade para a operaçao reciproca e o facto do pe* riodo, ao qual se aplica a medição, não ser regular mas determinado pelo próprio sinal. Esta operação ó referida como uma operação de amostragem natural. Pretende-se mais vezes amostrar e digitalizar o sinal com intrevalos de tempo de amostragem regulares, os quais não são uma função do sinal eventualmente ruidoso ou variável.

I

j SUMÁRIO DA IHVWÃO

A presente invenção refere-se a um circuito electrónico que í Produz directamente, com intrevalos de tempo que podem ser I especificados, valores representam corretamente, em módusLo aritmético de 2 Pi, o angulo da fase de um sinal AC ou cadei. | a d_e impulsos de referência. Além disso, os valores da fase ι dum sinal obtidos são apropriados para a diferenciação nun éI

I , > fica ou outro· tipo de processamento que utilizem o modulo a; ι , fitmético de 2 Pi, a fim de se produzirem representações di.

: gitais de frequência instantânea de um sinal. j

Uma caracteristi-ca particular do circuito de acordo com a | ι

Presente invenção esta no facto de se puderem . escolher in dependentemente, dentro de limites práticos a frequência do sinal de entrada, a frequência do relógio de referência e a frequência de amostragem da fase do sinal, escolha essa que não esta limitada à necessidade de haver relações específicas entre eles. Uma outra característica do circuito de acordo com a presente invenção é que o circuito pode ser inteiramente construído com elementos lógicos digitais.

Por conseguinte um objectivo da presente inveçção consiste em proporcionar um ôispositivo electrónico que produt, em formato de módulo aritmético de 2 Pi, o ângulo da fase instantânea de um sinal AC relactivamente a um sinal de tempo10 i:

υ rização de referência.

Um outro objectivo da presente invenção reside em proporcionar um dispositivo electronico que seja capaz de realizar a diferenciação numérica do valor do ângulo da fase instantanea produzido, utilizando o módulo aritmético de 2 Pi, a fim de se obterem representações do valor digital da frequênj cia instantânea do sinal AC.

Ê ainda outro objectivo da presente invenção proporcionar um dispositivo electronico que realize a representação do va lor digital do ângulo da fase instantânea do sinal AC, em que a frequência do sinal de entrada, a frequência do relógio de referencia e a frequência de amosbragem da amostragem da fara se sao independentemente escolhidos e nao necessitam de pos suirem entre si quaisquer relações específicas para serem utiliaadas pelo dispositivo electronico na. derivação do va&or

-j A _A do angulo da.fase instantanea.

Um outro objectivo da presente invenção consiste em proporcionar um dispositivo electronico que produza valores digitais, quer de fase instantânea, quer de frequêcia instântariea de um sinal AC de entrada, os quais ultrapassem as desX _A vantagens atras mencionadas referentes aos dispositivos de

Λ de deslização fase/frequexua·- convencionais.

Estes e outros objectivos são alcançados pelo processo da

presente invenção, o qual proporcionei um circuito eléctrico Para determinar, em momentos de amostragem específicas, um valor numérico que representa, como código digital, uma faj ^se instantânea de um sinal eléctrico relactivamente a um sinal de frequência de referencia. S?.oporciona-se um circuito contador para realizar continuamente uma contagem memorizada que representa um valor resultante da divisão do sinal de referência por uma frequência de ciclo de contagem que se xe) Pete, sendo esta frequência de repetição do ciclo de conta, gem de magnitude igual â de uma frequência gentral esperada j do sinal eléctrico. Proporciona-se uma unidade de gatilho para produzir um impulso de gatilho em resposta a unidade (fe gatilho que recebe um impulso de amostragem numa entrada que esta sendo armada e uma transição do sinal eléctrico numa m trada que esta sendo desarmada. Um registo intremedio memoriza um estado momentâneo do circuito contador em resposta ao registo intermédio que recebe o impulso de gatilho. 0 estado ao registo intermédio que recebe o impulso de gatilho.

estado momentâneo do circuito contador corresponde a um valor de fase momentânea do sinal eléctrico. Um circuito ca?rector corrige um valor numérico resultante no registo intermédio, retirando um valor do desvio de fase acumulativo sendo este valor do desvio da fase um produto de um período ie tempo pré-determinado entre os impulsos de. amostragem e uma frequência pré- determinada entre a frequência de repeα;tição do ciclo contador e a frequência central esperada do sinal eléctrico. Um registo de saída memoriza o valor numérico resultante corrigido do circuito contador, o qual é transferido do registo intermédio em resposta à ocorrência úo impailso de amostragem seguinte, o qual também efectua uma memorização do estado momentâneo seguinte do circuito cm tador no registo intermédio.

BREVE DESCRIÇÃO DOS DESENHOS

A Figura 1 ilustra um diagrama em bloco do circuito eléctrico para a digitação directa da fase de um sinal, de acordo com a presente invenção;

A Pigura 2 ilustra uma forma de realização preferida do cir cuito de gatilho de acordo com a presente invenção;

A Pigura 3 ilustra um diagrama em bloco de ..uma outra forma de realização do circuito eléctrico para a digitação directa da fase dum sinal, de acordo com a presente invenção;

A Pigura 4 ilustra um diagrama em bloco do circuito eléctri co para a digitação directa da fase de um sinal, de acordo com a presente invenção, incluindo uma unidade de correcção Râo-linear e um avaliador da frequência; e

As Figuras 5a e 5b ilustram formas de realização alternadas a

IM do avaliador de frequêndia de acerdo com a presente invenção

DESCRIÇÃO PORMEtôfil ΖΑΡΑ DAS FORMAS SE REALIZAÇÃO PREFERIDAS

Em referência a Figura 1, aí se ilustra um diagrama em bloco simplificado, um circuito eléctrico que implementa osprin cípios da presente invenção. Produz-se uma frequência de tem Pori Zação de referência (10) a qual é um número inteiro múltiplo, preferencialmente binário, da frequência de sinal esPerada. A frequência de temporização de referência (10) é aplicada a um contador digital (12), o qual divide a referida frequência de temporização de referência por esse número inteiro múltiplo, a fim de produzir um ciclo de contagem divisor que se repete à mesma velocidade que a .frequência de sinal esperada. Um valor de saída é produzido mediante o regis to do estado do contador (12), aquando do atravessamento do ^ero pelo sinal de saída. Em contraste com os processos conhecidos atras mencionados, não se restablece periodicameriite um contador digital (12), o qual continua a aumentar as contagens entre as medições. Para alem disso,o registo do estado do contador é provocado por um circuito de gatilho (14), qual se inicia em resposta ã ocorrência de dois acontecimentos .

G circuito de gatilho (14) tem primeiro que ser armado por ^acção de um impulso de amostragem (16), o qual indica que há uma medição para fazer. Uma vez armado, 0 circuito de gatilho

Ay/ΰ-

(14) θ disparado pela ocorrência do atravessamento do zero seguinte por parte do sinal de entrada (18). 0 impulso de gatilho de saída (20) produzido pelo circuito de gatilho(14) í quando e disparado, provoca que o estado do condutor (l2)nes, se instante seja transferido para um registo de fixaçao intermédio ou trinco (22). Gomo uma. forma dç realização opcional, poder-se-á obter um bit extra de precisão de temporização prolongando-se b trinco por um bit*· e registando-se ; também se a frequência (10) no instante do disparo do gati, lho se encontrava num semiciclo positivo ou num semiciclo ne_

Z | gativo.. Opcionalmente, poder-se-a aperfeiçoar esta a^içao pa ra se prolongar a precisão da temporização por mais do que um “bit, utilizando-se uma onda de sinal de referência possuindo mais do que apenas dois estados de tensão possíveis, por. exemplo numa onda com a forma de dentes de serra ou com outra forma análoga, e quantificando-se 0 seu estado para uma precisão muito maior do que um bit”, utilizando-se meios como os de um conversor de A para D.

Os c.ontéudos do trinco intermédio (22) são mantidos até Se aplicar o impulso de amostragem (16) seguinte para armar o circuito de gatilho (14), ponto este .em que os conteúdos sao transferidos para um adicionador/subtractor digital (25)

I e’j subsequentemente, para um registo de saída ou trinco(25^ ^antes de serem substituídos pela medição seguinte. As medições aparecem assim no registo de saída (24) cora um atraso

de uma amostra e uma velocidade regular determinada pelo impulso de amostragem exteriormente aplicado (16).

Se a frequência de sinal esperada foi exactamente igual á frequência do ciclo de divisão que se repete ào contador (12) ocorreram sempre cruzamentos do Zero no mesmo estado do contador de referência,o qual por sua vez depende da fase arbitrária do sinal relactivamente a frequência de temporização de frequência (10). Por exemplo, partindo-se do principio que θ contador (12) poderá ser 29, 29, 29... j

Se a frequência de sinal esperado for mais baixa que a da frj3 Quencia do ciclo de divisão que se repete, então os cruzamen tos do zero dar-se-ão progressivamente mais tarde em cada aç ?ão de amostragem, como por exemplo 29, 32, 35, 38... 62, 1, 4, 7..., em que o contador volta atrás quando atinge o valor 63.

incremento exacto esperado por cada amostra e, neste exemplo, igual a 64 vezes 0 desvio da frequência multiplicado pe, lo tempo entre as amostras. Por exemplo, se a frequência de sinal nominal aguardada é 1000 mais baixa do que a freÇhencia da contagem de referencia que se repete e se a velocidade de amostragem e 256 então o incremento que se espera entre as amostras será 1000/256 = 29/52 nds.

Quando a frequência central nominal do sinal de entrada é 116

β

gual ao período, que se repete, do contador de referência di. gital H - bit, isto é a dividido por 2^a7, partindo-se do Princípio que o contador é binário puro, entscas medições ds i&se sucessivas fornecerão o mesmo valor. Na prática, uma tem porização de frequência possuindo uma frequência de saida exactamente igual a 2“ veáies a frequência de sinal de entrada dominai esperada não se encontra muitas vezes rapidamente dis ι ponível, pelo que se prefere, por conseguinte, utilizar em ! sua suostituição a frequência desponivel mais próxima. Este í I erro e fixo e conhecido, pelo que se poderá . prever com an-j tecedêneia que as medições de fase resultantes se encontra^rao em erro numa proporção que aumenta progressivamente entre as amostras sucessivas.

Por exemplo, se a diferença entre a frequência de transferência dividida por 2^ (o ciclo de contagem divisor cLa frequência que se repete) e a frequência do sinal de entrada nominal par igual a 100 ciclos por segundo, as medições da fase alterar-se-ão á velocidade de 100 vezes 2 Pi por segundo mesmo com uma frequência de entrada central exacta. Se a velocidade da amostragem for igual a 1000 por segundo, o valor de erro de fase esta, desta forma, a aumentar a velocidade de 100 2 Pi / 1000 = Pi/5 entre cada amostra. Este erro, que aumenta pr£ gfessiaamente, mas que e totalmente previsível, pode ser re, tirado pelo ;circuito ilustrada na Figura 1.

Escolheu-se o exemplo anterior, em que o contador (12) reali. ϊά a operação de recorrente do valor 63 e em que o encremeni to esperado de 3 29/32 nds não é um número inteiro, a fim de

I ³θ ilustrar que o incremento cumulativo pode, mesmo assim, ser previsível mediante o prolongamento da exactidão para a direita de um ponto decimal imaginado para representar a par tefraccional. Nesse mesmo exemplo, um acumulador hinário(23), possuindo seis ’’bits“ para a esquerda do ponto decimal, maie cinco “bits** para a direita do ponto decimal, pode ser uti- ί _; libado para representar números em operaçoes de 1/32 nd. Aj Pos cada amostra, o acumulador seria incrementado pelo codi, go digital:

000011. 11101 representando 3 29/32 nds.

acumulador digital (23) e incrementado, após cada impulso de amostragem, pelo conhecido aumento de erro, de fase siste ^matico por cada periodo de amostragem, isto e, Pi/5 no exem Pio atrás descrito, de modo que ele roda progressivamente a través dos valores Pi/5, 2Pi/5, 3Pi/5, 4Pi/5, 0 (o transporte e ignorado), Pi/5, .etc. 0 valor no acumulador (23) e ení tao subtraído na medição da fase por um adicionador/subtra-i tor digital, para se obter o resultado corrigido o qual seria novamente um valor constante em impulsos de amostragem sucessivos para uma frequência de entrada nominal exacta. À rotação média devido ao desvio de frequência de temporização de referência (10), proveniente duma relação exacta com a θ ,<

— Λ i frequência central do sinal de entrada, é por conseguinte retirada.

I Poderá ser apreciado que o comprimento de palavra, em ”bits’,’ j do acumulador (23) pode ser tão grande quanto necessário pa! ra representar os erros de frequência fraccional com uma pre cisão tão elevada quanto se desejar. 0 acumuLadron (23) pode ter mais bits’· de exactidão do que a medição da fase de bi j “ H ou S + 1 registada no trinco. intermédio (22). Em prin! r , í cipio, apenas os bits” H ou N + 1 maiâ significativos do acumulador (23) seriam então usados no acionador/subtrator di gital (25) para efectuar a correcção; contudo» a fim de se | reduzir 0 pequeno erro compleihentar- associado com a trunca-

gem do valor de acumulador usado, poderá ser vantajoso utilizar um ou dois bits” suplementares por cima e acima de N ( ou N+l), obtendo-se 0 resultado em que a exactidão do valor de saída do adicionador/ subtractor digital (25) é prolongada para dois bits*¹ em comprimento, em que<?< é ligeiramen te mais do que K (ou N + l), como por exemplo bits de N * 2, No caso em que 0 erro de frequência sistemático pode ser exac tamente representado por um incremento de acumuladOr, cuja a precisão não é maior do que bits N ou N + 1, então não e necessário prolongar 0 comprimento de palavra do acundlador cu do adicionador/subtractor digital.

valor no acumulador (23) representa um desvio de fase sste4

\ 0 * Α _β matico que um sinal, que esta exactamente na frequência cen Irai nominal especificada, teria acumulado até este ponto âevido ao desvio de frequência sistemático da referência. 3a ra o acumulador (23), o incremento representa a rotação de lase suplementar que á adicionada a cada ciclo de amostragem devido ao desvio da frequência sistemático integrado du rante 0 intervalo da amostragem. Subtraindo-se 0 desvio de

I fase acumuluda da medição da fase antes de se transferir © i resultado para 0 registo de saída (24),ele e corrigido, quer

Para 0 erro de frequência sistemático, quer para a velocida 1 õe de amostragem que não foi medida. Torna-se, por conseguiu te, possível escolher a frequência central do sinal, a fre** A quencia de referencia e a velocidade de amostragem, indepen lantemente uma das outras, dentro de limites práticos razoa ^veis. è ainda possível haver um período de tempo variável entre as amostras, partindo-se do principio que a irregularidade é sistemática e conhecida, de modo a poder-se prever 0 componente do erro de fase sistemático e 0 mesmo ser subtraído.

contador digital (12) da Figura 1 é, preferencialmente,um contador que utiliza 0 código Cray. Uma sequência em que apenas um dígito, de uma contagem de dígitos múltiplos, se altera em cada contagem. Por exemplo, a sequência decimal- 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 19, 18, 17, 16, 15, 14, 15, 12, 11, 10, 20, 21, 22, 23 - é uma sequência de acordo com o código Cray, Numa sequencia binária, a diferença entre o ^codigo Cray e um codigo binário normal, exemplifica-se da seguinta maneirai

0	Codigo Binário Normal 0000	Binário de Codigo Cray 0000
1	0001	0001
2	ooio	0011
3	0011	0010
4	0100	0110
5	0101	0111
6	0110	0101
7	0111	0100
8	1000	1100
9	1001	1101
10	1010	1111
11	1011	1110
13	1101	1011
14	1110	1001
15	1111	1000

Gom um codigo binário normal, se o impulso de gatilho ocorrer exactamente no instante em que a contagem (12) esta aumentando, pódem-se imediatamente alterar vários dígitoà, como por exemplo a transição compreendida entre 0111(7) θ 1000 (8). Corre-se o perigo de se mudarem os bíts a velocidade finitas e ligeiramente diferentes. Esta transiçao pode provocar um falso valor a reter, am que alguns dos bits foram alterados e outros não. Por exemplo, na transição de 0111(7) para 1000 (8), se o bit mais significativo de altera ligeiramente mais depressa que os bits remanescentes, a situaçao de erro 1111(15) poderá eventualmente ficar engatada. Contu do, utili0ando-se o código Cray, apenas se altera um bit de gada vez. Gonsequêntemente, as únicas duas alternativas que poderão ficar registadas se ocorrer o impulso de gatilho na altura em que a contagem (Í2) está a ser alterada, são o valor anterior e o novo valor, alternativas estas que sao igua litariamente viáveis. Quando se utiliza uma sequencia de con tagem de acordo com o código Cray, ó necessário uma conver~ , z sao de Gray para binário para facilitar as operaçoes aritme ticas subsequentes, tais como a adição/subtração, do valor da fase. Por conseguinte, ó conveniente utilizar um conversor de sequência no código Gray/binário (26) num dado ponto entre o trinco intermédio (22) e o trinco de saída (25).

circuito de gatilho (14) da Pigura 1 pode ser implementado;

de acordo com o diagrama lógico ilustrado na Figura 2. Nesse circuito de gatilho, um primeiro trinco (26) pelos rebordos ( do tipo D) apresenta a fonte de impulso de amostragem (16) ligada à sua entrada de temporização, e um nível * 1* perma nente na sua entrada de dados. Mediante a ocorrência da margem do.impulso de amostragem, o nível '1· dos dados será tran ferido para a saída Q, a qual estã ainda ligada à entrada de dados de um segundo trinco disparado pelos rebordos (28). A entrada de temporização do trinco (28) e accionada pelo sinal de entrada (18). Desta forma, mediante a ocorrência da margem seguinte ou cruzamento do zero do sinal de entrada (18) após se ter armada o circuito de gatilho (14), aparecerá um nível *1’ na saída Q do trinco de disparo (28). Esta saída é a saída de impulso de gatilhilho para o trinco inter médio (22), como exigia a Figura 1.

Quando o circuito de gatilho (14) se disparou, á necessário que ele retorne ao seuesfedo .inicial por meio de um impulso le reposição apropriada. Tal poderá, por exemplo, ser reali zado atravessando-se o impulso de gatilho de saída Q do trir. co de disparo (28) através de dois registos deslocados (50), os quais estão temporizados com a alta frequência do relógic de referência (10) para produzirem um impulso de reposição, quer para o trinco de arma (26), quer para o trinco que dispara (28). Uma vez que o impulso de gatilho proveniente d® trinco que dispara (28) não possui qualquer relação de temporização especial com a frequência do relógio de referência (10), ele pode acontecer pouco tempo antes de uma margem do relógio de referência, pelo que a sua aparição fora da primeira fase de retardamento do registo de deslocamento pode ser com um certo atraso ou sem atraso. Utilizando-se,por con seguinte, duas fases de retardamento de registo deslocado pa ra garantir que o impulso de gatilho de saida e o impulso de reposição tenham, pelo menos, a duração de um ciclo do relógio de referência e não se tornem ocasionalmente excessivamsn te curtos.

Poder-se-á implementar um determinado número de outra sinventuais formas de realização da presente invenção. Uma forma úe realização alternativa anteriormente mencionada consiste eit obter um ou vã cios “hits” suplementares para maior precisão ra medição daxfase, registando-se no trinco de manutenção intermédio (22) não apenas o estado de contagem (12) no momento em que ocorre o impulso: de gatilho, mas tambem o estado da forma da onda do relógio de referência no momento do disparo do gatilho. Na implementação mais simples desta forma de realização, ela necessita apenas de um estado alto/haixo de uma onda do relógio de referência de forma quadrada, a qual e registada para proporcionar um ”bit^M suplementar de re solução, pod er-se-a utilizar uma forma de onda com mais de úois estados de tensão, tal como uma onda em forma de escada ou de rampa contínua ( onda de dentes de serra), juntamente / <

β ΰ

com um dispodltivo para fazer a discriminação entre os dois estados diferentes, por exemplo um conservador A para D adequado .

Pode ser ainda vantajoso utilisarem-se, quer a margem positiva quer a negativa do sinal de entrada, bem como os cruzamentos do zero feitos pelo sinal de entrada. Pode-se ganhar uma outra vantagem ao possibili&ar-se que o circuito de gatilho (14), após ter sido armado, seja disparado por margens he qualquer uma das polaridades, aquela que chegar primeiro, vantagem essa que reside no facto de ser a margem que, em temporização, se encontra mais próximo do instante de amostragem pretendido que e quantificada· quanto à fase dó sinal. Neste caso é igualmente necessário registar qual foi a pola ridade que disparou o circuito de gatilho de corrigiu 0 valor de fase obtido de 0 ou 180 graus consoante, por exemplo, a inversão do ”bit” mais significativo (USB).

A Figura 3 ilustra uma configuração da presente invenção que utiliza ambas as margens do sinal de entrada para engatilhar ^a digitação. A produção de um impulso de amostragem (16) ar ma simultaneamente dois circuitos de. gatilho distintos (30, 32), cs quais podem então ser disparados mediante a ocorrên cia de, respectívamente, uma posição positiva em curso ou uma transição negativa em curso do sinal de entrada.

As linhas de gatilho de saída são logicamente OUed pela por

ta ΟΠ (36), de modo que a produção de ambos os circuitos de gatilho dfectue a paragem do estado de contagem de referência no primeiro trinco (22). Além disso, este acontecimento restahlece ambos os circuitos de gatilho (50, 52) de forma Que é necessário um novo impulso de amostragem (16) antes de cies poderem ser novamente disparados. Esta operação garante que apenas o primeiro circuito a ser disparado após ter sido armado será disparado. Um elemento biestável (”flip-flop·!) de estabelecimento/reposição (54) regista qual dos dois circuitos de gatilho (50, 52) e disparado.

Partindo-se do principio que são as transições de passagem positivas do sinal de entrada que definem a fase, e que as transições de passagem negativas se produZem nomeadamente a meio caminho (180 graus), ó então necessário corrigir a medição da fase em 180°, se a medição tiver sido feita na mar gem do sinal de -passagem negativa. Esta carreçao é feita Ar. vertendo-se o bit mais significativo da medição da fase por meio de uma porta XOU (58) pelo EXCLUSIVO uso da porta OU para o estado do elemento bioestável (^Hflip~- flop”) com o bit mais significativo ( o qual representa O ou 180 graus), se uma transição negativa disparou o gatilho de acoplamento, antes de reter o resultado no trinco de saída (24) na ocorA rencia seguinte de um impulso de gatilho.

Pode-se obter uma ligeira vantagem na resolução ou exactidso da fase utilinando dois circuitos de gatilho separados, dis

paraveis respectivamente pelos flancos de passagem, negativo °u positivo, do sinal de entrada, e registando-se o estado da contagem, separadamente, em dois trincos distintos. Poder se-á então associar os dois resultada numa palavra de fase possuindo um bit de comprimento suplementar. A associação dos dois resultados pode ser realizada, por exemplo, pela seguin t© equação

FASE = MOD 2n ( 2*A + MODn (B-A)) na qual A é o conteúdo do trinco com gatilho por acção dos cruzamentos de zero de uma das polaridades ( medida no modulo n, provavelmente uma potência de dois) e B> e um valor simular proveniente do trinco com gatilho por acç.ao dos cruza mentos de zero da outra polaridade.

módulo n calculado pela diferença entre . B-A e adicionado ao dobro do valor de A (sendo A bit deslocado para a esquerda). 0 modulo 2n reduzido obtido origina uma representaçao de fase com um comprimento de palavra maior do que um bit.

Par alem disso, providenciando-se que nenhuma circulante se produza no trinco de saída (24), a não ser que o circuito (14) fosse disparado no último período de amostragem, 0 vaâior anterior poderá ser mantido inálteravel no caso do sinal de entrada ser anómalo ou demasiado fraco para proporcionar uma melhor avaliação. Podem-se igualmente implementar algo-

ritmos de manutenção de valor mais elevado, quer mediante a Computação de derivados numéricos dentro do circuito de digitação da fase, quer mediante o processamento numérico suíeb Quente. Neste úmtimo caso, uih bit indicador seria produzido Pelo circuito para indicar se um impulso de gatilho tinha âido ou não ocorrido durante o último periodo de amostragem.

Adicionalmente, uma forçia de realização alternativa da presente invenção inclui uma unidade aritmética que recehe o va lor digital corrigido memorizado no trinco de saída (24), a fim de se obter um código digital que representa um valor ins tantâneo de frequência do sinal de entrada. A unidade é operável para realizar a subtracção de dõis valores de fase Ins. tantâneos sucessivos, utmlizando-se o módulo aritmético 2 Pi, ° qual é com efeito equivalente a uma diferenciação do valor instantâneo de fase.

Como a fase do sinal de entrada (18), em relação ã referência disponível (10) e/ou ao impulso de temporização de sumos, imagem (16) é arbitrária, a ocorrência de um cruzamento do 2erô por parte do sinal de entrada (18) pode ser desviada tem poralmente do instante de amostragem pretendido, até se aiingir nominalmente um ciclo da frequência do sinal de entra da (18), no caaso de se utilizarem cruzamentos do zero de apenas uma polaridade, ou até se atingir nominalmente um semi ciclo no caso de serem utilizadas ambas as polaridades. Es28 ' ϊ .

X ' -' 'YS'

te erro de temporização de amostragem dá por seu turno origem a um erro na medição da fase que é igual ã rotação suple mentar da fase do sinal de entrada (18), devido á sua diferai Ça de frequência em relação a frequência do relógio de referencia (10), multiplicado pelo tempo extra. Se a instabilida de de temporização do ciclo 0-1 ou ciclo 0-1/2 resultante ó Pequena comparativamente com o período de amostragem, e o desvio de frequência, do sinal é pequeno em relação ã frequência do relógio de referência (10), este erro suplementar e proporcional ao produto de duas pequenas quantidades, podendo, por conseguinte, ser neglicenciado. Se, no entanto, qualquer quantidade for significativa, tal como quando o sis tema ^e concebido para operar eom um desvio sistemático maior entre a frequência nominal do sinal de antrada e a frequência do relógio de referência, ou quando a velocidade de amos tragem é uma fracção significativa da frequência do sinal de *

entrada, ou ambas, pode tornar-se nedess&rio realizar uma car recção explicita, a fim de se retirar esta forma de erro.

A correcção necessária ό o produto da quantidade de tempo (dT) que ocorre mais cedo ou mais tarde do que o instante de amostragem pretendido, no qual o gatilho ó disparado, espre ssa como uma fracção do tempo total da amostragem (T), com o desvio de fase esperado (dP) do sinal tendo lugar durante t£ do o período de amostragem. Esta correcção e realizada pela seguinte equação}

Correcção Suplementar = dF* dl/T

Como um exemplo, descrever-se-á agora a situação quando os momentos de amostragem pretendidos são coincidentes com o va j ior da contagem da referência, quando este á igual a 0. Nes. te caso, dt e proporcionada pelo valor de fase retido no trin oo mtremedio (22). Doutra forma dt seria proporcionado peão valor do trinco intremádio menos o valor da contagem digital (12) no momento da ocorrência do impulso de amostragem (16). 0 desvio da fase (d?) do sinal reiativamente à referencia que ocorre durante o período de amostragem e proporcional ao desvio da frequência. Poderá ser suficiente utilizar apenas o valor nominal fixo do desvio de frequência sistemático esperado. Álternativamente, no caso de um sinal de entrada cuja frequência varia amplamente, poderá ser necessário usar uma -previsão da frequência instantânea. Numa forma de realização na qual se utiliza a presenve invenção para determinan ^a frequência por meio de uma diferenciação numérica de medição da fase, tal previsão já estará disponível. Na Figura 4 ilustra-se um diagrama em bloco de uma forma de realização da presente invenção, a qual mostra um tal processo de aplicuçao de uma correcção não-linear.

Ro que diz respeito a forma de realização em que se utiliza ^a correcção não linear ilustrada na Figura 4» uma unidade de correcção (40) não linear opcional pode ser considerada como

um complemento suplementar para o acumulador digital utilizado na forma de realização da Figura 1. Dever-se-á , contu tudo, notar que não e necessário utilizar a técnica do acumu lar digital para se aplicar a referida unidade de correcção ⁿão linear (40). 0 acumulador digital (23) da Figura 1 calcula um valor de fase (rotativo) que aumenta sistemáticarnen te, que corresponde à diferença de frequência entre o sinal esperado e o valor da contagem de referência. Esta valor en tao subtraído da fase medida para se obter um valor de fase : corrigido que é aproximadamente igual ao valor que se teria obtido se a contagem de referência (12) tivesse um período igual ao do sinal nominal.

A correcção acima mencionada e suficiente, se não. ocorrer . uma grande instabilidade de temporização sobre o impulso de gatilho relactivamente ao momento de amostragem regular pre feendido. Para além di.sso, se houver uma considerável instabilidade de temporização no momento de realização do ím- .

pulso de gatilho, mas se houver apenas um pequeno, ou mesibo nenhum,erro de frequêcia sistemático para ser retirado, então a correcção não linear pode ser dispensada. Contudo, quando tanto a instabilidade de temporização como o desvio de frequência sistemático são significativos, o processo de correcção não linear ilustrado na Figura 4 pode ser desejáv vel, uma vez que a magnitude do efeito não-linear é proporcional ao produto do erro de temporização (dT) e ao desvio da frequência (dF).

A unidade de correcção nao-linear (40) da Figura 4 inclui um adicionador/subtractor (42) e um multiplicador (44)· Propor ciona-se um avaliador de frquência (46), a fim de produzir cálculos de frequência.s_e concluir um disp_ositivo comparada? (47), um acumulador (48) e um filtro de bloqueio (49).

A fim de se realiear a correcção não-linear, á necessário calcular-se 0 desvio de frequência (dF) pai& ser multiplicado pelo (dT), 0 erro de temporização de amostragem. A Figura 4 ilustra a utilização do avaliador de frequência (46) para calcular o erro do processo de frequência instantâneo, sendo doutra forma referido como um circuito fechado de bloquei, o de fase digital. 0 avaliador de frequência (46) calcula si.

I multâneamente qualquer desvio de frequência sistemático e es tático e qualquer componente variabel dinâmico originados,

J por exemplo, por qualquer modulação aplicada da extremidade he envio do sinal de entrada. É evidente que, se 0 componeaa te sistemático estático já for anteriormente conhecido, tal e 0 caso de quando se utiliza 0 acumulador digital (23) da Figura 1, ele poderá ser removido por um tal processo do acumulador digital antes de se explicar o resultado ao circui to fechado de bloqueio de fase digital da Figura 4, o qual calcularia apenas 0 componente dinâmico residual. 0 componen te dinâmico seria então adicionadp ao componente estático yz

/.) t'· 'w*-’ para se obter o erro de frequência instantâneo total (df),

Que é aplicado a unidade correta nao-linear (40), Se o componente dinâmico for pequeno e o componente estático for re iativamente grande, poderá ser apropriado utilizar apenas o componente estático para se obter o valor de (dF) na correA* cçao nao linear. Contudo, uma vez que o circuito fechado de bloqueio de fase digital avalia, quer o componente estátieq quer o componente dinâmico do desvio de frequência instantâneo, não é necessária a presença do acumulador digital(25) em todas as situações.

resultado final pretendido do circuito ilustrado na Piguna 4 é de facto uma medida do desvio instântaneo da frequên cia do sinal em relação a um valor nominal já conhecido. 0 circuito fechado de bloqueio de fase digital do avaliador de frequência (46) produz uma medida do desvio instantâneo do sinal de entrada (18) em relação â frequêçicia de contagem d,b referencia, a qual é igual ao desvio pertendido da fre* A quencia nominal, mais a diferença. constante da frequência nominal em relaçao a frequência de contagem de referencia. Consequentemente, a diferença constante da frequência da fr| quencia de referência, se não for igual a 0, deverá ser sub traída do calculo de frequência (df) antes do resultado desejado ser entregue para um processamento anterior. Neste caso, um valor constante correspondendo ao desvio da frequên] cia estático teria sido subtraído de uma mediçaõ da frequên z b

um valor Se, condo siste cia, em vez de, como na Figura 1, se ter subtraído be correcção de fase crescente da medição da fase, tudo, se pretender obter um valor de saída de fase ^ma ilustrado na Figura 4, poder-se-á associar, se necessárie, θ valor de fase corrigido proveniente da unidade de correc-7 ção não-linear (40) com a saída de um acumulador digital tal como na Figura 1, a fim de se subtrair para fora o desvio sis temátioo provneado por um erro de frequência estático conhe

I ) eido.

As Figuras 5a e 5b ilustram dispositivos para derivarem cal i culos de frequência provenientes de medições de fase resultantes, e cada um dos dispositivos ilustrados nassas Figuras 5a e 5b podem ser utilizados como uma forma de realização alternativa para o avaliador de frequência (46) da Figura 4·

A Figura 5a ilustra um dispositivo para derivar cálculos de frequência provenientes de mediçoês de fase mediante a subtracção numérica de amostras de entrada sucessivas. 0 dispjo sitivoda Figura 5a determina a velocidade de mudança de ângulos de fase, subtraindo mediçoês de ângulo de fase adjacer tes feitas num período de amostragem distanciado. Um subtra ctor de bit n (52) subtraí uma medição de fase atrasada de uma medição de fase corrente 0 resulta de uma medição de fase que passa através de unidades de atraso (50), as quais retardam a medição de fase por um determinado numero de períodos de amostragem. 0 resuitado final é então feito passar através de um filtro digital (54), o qual por sua veíi faz sair o cálculo da frequência desejado.

dispositivo da Figura 5b faz derivar cálculos da frequência das medições de fase utilizando um circuito fechado de bloqueio de fase digital. 0 dispositivo subtraí, por meio do subtrator de bits n (56), as amostras que entram dos valores ‘ de medições de fase de um valor contido num acumulador (57)« * 0 acumulador (57) made o erro angular entre as amostras de fase que vão entrando e o valor memorizado, sendo as correç.

: Çoãs implementadas por uma unidade de correcção (58), a fim de que os dois valores fiquem alinhados. 0 alinhamento resultante assim conseguido, produz um calculo da frequência da rotação de sequência dos ângulos de fase de entrada. Se a frequência de entrada for constante, o resultado da saída

X í , cstara de acordo com o numero de digitos da aritmética utiSíada. Se, contudo, a velocidade de rotaçãâ dos ângulos de fase na sequência de entrada não for perfeitamente constante, como por exemplo sinais de radio ruidosos, o acumulador (57) e a unidade de correcção (58) corrigirão contínuamente o er ro entre a sequência de entrada e valores e os valores memorizados. Desta forma, o cálculo resultante será apenas aquele da frequência de entrada nesse momento particular.

| Embora uma determihada forma de realização da presente in$5

venção tenha sido discrita e ilustrada, deverá ser compreendido que a invenção não está limitada á referida forma uma vez que poderão ser feitas modificações por pessoas peritas neste sector da técnica. A presente aplicação contempla todas e quaisquer modificações que se enquadrarem no .espírito

A ^e âmbito da invenção aqui divulgada.

Claims

REIVINDICAÇÕES;

lã. - Processo para a digitalização directa da fase dum sinal e produzir um valor digital que ê representativo duma fase instantânea de um sinal de entrada relativamente a uma frequência de referência, caracterizado pelo facto de compreender as operações que consistem em se realizar continuamente uma contagem memorizada que representa um valor resultante da divisão da citada frequência de referência por uma frequência de ciclo de contagem que se repete;

se produzir um impulso de gatilho em resposta â ocorrên cia de um impulso de amostragem e de uma transição de atravessamento do referido sinal de entrada; e se memorizar o mencionado valor gerado em resposta á re cepção do citado impulso de gatilho do referido valor do men cionado sinal de entrada.
2ã. - Processo de acordo eom a reivindicação 1, ca racterizado pelo facto de compreender as operações que consistem em se incrementar um acumulador digital por cada ocorrência do citado impulso de amostragem dum valor pré-determinado de erro de fase, sendo o referido valor de erro de fase igual ao produto dum intervalo de tempo pré-determinado entre impulsos de amostragem e uma diferencia de frequência pré-determinada entre a mencionada frequência do ciclo de coj tagem que se repete e uma frequência central esperada do citado sinal de entrada;

se retirar o referido valor do erro de fase do menciona do valor memorizado e se obter um valor de fase corrigido; e se memorizar o citado valor de fase corrigido em respos ta à ocorrência dum impulso de amostragem seguinte.

5®. - Processo de acordo com a reivindicação 1, ca racterizado pelo facto de compreender ainda a operação que consiste em se registar se a referida frequência de referência estava num semiciclo positivo ou negativo, quando se pro duz o referido impulso de gatilho.
4a. - Processo de acordo com a reivindicação 1, ca racterizado pelo facto de compreender ainda as operações que consistem em se produzir um segundo impulso de gatilho em resposta ao recebimento do mencionado impulso de amostragem e doutra transição de cruzamento do zero do citado sinal de entrada, sendo a referida segunda transição de cruzamento do zero de polaridade oposta à mencionada transição de cruzamento do ze ro do citado sinal de entrada;

se memorizar um valor produzido em resposta à recepção do referido segundo impulso de gatilho; e se combinarem os conteúdos que são memorizados para pro duzir um valor representativo da fase.

- Processo de acordo com a reivindicação 4, ca racterizado pelo facto de a mencionada operação de combinação dos conteúdos a serem memorizados compreender ainda a opj ração de realização da seguinte equação

PEV = Ι0Ώ2η (2A + MGDn(B-A)) na qual n é um número inteiro, A é o valor memorizado em. rejs posta ao citado impulso de gatilho, B è o valor memorizado em resposta ao citado segundo impulso de gatilho e PRV é o valor representativo da fase produzido.
6â. - Processo de acordo com. a reivindicação 1, ca racterizado pelo facto de compreender ainda a operação que consiste em se produzir um código digital que representa uma frequência instantânea do citado sinal de entrada, incluindo a referida operação de produção a subtracçâo de dois valores instantâneos da fase sucessivos do mencionado sinal de entra da usando o módulo aritmético de 2Pi.
7a. - Processo de acordo com a reivindicação 2, ca racterizado pelo facto de compreender ainda a operação que consiste em se corrigir 0 referido valor da fase entrando em linha de conta com um erro de temporização introduzido pelas variações do citado impulso de gatilho relativamente ao refe rido impulso de amostragem, mediante utilização de um factor de correcção, sendo o citado factor de correcção proporcional ao produto do mencionado erro de temporização e uma esti mativa dum valor instantâneo de frequência associado com 0 citado valor de fase.
8ã. - Processo de acordo com a reivindicação 7» ca racterizado pelo facto de compreender ainda a operação que consiste em se elaborar uma estimativa do citado valor de frequência instantânea associado com 0 referido valor de fase.
9ã. - processo de acordo com a reivindicação 8, ca racterizado pelo facto de a citada operação de elaboração daj estimativa compreender ainda a operação de determinação duma diferença entre os valores de fase que ocorrem num número pré-determinado de períodos de amostragem distanciados.
10ã. - Circuito eléctrico para determinar, em instantes de amostragem específicos, um valor numérico que representa, um código digital, uma fase instantânea dum sinal eléctrico relativo a um sinal de frequência de referência, caracterizado pelo facto de compreender meios contadores para realizar continuamente uma contagem memorizada que representa um valor resultante da divisão do citado sinal da frequência por uma frequência de um ciclo de contagem que se repete sendo a citada frequência do ciclo de contagem que se repete da mesma ordem que uma frequência central esperada do citado sinal elêctrico;

meios de gatilho para produzir um impulso de gatilho em resposta à recepção de um impulso de amostragem, e transição do citado sinal elêctrico; e primeiros meios de registo para memorizarem um estado momentâneo dos citados meios contadores, sendo o referido es tado momentâneo dos meios contadores transferido para os men cionados primeiros meios de registo em resposta à recepção pelos primeiros meios de registo do citado impulso de gatilh e correspondendo o referido estado momentâneo a um valor da fase instantânea do citado sinal elêctrico.
11&. - Circuito elêctrico de acordo com a reivindi cação 10, caracterizado pelo facto de compreender ainda meios de correcção para corrigir um valor numérico resul tante nos citados primeiros meios de registo mediante a reti rada dum valor de desvio de fase acumulativo, sendo o referi do valor do desvio de fase um produto dum período de tempo prê-determinado entre impulsos de amostragem e uma diferença de frequência pré-determinada entre a referida frequência da repetição do ciclo de contagem e a citada frequência central esperada do mencionado sinal elêctrico; e segundos meios de registo para memorizar o citado valor numérico corrigido resultante dos referidos meios contadores, o qual ê transferido dos citados primeiros meios de registo em resposta a uma ocorrência dum impulso de amostragem segui te, em que a citada ocorrência dum impulso de amostragem se- gúinte realiza uma memorização de um estado momentâneo seguin te dos referidos meios contadores nos citados primeiros meios de registo.
12a. - Gircuito eléctrico de acordo com a reivindi cação 11, caracterizado pelo facto de os mencionados meios de gatilho compreenderem um primeiro dispositivo de transição com gatilho, que é posto em funcionamento em resposta à recepção do citado impulso de amostragem e à produção dum si nal de ligação; e um segundo dispositivo de transição com gatilho, o qual é posto em funcionamento em resposta à recepção da citada transição do referido sinal eléctrico; e o impulso de gatilho ser produzido pelo referido segundo dispositivo de transição com gatilho em resposta ao facto de o citado segundo dispositivo de transição com gatilho receber tanto o referido sinal de ligação proveniente do mencionado primeiro dispositivo de transição com gatilho, como a citada transição do referido sinal eléctrico, de forma que o citado impulso de gatilho efectua um restabelecimento dos referidos primeiro e segundo dispositivos de transição com gatilho.
13â. - Gircuito eléctrico de acordo com a reivindi cação 12, caracterizado pelo facto de os citados primeiro e segundo dispositivos de transição com gatilho compreenderem elementos hiestáveis (“Flip-flop”).
14-¾. - Gircuito eléctrico de acordo com a reivindi cação 12, caracterizado pelo facto de compreender ainda segundos meios de gatilho para produzir um segundo impulso de gatilho em resposta à recepção do citado impulso de amostragem e duma segunda transição do sinal eléctrico, sen- 41 η do a segunda transição oposta à referida transição do citado sinal eléctrico recebido na citada segunda entrada dos mencionados meios de gatilho;

terceiros meios de registo para memorizar o citado esta do momentâneo dos meios contadores sendo o referido estado momentâneo dos meios contadores transferidos para os referidos terceiros meios de registo em resposta à recepção do men cionado segundo impulso de gatilho pelos citados meios de re gisto; e meios para combinar os conteúdos dos referidos primeiros meios de registo e dos mencionados terceiros meios de re gisto a fim de produzir um valor de saída.
15^â· - Circuito eléctrico de acordo com a reivindi cação 11, caracterizado pelo facto de os citados meios de cojr recção compreenderem um acumulador digital tendo conteúdos que são incrementados entre impulsos de amostragem de um valor que é proporcional ao referido produto do mencionado pe ríodo de tempo pré-determinado pela citada diferença de fre quência pré-determinada, sendo os citados conteúdos do acumulador adicionados ao mencionado valor ou subtraídos do referido valor de fase medido a fim de eliminar o citado desvio de fase por cumulação.
16ã. - Circuito eléctrico de acordo com a reivindi cação 11, caracterizado pelo facto de compreender ainda meio para produzir um código digital que representa uma frequência instantânea do citado sinal eléctrico, sendo os referidos meios de produção operáveis para realizar a subtracção de dois valores de fase instantâneos sucessivos por utilização do módulo de 2Fi aritmético.

cação 11,
17ã. - Circuito eléctrico de acordo com a reivindi caracterizado pelo facto de os meios de gatilho co preenderem um primeiro circuito de gatilho para produzir um primei ro impulso de gatilho parcial em resposta à recepção do cita do impulso de amostragem e uma transição de passagem para va lores positivos do citado sinal eléctrico;

um segundo circuito de gatilho para produzir um segundo impulso de gatilho parcial em resposta à recepção do citado impulso de amostragem e uma transição de passagem para valores negativos do citado sinal eléctrico;

um circuito lógico OU para a passagem de qualquer dos re feridos primeiro ou segundo impulsos de gatilho parcial como o referido impulso de gatilho; e um elemento biestável que produz um sinal de correcção em resposta à produção do citado impulso de gatilho que é pre duzido de acordo com a recepção pelo segundo circuito de gatilho da referida transição de passagem de valores negativos do mencionado sinal eléctrico.
18ã. - Circuito eléctrico de acordo com a reivindil cação 17, caracterizado pelo facto de compreender ainda meios correctores para corrigir 0 referido estado momentâneo dos referidos meios contadores e ser memorizado nos citados primeiros meios de registo de 180°, em resposta à recepção do mencionado sinal de correcção.
19ã, - Circuito eléctrico de acordo com a reivindi cação 18, caracterizado pelo facto de os citados meios correc tores compreenderem um circuito 20E para inversão do ‘*bitⁿmais significativo do referido estado momentâneo.
20â. - Circuito eléctrico de acordo com a reivindi cação 11, caracterizado pelo facto de compreender ainda segum dos meios correctores acoplados aos referidos segundos meios de registo, para corrigir o mencionado valor numérico resultante relativamente a um erro de temporização introduzido por variações no referido impulso de gatilho relativamente ao ei tado impulso de amostragem, mediante utilização de um factor de correcção proporcional a um produto do referido erro de temporização por um cálculo dum valor de frequência instantâneo associado ao citado valor numérico resultante.
21â. - Circuito eléctrico de acordo com a reivindi cação 20, caracterizado pelo facto de compreender ainda meios para o cálculo da frequência acoplados aos citados segundos meios correctores, para produzir o referido valor de frequer cia instantânea associada com o mencionado valor numérico re sultante.
22a. - Oircuito eléctrico de acordo com a reivindi cação 21, caracterizado pelo facto de os citados meios de cá: culo da frequência compreenderem um circuito fechado de bloqueio de fase digital.
23^. - Circuito eléctrico de acordo com a reivindi cação 21, caracterizado pelo facto de os citados meios de cálculo da frequência compreenderem meios subtractivos, para produzir uma diferença entre os valores da fase ocorrendo a um número pré-determinado de períodos de amostragem separados.
24ã. - Circuito eléctrico de acordo com a reivindi cação 10, caracterizado pelo facto de os mencionados meios contadores produzirem uma sequência de contagem de acordo com o Gray código.
25§·. - Circuito eléctrico de acordo com a reivindi cação 24, caracterizado pelo facto de compreender ainda um conversor de Gray para binário, acoplado entre os citados primeiros meios de registo e os referidos segundos meios de registo.
26&. - Circuito elêctrico para produzir um valor digital que é representativo duma fase instantânea dum sinal de entrada relativamente a uma frequência de referência, caracterizado pelo faoto de compreender um contador digital, o qual produz continuamente uma contagem memorizada que representa um valor resultante da di visão da mencionada frequência de referência por uma frequên cia do ciclo de contagem que se repetem;

um circuito de gatilho o qual produz um impulso de gati lho em resposta ao facto de ser armado por um impulso de amos tragem e a ser activado por uma transição que atravessa o ze ro do citado sinal de entrada; e um primeiro trinco da memorização para memorizar o refe rido valor produzido pelo mencionado contador digital em res posta à recepção do citado impulso de gatilho, correspondendo o referido valor memorizado a um valor de fase instantâneo do citado sinal de entrada.
27§. - Oircuito elêctrico de aeordo com a reivindi cação 26, caracterizado pelo facto de compreender ainda um acumulador digital que é incrementado por cada ocorrência do citado impulso de amostragem de um valor do erro de fase pré-determinado, sendo o referido valor de erro de fase igual ao produto de um período de tempo pré-determinado entre impulsos de amostragem e uma diferença de frequência pré-determinada entre a citada frequência do ciclo de contagem que se repete e uma frequência central esperada do referido sinal de entrada;

um adicionador subtraetor digital, que retira o valor /η do erro da fase do citado valor memorizado e produz um valo da fase corrigido; e um trinco de memorização de saída para memorizar o cita do valor da fase corrigido, em resposta a uma ocorrência dum impulso de amostragem seguinte.
28â. - Circuito eléctrico de acordo com a reivindi cação 26, caracterizado pelo facto de o mencionado primeiro trinco de memorização incluir um bit específico para registar se a citada frequência de referência estava num semiciclo negativo ou positivo, quando se produz o citado impulso de gatilho.
29-. - Circuito eléctrico de acordo com a reivindi cação 26, caracterizado pelo facto de o referido circuito de gatilho compreender um primeiro elemento biestável (flip-flop”), que produz um sinal de estabelecimento em resposta à recepção de um sinal alto proveniente de uma fonte de sinal alto proveniente uma fonte de sinal alto constante e do citado impulso de amostragem;

um segundo elemento biestável (flip-flop) que produz o referido impulso de gatilho em resposta à recepção do cita do sinal de estabelecimento e da referida transição de passa gem através do zero do sinal de entrada; e um circuito de retardamento para produzir um impulso de estabelecimento retardado a partir do citado impulso de gati lho, sendo os referidos primeiro e segundo elementos biestáveis (flip-flop) simultaneamente estabelecidos em resposta à recepção do citado impulso de retardado.
30£. - Circuito eléctrico de acordo com a reivindi cação 26, caracterizado pelo facto de compreender ainda

Ζ}^ Μ

W'' um circuito de gatilho secundário, o qual produz um segundo impulso de gatilho em resposta à recepção do citado im pulso de amostragem e de uma outra transição com passagem através do zero do referido sinal de entrada, tendo a outra citada transição de passagem através de zero a polaridade opos ta à referida transição de passagem através de zero do citado sinal de entrada;

um segundo trinco de memorização de um outro valor do mencionado circuito contador em resposta à recepção do referido segundo impulso de gatilho; e um circuito de combinação, o qual combina os conteúdos do citado primeiro trinco de memorização e do referido segun do trinco de.memorização para produzir um valor de representação da fase.

51^â· - Circuito eléctrico de acordo com a réivindi cação 50, caracterizado pelo facto de o mencionado circuito de combinação combinar os conteúdos dos referidos primeiro e segundo trincos de memorização mediante a realização da reso lução da seguinte equação

PRV = KíOB2n(2A + lODn(B-A)) na qual n é um número inteiro A é o conteúdo do citado primei ro trinco de memorização, B é o conteúdo do referido segundo trinco de memorização e ERV é o valor de representação da fa se produzido.

52S. - Circuito eléctrico de acordo com a réivindi cação 26, caracterizado pelo facto de compreender ainda meios para produzir um código digital que representa uma frequência instantânea do referido sinal de entrada, sendo os citados meios para a produção operáveis para a subtracção de dois va lores de fase instantâneos sucessivos do citado sinal de entrada usando módulo de 2Pi aritmético.
33-· - Circuito eléctrico de acordo com a reivindi cação 26, caracterizado pelo facto de o mencionado circuito de gatilho compreender um circuito de gatilho de transição positiva, o qual pro duz um impulso de gatilho de transição para valores positivos em resposta à recepção do referido impulso de amostragem e duma transição de passagem positiva do citado sinal de entra da;

um circuito de gatilho de transição negativa, o qual pr duz um impulso de gatilho de transição para valores negativo em resposta à recepção do citado impulso de amostragem e dum transição de passagem negativa do citado sinal de entrada;

uma porta OU para a passagem ou de citado impulso de ga tilho de transição para valores positivos ou do citado impul so de gatilho de transição para valores negativos, como o re ferido impulso de gatilho;

um elemento biestável (^Mflip-flop) que produz um sinal de correcção em resposta ao facto de o citado impulso de gatilho ser produzido de acordo com a recepção pelo mencionado circuito de gatilho de transição negativa da citada transição de passagem para valores negativos do referido sinal eléctri co.
34ã. - Gircuito eléctrico de acordo com a reivindi^ cação 33» caracterizado pelo facto de compreender ainda meios correctores para corrigir o mencionado valor armazenado do ris ferido primeiro trinco de memorização de 180°, em resposta à recepção do mencionado sinal de correcção.
35^â· - Gircuito eléctrico de acordo com a reivindi cação 34-, caracterizado pelo facto de os citados meios de co.

recção compreenderem uma porta XOR para inverter o bit mais importante do citado valor memorizado.
36^. - Circuito eléctrico de acordo com a reivindi cação 26, caracterizado pelo facto de compreender ainda um segundo meio de correcção acoplado ao citado trinco de memorização de saída para corrigir o referido valor da fase em relação a um erro de temporização introduzido pelas variações do referido impulso de gatilho relativamente ao citado impul so de amostragem com um factor de correcção, sendo o referido factor de correcção proporcional a um produto do citado erro de temporização por um valor de frequência instantânea calculado associado com o mencionado valor da fase.
37^â· - Oircuito eléctrico de acordo com a reivindi cação 36, caracterizado pelo facto de compreender ainda meios calculadores de frequência acoplados aos citados segundos meios de correcção para produzir o citado valor de frequência instantânea associado com o mencionado valor da fase.
38â. - Oircuito eléctrico de acordo com a reivindi cação 37, caracterizado pelo facto de os citados meios calcu ladores da frequência compreenderem um circuito digital que inclui um circuito fechado de bloqueio de fase.
39&. - Oircuito eléctrico de acordo com a reivindi cação 37? caracterizado pelo facto de os citados meios calcu ladores da frequência compreenderem meios de subtracção para produzirem uma diferença entre os valores da fase que ocorrem num número pré-determinado de períodos de amostragem dis tanciados.
40S, - Oircuito eléctrico de acordo com a reivindi cação 26, caracterizado pelo facto de os citados meios calcu ladores produzirem uma sequência do contador no código Gray.
41^. - Circuito eléctrico de acordo com a reivindi cação 40, caracterizado pelo facto de compreender ainda um conversor de sequência no código Gray binário acoplado entre o referido trinco intermédio e o citado trinco de saída.