JPH02180427A - カウンタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は基準クロックパルスと非同期の非同期パルスノ
入力により基準クロックパルスのパルス数をカウントす
るカウンタに関する。

（従来の技術） 例えば基準クロックと非同期のカウント開始信号が入力
された時から、基準クロックと非同期のカウント終了信
号が入力された時までの時間を、カウンタによりその間
の基準クロックのパルス数をカウントして求める計時装
置が有る。そのような・計時装置に使用される４ピント
２進カウンタの例を第１７図に示す。

同図において−ＣＬＯＣには基準クロックでありＣＬＯ
ＣＫと非同期の十ＣＮＴＥＮ　　（カウント開始）信号
、＋　ＣＮＴＳＴＰ信号（カウント終了信号）及びカウ
ンタを初期設定する＋ＣＬＥＡＲ信号が不図示の入力手
段より入力される。

その動作は第１８図に示すように＋ＣＬＥＡＲ信号が人
力されるとカウンタ１００は初期設定される。

この状態で十ＣＮＴＥＮ信号が入力されるとカウンタは
−ＣＬＯＣＫのパルス数をカウントし、ＱＯ〜Ｑ３の４
ビツトでそのカウント数を表現する。なおＣＡＲＲＹ　
０１ｌＴ出力はＱＯ〜Ｑ３＝“１１１１”となった場合
に出力される。

このように−ＣＬＯＧＫのパルス数をカウント中に＋　
ＣＮＴＳＴＰ信号が入るとカウンタはカウントを停止し
、その状態を保持する。

なお、計時装置として用いる場合は、カウンタのカウン
ト数から千ＣＮＴＥＮ信号入力時から十ＣＮＴＳＴＰ信
号入力時までの時間を演算器（不図示）で演算処理して
求めることができる。

（発明が解決しようとする課題） しかしながら、上記の計時装置に用いられるカウンタに
は次のような課題が有る。

第１８図に示すように十ＣＮＴＥＮ信号が入力されるタ
イミングと−ＣＬＯＣＫが入るタイミングとが十分時間
的に離れていればカウンタの誤カウントは起きないが、
第１９図のように十ＣＮＴＢＮ信号の入力されるタイミ
ングと−ＣＬＱＣＫが入るタイミングが極めて接近した
際に誤カウントの起きる可能性が有る。十ＣＮＴＥＮ信
号と−ＣＬＯＧＫのタイミングが接近するとカウンタの
セットアツプ時間もしくはホールド時間を満足できなく
なり１カウント誤ってカウントするおそれが有る。通常
の用途における１カウントの誤差は最下位ビットの１力
ウント分の誤差に相当し、これは許容できる場合が多い
。

しかし１力ウント間隔内を別の計時装置を用いる等して
更に微小分解能で計時する場合は１カウントの誤差は大
きな誤差となるという課題が有る。

従って、本発明は非同期入力信号のタイミングに関わら
ず誤カウントを防止可能なカウンタを提供することを目
的とする。

（課題を解決するための手段） 上記課題を解決するため、本発明は次の構成を備える。

すなわち、基準クロックパルスと非同期の非同期パルス
が入力されることにより前記基準クロックパルスのパル
ス数のカウントを開始及び／又は終了し、カウント数を
出力するカウンタにおいて、前記非同期パルスが前記基
準クロックパルスの前及び後の所定時間内に入力された
ことを検知する検知手段を設け、該検知手段が前記非同
期パルスが前記所定時間内に入力されたと判断した場合
には非同期パルスの入力が前記基準クロックパルスの前
もしくは後であるかに基づき前記カウント数を予め設定
された値分補正する補正手段を設けたことを特徴とする
。

なお、必要とする技術レベルとしては、基本遅延時間が
１００ｐｓｅｃ以下で、平均負荷状態での遅延時間が２
００ｐＳｅｃ以下のゲートスピードを実現可能なレベル
である。

（作用） 作用について説明する。

非同期パルスが基準クロックパルスと極めて接近し、検
知手段が基準クロックパルスから所定時間内に非同期パ
ルスが入力されたと判断したら、非同期パルスが基準ク
ロックパルスの前かもしくは後かに基づいて予め設定さ
れた値、カウント数を補正することにより確実にカウン
ト誤差を防止することができる。

（実施例） 以下、本発明の好適な実施例について添付図面と共に詳
述する。

本実施例では本発明に係るカウンタを用いた装置として
計時装置を挙げて説明する。第１図にはその計時装置の
ブロックダイアグラムを示す。まず構成について簡単に
説明する。

１０はクロックパルス発生回路であり、公知のパルス発
生回路を用い基準クロックパルス信号−ＣＬＯ（Ｊ等を
発生する。−ＣＬＯＣＲの周期は２，０４８ｎｓｅｃで
あり、周波数は約４８８Ｍｔ（ｚである。クロックパル
ス発生回路ｌＯからは−ＣＬＯＣＫの他、−ＣＬＯＣＫ
から位相が１／４周期（τ）進んだパルス−Ｅ−ＣＬＯ
ＣＫと、−ＣＬＯＣ）［からτ／４位相が遅れたパルス
−Ｌ−ＣＬＯＣＫ及び、−Ｅ　−ＣＬＯＣＲに同期し、
かつ周期が−Ｅ　−ＣＬＯ（Ｊの２倍であるパルス−Ｉ
！−ＣＬＯＣＫ　Ａと−Ｅ−ＣＬＯＣＫ　Ｂが発出され
る。なお、４−ＣＬＯＣＫ　Ｂは−［！　−ＣＬＯＣＫ
＾より−ＣＬＱＣＫの周期τだけ位相が遅れて発生する
。

１２は入力装置であり、−ＣＬＯＣＲとは非同期のカウ
ント開始信号子ＣＮＴＥＮ　、カウント終了信号子ＣＮ
ＴＳＴＰ、および後述するカウンタの初期設定を行うク
リア信号子ＣＬＥＡＲをカウンタへ入力する。本実施例
の計時装置においては十ＣＬＥＡＲ入力後、＋ＣＮＴＥ
Ｎが入力されてから十〇ＮＴＳＴＰが入力される迄の時
間間隔を３２ｐＳｅｃ間隔で計時するものである。

１４はカウンタであり、８ビツトの２進カウンクである
。カウンタ１４は＋ＣＬＥＡＲが入力されるとカウント
値をＯに初期設定される。＋ＣＮＴＥＮが入力されると
カウンタ１４はクロックパルス発生回路１０から入力さ
れる一ＣＬＯＣＫのパルス数をカウン、トし、＋　ＣＮ
ＴＳＴＰが入力されるとカウントを終了する。従ってカ
ウンタ１４は８ビツトなので“ｏｏｏｏｏｏｏｏ”から
“１１１１１１１１°まで、即ち０がら５２２．２４ｎ
Ｓｅｃまで計時が可能となる。なお、その計時結果は信
号線ＤＬ６〜ＤＬ１３に８ビツトで出力される。また、
ＤＬ６〜ＤＬ１３の出力が１１１１１１１１’　　とな
った時にＣＡＲＲＹ　ＯＵＴ出力は“１”　となる。な
お、カウンタ１４の回路図を第６図に示す。

１６Ａ、１６Ｂは公知の鋸歯状波発生回路である。鋸歯
状波発生回路１６Ａは前記パルス−Ｉ！−ＣＬＯＣＫ　
Ａに同期して鋸歯状波を発生し、鋸歯状波発生回路１６
Ｂは前記パルス−Ｅ−ＣＬＯＣＫ　Ｂに同期して鋸歯状
波を発生する。

クロックパルス発生回路１０と鋸歯状波発生回路１６Ａ
、１６Ｂから発生するパルス等のタイミングチャートを
第２図に示す。

１８Ａ、１８Ｂは電圧保持手段である６ｂｉｔランチ付
Ａ／Ｄコンバータである。Ａ／Ｄコンバータ１８Ａ、１
８Ｂはそれぞれ接続された鋸歯状波発生回路１６Ａ、１
６Ｂの出力電圧をアナログ値からデジタル値へ変換する
と共に、＋　ＣＮＴＥＮ信号が入力された際にはその時
の鋸歯状波発生回路１６Ａ、１６Ｂの出力電圧値（デジ
タル値）を６ビツトの２進数でそれぞれラッチに保存す
る。なお、Ａ／Ｄコンバータ１８Ａ又は１８Ｂの回路図
を第７図に示す。

２０はセレクタであり、クロックパルス発生回路１０の
パルス−ＣＬＯＣＫに同期して、Ａ　／　Ｄコンバータ
１８Ａ又は１８Ｂの出力を交互に選択し、ＤＬＯ〜ＤＬ
５の６ビツトデータとして出力する。

また、Ａ／Ｄコンバータ１８Ａ又は１８Ｂの＋Ａ７、＋
Ａ５６．０ＶＦ（７）出力（第７図参照）をカウンタ１
４へ送る。

２２Ａ、２２Ｂはレジスタであり、セレクタ２０から出
力された６ビツトの電圧データを保持する。

レジスタ２２Δには＋ＣＮＴＩＥＮが入力さ、れた時の
セレクタ２０の出力を保持し、レジスタ２２Ｂには＋　
ＣＮＴＳＴＰが入力された時のセレクタ２０の出力を保
持する。

２４は表示装置であり、カウンタ１４がカウントした一
ＣＬＯＧＫのパルス数を表示するものである。

また、カウンタ１４でカウントしたパルス数もしくはそ
のパルス数から演算回路２６で時間を演算して求め、そ
の結果を表示することもできる。

２８はパルス間隔表示装置であり、レジスタ２２Ａと２
２Ｂの出力の差を演算回路２６で求めその結果をパルス
間隔として表示する。

次に各構成回路について説明する。

まず、鋸歯状波発生回路１６Ａ、１６Ｂについて説明す
る。

鋸歯状波を使用するのは上昇時又は下降時の電圧の変化
が時間に比例する特性を利用したからである。第３図に
示すように−ＣＬＯＣＫの下降エツジでの電圧を■０、
■１とした場合、Ａ／Ｄコンバータ１８Ａ又は１８Ｂの
出力が電圧■０の時°０Ｏｏｏｏｏ’　、電圧Ｖ２Ｏ時
“１１１１１１’　となるよう予め調整されている。従
って、＋　ＣＮＴＥＮが入力された１１４間のＡ／Ｄコ
ンバータ１８Ａ又は１８Ｂの出力（電圧値）を知ること
ができれば−ＣＬＯＧＫの下降エツジから＋ＣＮＴＥＮ
入力までの時間を知ることができる。また、第２図によ
く示されるように鋸歯状波Ａと鋸歯状波Ｂは１８０°の
位相差が設けられている。この１８０“の位相差を設け
て鋸歯状波ＡとＢを発生させるのは、鋸歯状波の電圧が
初期電圧に戻る時間がゼロでないため、鋸歯状波が鋸歯
状波Ａの一方だけだと初期電圧に戻る間に＋ＣＮＴＩＥ
Ｎが人力されるとその入力を捕捉できなくなるため、そ
の場合１８０°位相左を設けた鋸歯状波Ｂで確実に十Ｃ
ＮＴＥＮの入力を捕えるためである。その結果Ａ／Ｄコ
ンバータ１８Ａ、１８Ｉ３も２個設けられている。

なお、鋸歯状波ＡとＢに１８０°の位相差が住じるのは
鋸歯状波発生回路１６Ａ、１６Ｂが、それぞれ１８０゛
の位相差を有する一Ｅ　−ＣＬＯＣＫ八と−Ｅ−ＣＬＯ
ＣＫ　Ｂによって駆動されるからである。

次に、−Ｅ−ＣＬＯＣＫ及び、この−Ｅ　−ＣＬＯＣＫ
を基準とする一Ｅ　−ＣＬＯＣＫ八と−Ｅ−ＣＬＯＣＫ
　Ｂが、基準クロ・ノ久である一ＣＩ４０ＣＫに対して
τ／４だけ位相を進めた理由について述べる。鋸歯状波
は第４図に示すように理想的には実線の如（直線的に電
圧が時間に比例して変化することが望ましい。しかし実
際には破線で示すように非直線にならない部分が立ち上
りで生じてしまう。この非直線部分に十ＣＮｔＥＮが入
力された場合には、Ａ／Ｄコンバータ１８Ａ５１８Ｂに
取り込まれる鋸歯状波の電圧は、その入力された時点を
正確に指し示すものではなく、計時結果に誤差を生じる
。そのため、−ＣＬＯＣＫに接近する鋸歯状波は直線部
分となるよう適宜な間隔であるτ／４だけ−Ｅ−ＣＬＯ
ＣＫ　Ａと−Ｅ−ＣＬＯＣＫ　ＢはＣＬＯＣＫより位相
を進ませである。この適宜な間隔は必ずしもτ／４に限
定さるものではなく鋸歯状波の非直線部分と−ＣＬＯＣ
にの接近を回避できる間隔であればよい。

次に、Ａ／Ｄコンバータ１８Ａ、１８Ｂについて説明す
る。Ａ／Ｄコンバータ１８Ａ　　　１８Ｂは、第７図に
示すようにＤＬＯ〜ＤＬ５の６ビツトデータとして出力
されるがその出力はＡ／Ｄコンバータ１８Ａ又は１８Ｂ
の一方が“ｏｏｏｏｏｏｏの時は他方が“１１１１１１
”　となるようＶＨ及びＶＬの電圧レベルが調整されて
いる。なお、Ａ／Ｄコンバータ１８Ａ、１８Ｂのラッチ
３０・・・については第１３図に示す。このラッチ付の
Ａ／Ｄコンバータ１８Ａ、１８Ｂはフラッシュタイプで
あり、サンプル・ホールド回路は不要である。つまりう
・ノチ３０・・・の入力端子＋Ｄ、−Ｄには常時コンパ
レータ３２・・・の出力が入力されており、＋　ＣＮＴ
ｌ！Ｎが入力された瞬間のコンパレータ３２・・・の出
力状態をラッチ３０・・・に保存するのである。エンコ
ーダ３４の回路例は第８図〜第１０図に示す。鋸歯状波
の電圧上昇に伴い上位基＄電圧を比較するコンパレータ
３２・・・の出力が１゛　となる。即ち、ある−瞬にお
いてその時の鋸歯状波の電圧を境に、それ以下の電圧レ
ベルを比較するコンパレータ３２・・・の出力は全て１
゛に、それ以上の電圧レベルを比較するコンパレータ３
２・・・の出力は“０゛　となるのである。第８図に示
す回路がコンパレータ３２・・・の出力から°１゛と′
０゛の境界を検出する回路である。この境界にあるビッ
トが“１゛　となり、他のビットは全て“０°　となる
。この出力が第９図の回路に入力されＡ／Ｄコンバータ
１８Ａ、１８Ｂの出力がエンコーダ３４によりコード化
されＤＬＯ−ＤＬ５が出力される。なお、第９図の回路
におけるＬＥＯ〜ＬＥ８の回路を第１０図に示し、真理
値表を第１１図に示す。

続いてセレクタ２０について説明する。セレクタ２０の
回路図を第１４図に示す。Ａ／Ｄコンバータ１８Ａ、１
８Ｂは前述のとおり確実に＋ＣＮＴＥＮを捕捉するため
２　ｆｔ？ｉｌ設けたが、セレクタ２０によって出力が
選択されるのである。Ａ／Ｄコンバータ１８Ａ、１８Ｂ
の選択は両Ａ／Ｄコンバータ１８Ａ、１８Ｂのオーバー
フローフラグＯＶＦにより選択される。Ａ／Ｄコンバー
タ１８Ａ、１８Ｂは＋ＣＮＴＥＮの入力を待機している
場合はランチ３０・・・のクロック端子ＣＬＫは“０°
でありデータ入力単位子Ｄ、−Ｄの値がそのまま出力さ
れ、この間は２つのオーバーフローフラグＯＶＦ　（Ａ
）とＯＶＦ　（Ｂ）により交互に選択されている。十Ｃ
ＮＴＥＮが入力されるとＡ／Ｄコンバーク１８Ａ、１８
Ｂのラッチ３０・・・の入力と出力は分離され、前述の
十ＣＮＴＥＮが入力された瞬間の電圧；へを保存しセレ
クタ２０はＡ／Ｄコンバータ１８Ａ又は１８Ｂの適切な
方を選択して出力する。セレクタ２０からは６ビツトデ
ータＤＬＯ−ＤＬ５をレジスタ２２Ａ又は２２Ｂへ、＋
Ａ７、−Ａ７、＋Ａ５６の出力をカウンタ１４へ送る。

次に本発明の最も特徴とするカウンタ１４について説明
する。カウンタ１４の回路は第６図に示し、フリップフ
ロップＦＦ０−ＦＦＩＯについては第１２図に示す。な
お、フリップフロップＦＦＯ〜ＦＦｌ０の状態は出力Ｑ
で表わすこととして説明する。また、カウンタ１４の出
力はＤＬ６〜ＤＬ１３の８ビツトで出力されるのである
が、第６図には下位４ピツ）ＤＬ６〜ＤＬ９のみを図示
する。従ってカウンタ１４を構成するフリップフロップ
は図面上ＦＦＯ〜ＦＦ３である。

フリップフロップＦＦ８、ＦＦ９は−Ｌ　−ＣＬＯＣＫ
（第２図、第４図参照）により駆動され、補正用の２ピ
ントカウンタを構成している。ＦＦ８、ＦＦ９で構成さ
れる２ビツトカウンタが設けられているのは前述のよう
に−ＣＬＯＣＫと＋ＣＮＴＨＮが極めて接近して入力さ
れた場合に誤カウントするおそれがあり、そこで−ＣＬ
ＯＣＫよりτ／４位相が遅れた一Ｌ　−ＣＬＯＣＫと同
期したＦＦ８とＦＦ９で補正用のカウンタを構成してや
ると、＋　ＣＮＴＥＮと−ＣＬＯＣＫが接近して入力さ
れても＋ＣＮＴＥＮと−Ｌ　−ＣＬＯＣＫにはτ／４と
いう時間的余裕が有るのでＦＦ８とＦＦ９は正常にカウ
ント開始が可能となる。なお、＋　ＣＮＴＥＮと−Ｌ　
−ＣＬＯＣＫが接近した場合には＋ＣＮＴＥＮと−ＣＬ
ＯＣＫの間には時間的余裕が有るはずなので誤カウント
のおそれはない。カウンタ１４は＋ＣＬＥＡＲにより初
期設定されＦＦ８＝　’０’　、ＦＦ９＝゛０　“とな
り−Ｌ　−ＣＬＯＣＫをカウントする。しかし論理構成
から判るようにＦＦ９＝　“１゛になるとカウントは停
止される。また、ＦＦ８＝　　“１゛ＦＦ９＝　　“０
′の場合８ビツトカウンタを構成するＦＦＯとＦＦＩに
次の−ＣＬＯＣＫと同期してカウンタ１４のカウント値
に関係な（強制的に予め設定されたデータが書き込まれ
るようになっている。

このカウンタ１４の動作について説明する。＋ＣＮＴＥ
Ｎが−ＣＬＯＣＫに接近している場合としては第５図に
示すように＋ＣＮＴＥＮが、−ＣＬＯＣＫの下降エツジ
より遅れたＸに示す時間範囲（間隔をτ／８とする）も
しくは−ＣＬＯＣＫの下降エツジより早いＹに示す時間
範囲（間隔をτ／８とする）に入力される場合が有る。

なお、接近した範囲Ｘ、Ｙとしてτ／８を選択したのは
−Ｌ　−ＣＬＯＣＫもしくは−Ｅ−ＣＬＯＣＫの位相の
ずれτ／４を考慮し、その中間点を選択したためであり
、Ｘ、Ｙは任意に選択することができる。まず、＋　Ｃ
ＮＴＥＮが時間範囲Ｘに入力された場合についてみると
、時間範囲Ｘ内ではＡ／Ｄコンバータ１８Ａ、１８Ｂの
出力ＤＬＯ〜ＤＬ５は“ｏｏｏｏｏｏ’　〜’１１１０
００’　　となりＤＬ３〜ＤＬ５が“ｏｏｏ’となる。

このＤＬ３〜ＤＬ５＝“０００゛の時はその論理構成に
より＋Ａ？＝　　’Ｏ。

の時である。一方、＋　ＣＮＴＥＮが時間範囲Ｙ内に入
力された場合についてみると、時間範囲Ｙ内ではＡ／Ｄ
コンバータ１８Ａ、１８Ｂの出力ＤＬＯ〜ＤＬ５は“０
００１１１’　〜“１１１１１１”　となる。このＤＬ
３〜ＤＬ５＝’ｌｌｌ″の時はその論理構成により＋Ａ
３６＝　　“１°の時である。

＋　ＣＮＴＥＮが時間範囲Ｘ内に入力された場合のタイ
ミングチャートを第１５図に示す。＋Ａ７＝°０°の時
、＋ＣＮＴＥＮ　ニ接近した一ＣＬＯＣＫは十ＣＮＴＥ
Ｎより前のパルスなのでカウントしてはならない。

＋Ａ７＝　“０′ならば論理構成により−Ａ７＝′１”
、＋Ａ３６＝　“Ｏｏであり、次の−Ｌ　−ＣＬＯＣＫ
によりＦＦ８＝　　’１”、ＦＦ、９＝　　“０゛　と
なるのでＦＦＯとＦＦＩには外部から次の−ＣＬＯＣＫ
に同期してＦＦ０＝　“１’　、ＦＦ１＝　“０゛が強
制的に書き込まれ、カウント開始時に誤って１カウント
多くカウントしても補正されたことになる。

＋　ＣＮＴＥ！Ｎが時間範囲Ｙ内に入力された場合のタ
イミングチャートを第１６図に示す。十Ａ３６＝１１′
の時、＋　ＣＮＴＥＮに接近した一ＣＬＯＣＫは＋ＣＮ
ＴＥＮより後のパルスなのでカウントしなくてはならな
い。＋Ａ３６＝　　’１’　ならば論理構成により十Ａ
７＝’ｌ’　　−Ａ？＝　“Ｏｏであり、次の−Ｌ　−
ＣＬＯ（ＪによりＦＦ８＝　　“１”　、ＦＦ９＝　　
“０゛となるのでＦＦＯとＦＦＩには外部から次の−Ｃ
ＬＯＣＫに同期してＦＦ０＝　“Ｏ’　、ＦＦ１＝　“
１゛が強制的に書き込まれ、カウント開始時に１カウン
ト少なくカウントしても補正されたことになる。

なお、＋Ａ７≠　“０゛かつＡ５６≠　“１°の場合は
前述のとおり＋ＣＮＴＥＮと−ＣＬＯＣＫの間には十分
な時間的余裕があるので誤カウントのおそれはなくＦＦ
Ｏ，、ＦＦＩの内容を補正する必要はない。

次に十〇ＮＴＳＴＩ’が入力された際のカウンタ１４の
補正について説明する。

＋　ＣＮＴＳＴＰの上昇エツジと−ＣＬＯＣＫが極めて
接近するとやはり誤カウントの可能性が有る。しかしカ
ウンタ１４は＋ＣＮＴＳＴＰが入力されると動作を停止
するので次のクロックサイクルで補正をするという手段
はとれない。そこで第６図の誤カウント検出手段となる
フリッププロップＦＦｌ０を用いて誤カウントの検出を
行っている。ＦＦｌ０は−ＣＬＯＣＫよりτ／４遅れた
一Ｌ　−ＣＬＯＣＨにより駆動され、直前のクロックサ
イクルにおける最下位ビットＤＬ６の値を保持している
。そこで＋ＣＮＴＳＴＰによりカウンタ１４が停止した
？＆ＤＬ６と一致するかどうかを検出して誤カウントの
有無を検知するようになっている。つまり、＋　ＣＮＴ
ＳＴＰが入力された後の＋Ａ３６＝　“１°の時（−Ｃ
ＬＯ（Ｊの下降エツジよりτ／８前から−ＣＬＯＣＫの
下降エツジまでの間に十ＣＮＴＳＴＰが入力された時）
、直前のクロックサイクルのＤＬ６と、停止した後のＤ
Ｌ６が不一致であれば１カウント多く誤カウントしたこ
とになる。そこでフラグ＋ＢＦＬＡＧを０”とする。

また、直前のクロックサイクルのＤＬ６と停止した後の
ＤＬ６が一致していれば正常にカウントしたと判断し＋
ＣＦＬＡＧ　、　＋ＢＦＬＡＧ共に°０°　とする。

一方、＋　ＣＮＴＳＴＰが入力された後の＋Ａ７＝　　
’０’の時（クロックパルスの下降エツジからτ／８１
＆までの間に＋ＣＮＴＳＴＰが入力された時）、直前の
クロックサイクルでのＤＬ６と停止した後のＤＬ６とが
不一致の場合は正常カウントしたものと判断し、＋ＣＦ
ＬＡＧ　、　＋ＢＥＦＬＡＧ共に“０°　となる。また
、直前のクロックサイクルでのＤＬＦ６と停止した後の
ＤＬ６とが一致した場合は１カウント少なく誤カウント
したことになるので十ＣＦＬＡＧ　＝　　“Ｏ。

＋ＢＦＬＡＧ　＝　　“１°　とする。

これによりカウンタ１４停止後の＋ＣＦＬＡＧと＋ＢＦ
ＬＡＧの状態をみることによりカウンタ１４のカウント
値が正しいか（＋ＣＦＬＡＧ　、　＋ＢＦＬＡＧ共に“
０”）、１カウント少なく誤カウントしたか（十ＣＦＬ
Ａｃ　　＝　　’Ｏ“　、＋ＢＦＬＡＧ　　＝　　“１
”　）、もしくは１カウント多くカウントしたか（＋Ｃ
ＦＬＡＧ　＝“１°、＋ＢＦＬＡＧ　＝　’０°）の判
断が可能となる。

従って誤カウントの場合演算回路でカウンタ１４の値を
＋１もしくは一１補正すればよい。なお、２個のフラグ
を用いる方法は十ＣＮＴＥＮが入力された際の誤カウン
トを検知する方法にも応用することができる。

このようにカウンタ１４でカウントされ、必要に応じて
補正された値は後段の演算回路２６に送られ、必要な情
報（計時時間、パルス間隔等）に処理されて出力される
。

以上、本発明の好適な実施例について種々述べて来たが
本発明は上述の実施例に限定されるのではな（、例えば
鋸歯状波として本実施例に示したような基準クロックパ
ルス間隔に亘り上昇する鋸歯状波だけでなく、当該パル
ス間隔に亘って下降する鋸歯状波を用いてもよく、ある
いは準鋸歯状波を用いてもよい等、発明の精神を逸脱し
ない範囲でさらに多くの改変を施し得るのはもちろんで
ある。

（発明の効果） 本発明に係るカウンタを用いると、カウント開始及び／
又はカウント終了を示す非同期パルスが基準クロックパ
ルスと極めて接近した場合であっても、基準パルスに対
して前もしくは後を判断してカウント数を補正するため
確実に誤カウントを防止することができるという効果が
有る。

【図面の簡単な説明】

第１図は本発明に係るカウンタを用いた計時装置の実施
例を示したブロックダイアグラム、第２図はクロックパ
ルス発生回路と鋸状波発生回路のタイミングチャート、
第３図は鋸歯状波と基準クロックパルスの関係を示した
タイミングチャート、第４図は鋸歯状波の部分拡大図、
第５図はカウント開始信号と基準クロックパルスが接近
した場合を示したタイミングチャート、第６図はカウン
タの回路図、第７図はＡ／Ｄコンバータの回路図、第８
図〜第１０図はエンコーダの回路図、第１１図はエンコ
ーダを構成する第１０図の回路の真理値表、第１２図は
フリップフロップを示した図、第１３図はラッチを示し
た図、第１４図はセレクタの回路図、第１５図と第１６
図はカウンタの動作を示したタイミングチャート、第１
７図は従来のカウンタの回路図、第１８図及び第１９図
はその動作を示したタイミングチャート。 １０・・・クロックパルス発生回路、 ｌ　４　・　・ １６Ａ。 １８Ａ。 ２０　・　・ ３０　・　・ ・カウンタ、 １６Ｂ・・・鋸歯状波発生回路、 １８Ｂ・・・Ａ／Ｄコンバータ、 ・セレクタ、　　２６・・・演算回路、・ラッチ。 τ 第 図

Claims (1)

1. 【特許請求の範囲】 １、基準クロックパルスと非同期の非同期パルスが入力
   されることにより前記基準クロックパルスのパルス数の
   カウントを開始及び／又は終了し、カウント数を出力す
   るカウンタにおいて、 前記非同期パルスが前記基準クロックパル スの前及び後の所定時間内に入力されたことを検知する
   検知手段を設け、 該検知手段が前記非同期パルスが前記所定 時間内に入力されたと判断した場合には非同期パルスの
   入力が前記基準クロックパルスの前もしくは後であるか
   に基づき前記カウント数を予め設定された値分補正する
   補正手段を設けたことを特徴とするカウンタ。 ２、カウント開始を示す前記非同期パルスが前記所定時
   間内に入力された際には、前記補正手段は次の基準クロ
   ックパルスと同期して前記カウント数を予め設定された
   値に強制的に補正することを特徴とする請求項１記載の
   カウンタ。 ３、カウント終了を示す前記非同期パルスが前記所定時
   間内に入力された際には、誤カウント検出手段が誤カウ
   ントの有無を検出し、誤カウントが有った場合は前記補
   正手段が演算回路を介してカウント数を予め設定された
   値分補正することを特徴とする請求項１記載のカウンタ
   。 ４、前記検知手段は、前記基準クロックパルスと同期も
   しくは所定の位相差を有する鋸歯状波発生回路と、前記
   非同期パルスが入力された際に該鋸歯状波発生回路の出
   力電圧を保持する電圧保持手段とを具備することを特徴
   とする請求項１、２または３記載のカウンタ。 ５、前記鋸歯状波発生回路は、２個設けられ、出力され
   る鋸歯状波は１８０°の位相差が設けられ、前記電圧保
   持手段も２個設けられていることを特徴とする請求項４
   記載のカウンタ。 ６、前記電圧保持手段は前記鋸歯状波発生回路の出力電
   圧をデジタル変換するＡ／Ｄコンバータを具備すること
   を特徴とする請求項４または５記載のカウンタ。 ７、何れか一方の電圧保持手段を選択するセレクタを具
   備することを特徴とする請求項５記載のカウンタ。 ８、前記セレクタは前記電圧保持手段を交互に選択する
   ことを特徴とする請求項７記載のカウンタ。 ９、前記鋸歯状波発生回路から発生する鋸歯状波の直線
   性を有する上昇時間又は下降時間は前記基準クロックパ
   ルスのパルス間隔以上に亘っていることを特徴とする請
   求項４、５または６記載のカウンタ。