JP2690990B2 - カウンタ - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は基準クロックパルスと非同期の非同期パルス
の入力により基準クロックパルスのパルス数をカウント
するカウンタに関する。

（従来の技術） 例えば基準クロックと非同期のカウント開始信号が入
力された時から、基準クロックと非同期のカウント終了
信号が入力された時までの時間を、カウンタによりその
間の基準クロックのパルス数をカウントして求める計時
装置が有る。そのような計時装置に使用される４ビット
２進カウンタの例を第17図に示す。

同図において−CLOCKは基準クロックであり−CLOCKと
非同期の＋CNTEN（カウント開始）信号、＋CNTSTP信号
（カウント終了信号）及びカウンタを初期設定する＋CL
EAR信号が不図示の入力手段より入力される。

その動作は第18図に示すように＋CLEAR信号が入力さ
れるとカウンタ100は初期設定される。この状態で＋CNT
EN信号が入力されるとカウンタは−CLOCKのパルス数を
カウントし、Q0〜Q3の４ビットでそのカウント数を表現
する。なおCARRY OUT出力はQ0〜Q3＝“1111"となった場
合に出力される。

このように−CLOCKのパルス数をカウント中に＋CNTST
P信号が入るとカウンタはカウントを停止し、その状態
を保持する。

なお、計時装置として用いる場合は、カウンタのカウ
ント数から＋CNTEN信号入力時から＋CNTSTP信号入力時
までの時間を演算器（不図示）で演算処理して求めるこ
とができる。

（発明が解決しようとする課題） しかしながら、上記の計時装置に用いられるカウンタ
には次のような課題が有る。

第18図に示すように＋CNTEN信号が入力されるタイミ
ングと−CLOCKが入るタイミングとが十分時間的に離れ
ていればカウンタの誤カウントは起きないが、第19図の
ように＋CNTEN信号の入力されるタイミングと−CLOCKが
入るタイミングが極めて接近した際に誤カウントの起き
る可能性が有る。＋CNTEN信号と−CLOCKのタイミングが
接近するとカウンタのセットアップ時間もしくはホール
ド時間を満足できなくなり１カウント誤ってカウントす
るおそれが有る。通常の用途における１カウントの誤差
は最下位ビットの１カウント分の誤差に相当し、これは
許容できる場合が多い。しか１カウント間隔内を別の計
時装置を用いる等して更に微小分解能で計時する場合は
１カウントの誤差は大きな誤差となるという課題が有
る。

従って、本発明は非同期入力信号のタイミングに関わ
らず誤カウントを防止可能なカウンタを提供することを
目的とする。

（課題を解決するための手段） 上記課題を解決するため、本発明は次の構成を備え
る。

すなわち、基準クロックパルスと非同期の非同期パル
スが入力されることにより前記基準クロックパルスのパ
ルス数のカウントを開始及び／又は終了し、カウント数
を出力するカウンタにおいて、前記非同期パルスが前記
基準クロックパルスの前及び後の所定時間内に入力され
たことを検知する検知手段を設け、該検知手段が前記非
同期パルスが前記所定時間内に入力されたと判断した場
合には非同期パルスの入力が前記基準クロックパルスの
前もしくは後であるかに基づき前記カウント数を予め設
定された値分補正する補正手段を設けたことを特徴とす
る。

（作用） 作用について説明する。

非同期パルスが基準クロックパルスと極めて接近し、
検知手段が基準クロックパルスから所定時間内に非同期
パルスが入力されたと判断したから、非同期パルスが基
準クロックパルスの前かもしくは後かに基づいて予め設
定された値、カウント数を補正することにより確実にカ
ウント誤差を防止することができる。

（実施例） 以下、本発明の好適な実施例について添付図面と共に
詳述する。

本実施例では本発明に係るカウンタを用いた装置とし
て計時装置を挙げて説明する。第１図にはその計時装置
のブロックダイアグラムを示す。まず構成について簡単
に説明する。

なお、必要とする技術レベルとしては、基本遅延時間
が100pSec以下で、平均負荷状態での遅延時間が200pSec
以下のゲートスピードを実現可能な技術レベルである。

10はクロックパルス発生回路であり、公知のパルス発
生回路を用いる基準クロックパルス信号−CLOCK等を発
生する。−CLOCKの周期は2,048nSecであり、周波数は約
488MHzである。クロックパルス発生回路10からは−CLOC
Kの他、−CLOCKから位相が1/4周期（τ）進んだパルス
−Ｅ−CLOCKと、−CLOCKからτ/4位相が遅れたパルス−
Ｌ−CLOCK及び、−Ｅ−CLOCKに同期し、かつ周期が−Ｅ
−CLOCKの２倍であるパルス−Ｅ−CLOCK Aと−Ｅ−CLOC
K Bが発出される。なお、−Ｅ−CLOCK Bは−Ｅ−CLOCK
Aより−CLOCKの周期τだけ位相が遅れて発生する。

12は入力装置であり、−CLOCKとは非同期のカウント
開始信号＋CNTEN、カウント終了信号＋CNTSTP、および
後述するカウンタの初期設定を行うクリア信号＋CLEAR
をカウンタへ入力する。本実施例の計時装置においては
＋CLEAR入力後、＋CNTENが入力されてから＋CNTSTPが入
力される迄の時間間隔を32pSec間隔で計時するものであ
る。

14はカウンタであり、８ビットの２進カウンタであ
る。カウンタ14は＋CLEARが入力されるとカウント値を
０に初期設定される。＋CNTENが入力されるとカウンタ1
4はクロックパルス発生回路10から入力される−CLOCKの
パルス数をカウントし、＋CNTSTPが入力されるとカウン
トを終了する。従ってカウンタ14は８ビットなので‘00
000000'から‘11111111'まで、即ち０から522.24nSecま
で計時が可能となる。なお、その計時結果は信号線DL6
〜DL13に８ビットで出力される。また、DL6〜DL13の出
力が、‘11111111'となった時にCARRY OUT出力は‘1'と
なる。なお、カウンタ14の回路図を第６図に示す。

16A、16Bは公知の鋸歯状波発生回路である。鋸歯状波
発生回路16Aは前記パルス−Ｅ−CLOCK Aに同期して鋸歯
状波を発生し、鋸歯状波発生回路16Bは前記パルス−Ｅ
−CLOCK Bに同期して鋸歯状波を発生する。

クロックパルス発生回路10と鋸歯状波発生回路16A、1
6Bから発生するパルス等のタイミングチャートを第２図
に示す。

18A、18Bは電圧保持手段である6bitラッチ付A/Dコン
バータである。A/Dコンバータ18A、18Bはそれぞれ接続
された鋸歯状波発生回路16A、16Bの出力電圧をアナログ
値からデジタル値へ変換すると共に、＋CNTEN信号が入
力された際にはその時の鋸歯状波発生回路16A、16Bの出
力電圧値（デジタル値）を６ビットの２進数でそれぞれ
ラッチに保存する。なお、A/Dコンバータ18A又は18Bの
回路図を第７図に示す。

20はセレクタであり、クロックパルス発生回路10のパ
ルス−CLOCKに同期してA/Dコンバータ18A又は18Bの出力
を交互に選択し、DL0〜DL5の６ビットデータとして出力
する。また、A/Dコンバータ18A又は18Bの＋A7、＋A56、
OVFの出力（第７図参照）をカウンタ14へ送る。

22A、22Bはレジスタであり、セレクタ20から出力され
た６ビットの電圧データを保持する。レジスタ22Aには
＋CNTENが入力された時のセレクタ20の出力を保持し、
レジスタ22Bには＋CNTSTPが入力された時のセレクタ20
の出力を保持する。

24は表示装置であり、カウンタ14がカウントした−CL
OCKのパルス数を表示するものである。また、カウンタ1
4でカウントしたパルス数もしくはそのパルス数から演
算回路26で時間を演算して求め、その結果を表示するこ
ともできる。

28はパルス間隔表示装置であり、レジスタ22Aと22Bの
出力の差を演算回路26で求めその結果をパルス間隔とし
て表示する。

次に各構成回路について説明する。

まず、鋸歯状波発生回路16A、16Bについて説明する。

鋸歯状波を使用するのは上昇時又は下降時の電圧の変
化が時間に比例する特性を利用したからである。第３図
に示すように−CLOCKの下降エッジでの電圧をV0、V1と
した場合、A/Dコンバータ18A又は18Bの出力が電圧V0の
時、‘000000'、電圧V1の時‘111111'となるよう予め調
整されている。従って、＋CNTENが入力された瞬間のA/D
コンバータ18A又は18Bの出力（電圧値）を知ることがで
きれば−CLOCKの下降エッジから＋CNTEN入力までの時間
を知ることができる。また、第２図によく示されるよう
に鋸歯状波Ａと鋸歯状波Ｂは180゜の位相差が設けられ
ている。この180゜の位相差を設けて鋸歯状波ＡとＢを
発生させるのは、鋸歯状波の電圧が初期電圧に戻る時間
がゼロでないため、鋸歯状波が鋸歯状波Ａの一方だけだ
と初期電圧に戻る間に＋CNTENが入力されるとその入力
を捕捉できなくなるため、その場合180゜位相差を設け
た鋸歯状波Ｂで確実に＋CNTENの入力を捕えるためであ
る。その結果A/Dコンバータ18A、18Bも２個設けられて
いる。

なお、鋸歯状波ＡとＢに180゜の位相差が生じるのは
鋸歯状波発生回路16A、16Bが、それぞれ180゜の位相差
を有する−Ｅ−CLOCK Aと−Ｅ−CLOCK Bによって駆動さ
れるからである。

次に、−Ｅ−CLOCK及び、この−Ｅ−CLOCKを基準とす
る−Ｅ−CLOCK Aと−Ｅ−CLOCK Bが、基準クロックであ
る−CLOCKに対してτ/4だけ位相を進めた理由について
述べる。鋸歯状波は第４図に示すように理想的には実線
の如く直線的に電圧が時間に比例して変化することが望
ましい。しかし実際には破線で示すように非直線になら
ない部分が立ち上りで生じてしまう。この非直線部分に
＋CNTENが入力された場合には、A/Dコンバータ18A、18B
に取り込まれる鋸歯状波の電圧は、その入力された時点
を正確に指し示すものではなく、計時結果に誤差を生じ
る。そのため、−CLOCKに接近する鋸歯状波は直線部分
となるよう適宜な間隔であるτ/4だけ−Ｅ−CLOCK Aと
−Ｅ−CLOCK Bは−CLOCKより位相を進ませてある。この
適宜な間隔は必ずしもτ/4に限定されるものではなく鋸
歯状波の非直線部分と−CLOCKの接近を回避できる間隔
であればよい。

次に、A/Dコンバータ18A、18BDについて説明する。A/
Dコンバータ18A、18Bは、第７図に示すようにDL0〜DL5
の６ビットデータとして出力されるがその出力はA/Dコ
ンバータ18A又は18Bの一方が‘000000'の時は他方が‘1
11111'となるようVH及びVLの電圧レベルが調整されてい
る。なお、A/Dコンバータ18A、18Bのラッチ30・・・に
ついては第13図を示す。このラッチ付A/Dコンバータ18
A、18Bはフラッシュタイプであり、サンプル・ホールド
回路は不要である。つまりラッチ30・・・の入力端子＋
Ｄ、−Ｄには常時コンパレータ32・・・の出力が入力さ
れており、＋CNTENが入力された瞬間のコンパレータ32
・・・の出力状態をラッチ30・・・に保存するのであ
る。エンコーダ34の回路例は第８図〜第10図に示す。鋸
歯状波の電圧上昇に伴い上位基準電圧を比較するコンパ
レータ32・・・の出力が‘1'となる。即ち、ある一瞬に
おいてその時の鋸歯状波の電圧を境に、それ以下の電圧
レベルを比較するコンパレータ32・・・の出力は全て
‘1'に、それ以上の電圧レベルを比較するコンパレータ
32・・・の出力は‘0'となるのである。第８図に示す回
路がコンパレータ32・・・の出力から‘1'と‘0'の境界
を検出する回路である。この境界にあるビットが‘1'と
なり、他のビットは全て‘0'となる。この出力が第９図
の回路に入力されたA/Dコンバータ18A、18Bの出力がエ
ンコーダ34によりコード化されDL0〜DL5が出力される。
なお、第９図の回路におけるLE0〜LE8の回路を第10図に
示し、真理値表を第11図に示す。

続いてセレクタ20について説明する。セレクタ20の回
路図を第14図に示す。A/Dコンバータ18A、18Bは前述の
とおりに確実に＋CNTENを捕捉するため２個設けたが、
セレクタ20によって出力が選択されるのである。A/Dコ
ンバータ18A、18Bの選択は両A/Dコンバータ18A、18Bの
オーバーフローフラグOVFにより選択される。A/Dコンバ
ータ18A、18Bは＋CNTENの入力を待機している場合はラ
ッチ30・・・のクロック端子CLKは‘0'でありデータ入
力単位＋Ｄ、−Ｄの値がそのまま出力され、この間は２
つのオーバーフローフラグOVF（Ａ）とOVF（Ｂ）により
交互に選択されている。＋CNTENが入力されるとA/Dコン
バータ18A、18Bのラッチ30・・・の入力と出力は分離さ
れ、前述の＋CNTENが入力された瞬間の電圧値を保存し
セレクタ20はA/Dコンバータ18A又は18Bの適切な方を選
択して出力する。セレクタ20から６ビットデータDL0〜D
L5のレジスタ22A又は22Bへ、＋A7、−A7、＋A56の出力
をカウンタ14へ送る。

次に本発明の最も特徴とするカウンタ14について説明
する。カウンタ14の回路は第６図に示し、フリップフロ
ップFF0〜FF10については第12図に示す。なお、フリッ
プフロップFF0〜FF10の状態は出力Ｑで表わすこととし
て説明する。また、カウンタ14の出力はDL6〜DL13の８
ビットで出力されるのであるが、第６図には下位４ビッ
トDL6〜DL9のみを図示する。従ってカウンタ14を構成す
るフリップフロップは図面上FF0〜FF3である。

フリップフロップFF8、FF9は−Ｌ−CLOCK（第２図、
第４図参照）により駆動され、補正用の２ビットカウン
タを構成している。FF8、FF9で構成される２ビットカウ
ンタが設けられているのは前述のように−CLOCKと＋CNT
ENが極めて接近して入力された場合に誤カウントするお
それがあり、そこで−CLOCKよりτ/4位相が遅れた−Ｌ
−CLOCKと同期したFF8とFF9で補正用のカウンタを構成
してやると、＋CNTENと−CLOCKが接近して入力されても
＋CNTENと−Ｌ−CLOCKにはτ/4という時間的余裕が有る
のでFF8とFF9は正常にカウント開始が可能となる。な
お、＋CNTENと−Ｌ−CLOCKが接近した場合には＋CNTEN
と−CLOCKの間に時間的余裕が有るはずなので誤カウン
トのおそれはない。カウンタ14は＋CLEARにより初期設
定されFF8＝‘0'、FF9＝‘0'となり−Ｌ−CLOCKをカウ
ントする。しかし論理構成から判るようにFF9＝‘1'に
なるとカウントは停止される。また、FF8＝‘1'、FF9＝
‘0'の場合８ビットカウンタを構成するFF0とFF1に次の
−CLOCKと同期してカウンタ14のカウント値に関係なく
強制的に予め設定されたデータが書き込まれるようにな
っている。

このカウンタ14の動作について説明する。＋CNTENが
−CLOCKに接近している場合としては第５図に示すよう
に＋CNTENが、−CLOCKの下降エッジより遅れたＸに示す
時間範囲（間隔をτ/8とする）もしくは−CLOCKの下降
エッジより早いＹに示す時間範囲（間隔をτ/8とする）
に入力される場合が有る。なお、接近した範囲Ｘ、Ｙと
してτ/8を選択したのは−Ｌ−CLOCKもしくは−Ｅ−CLO
CKの位相のずれをτ/4を考慮し、その中間点を選択した
ためであり、Ｘ、Ｙは任意に選択することができる。ま
ず、＋CNTENが時間範囲Ｘに入力された場合についてみ
ると、時間範囲Ｘ内ではA/Dコンバータ18A、18Bの出力D
L0〜DL5は‘000000'〜‘111000'となりDL3〜DL5が‘00
0'となる。このDL3〜DL5＝‘000'の時はその論理構成に
より＋A7＝‘0'の時である。一方、＋CNTENが時間範囲
Ｙ内に入力された場合についてみると、時間範囲Ｙ内で
はA/Dコンバータ18A、18Bの出力DL0〜DL5は‘000111'〜
‘111111'となる。このDL3〜DL5＝‘111'の時はその論
理構成により＋A56＝‘1'の時である。

＋CNTENが時間範囲Ｘ内に入力された場合のタイミン
グチャートを第15図に示す。＋A7＝‘0'の時、＋CNTEN
に接近した−CLOCKは＋CNTENより前のパルスなのでカウ
ントしてはならない。＋A7＝‘0'ならば論理構成により
−A7＝‘1'、＋A56＝‘0'であり、次の−Ｌ−CLOCKによ
りFF8＝‘1'、FF9＝‘0'となるのでFF0とFF1は外部から
次の−CLOCKに同期してFF0＝‘1'、FF1＝‘0'が強制的
に書き込まれ、カウント開始時に誤って１カウント多く
カウントしても補正されたことになる。

＋CNTENが時間範囲Ｙ内に入力された場合のタイミン
グチャートを第16図に示す。＋A56＝‘1'の時、＋CNTEN
に接近した−CLOCKは＋CNTENより後のパルスなのでカウ
ントしなくてはならない。＋A56＝‘1'ならば論理構成
により＋A7＝‘1'、−A7＝‘0'であり、次の−Ｌ−CLOC
KによりFF8＝‘1'、FF9＝‘0'となるのでFF0とFF1には
外部から次の−CLOCKに同期してFF＝‘0'、FF1＝‘1'が
強制的に書き込まれ、カウント開始時に１カウント少な
くカウントしても補正されたことになる。

なお、＋A7≠‘0'かつA56≠‘1'の場合は前述のとお
り＋CNTENと−CLOCKの間には十分な時間的余裕があるの
で誤カウントのおそれはなくFF0、FF1の内容を補正する
必要はない。

次に＋CNTSTPが入力された際のカウンタ14の補正につ
いて説明する。

＋CNTSTPの上昇エッジと−CLOCKが極めて接近すると
やはり誤カウントの可能性が有る。しかしカウンタン14
は＋CNTSTPが入力されると動作を停止するので次のクロ
ックサイクルで補正するという手段はとれない。そこで
第６図の誤カウント検出手段となるフリップフロップFF
10を用いて誤カウントの検出を行っている。FF10は−CL
OCKによりτ/4遅れた−Ｌ−CLOCKにより駆動され、直前
のクロックサイクルにおける最下位ビットDL6の値を保
持している。そこで＋CNTSTPによりカウンタ14が停止し
た後DL6と一致するかどうかを検出して誤カウトの有無
を検知するようになっている。つまり、＋CNTSTPが入力
された後の＋A56＝‘1'の時（−CLOCKの下降エッジより
τ/8前から−CLOCKの下降エッジまでの間に＋CNTSTPが
入力された時）、直前のクロックサイクルのDL6と、停
止した後のDL6が不一致であれば１カウント多く誤カウ
ントしたことになる。そこでフラグ＋BFLAGを‘0'とす
る。また、直前のクロックサイクルのDL6と停止した後
のDL6が一致していれば正常にカウントしたと判断し＋C
FLAG、＋BFLAG共に‘0'とする。一方、＋CNTSTPが入力
された後の＋A7＝‘0'の時（クロックパルスの下降エッ
ジからτ/8後までの間に＋CNTSTPが入力された時）、直
前のクロックサイクルでのDL6と停止した後のDL6とが不
一致の場合は正常カウントしたものと判断し、＋CFLA
G、＋BEFLAG共に‘0'となる。また、直前のクロックサ
イクルでのDLF6と停止した後のDL6が一致した場合は１
カウント少なく誤カウントしたことになるので＋CFLAG
＝‘0'、＋BFLAG＝‘1'とする。

これによりカウンタ14停止後の＋CFLAGと＋BFLAGの状
態をみることによりカウンタ14のカウント値が正しいか
（＋CFLAG、＋BFLAG共に‘0'）、１カウント少なく誤カ
ウントしたか（＋CFLAG＝‘0'、＋BFLAG＝‘1'）、もし
くは１カウント多くカウントしたか（＋CFLAG＝‘1'、
＋BFLAG＝‘0'）の判断が可能となる。従って誤カウン
トの場合演算回路でカウンタ14の値を＋１もしくは−１
補正すればよい。なお、２個のフラグを用いる方法は＋
CNTENが入力された際の誤カウントを検知する方法にも
応用することができる。

このようにカウンタ14でカウントされ、必要に応じて
補正された値は後段の演算回路26に送られ、必要な情報
（計時時間、パルス間隔等）に処理された出力される。

以上、本発明の好適な実施例について種々述べて来た
が本発明は上述の実施例に限定されるのではなく、例え
ば鋸歯状波として本実施例に示したような基準クロック
パルス間隔に亘り上昇する鋸歯状波だけでなく、当該パ
ルス間隔に亘って下降する鋸歯状波を用いてもよく、あ
るいは準鋸歯状波を用いてもよい等、発明の精神を逸脱
しない範囲でさらに多くの改変を施し得るのはもちろん
である。

（発明の効果） 本発明に係るカウンタを用いると、カウント開始及び
／又はカウント終了を示す非同期パルスが基準クロック
パルスと極めて接近した場合であっても、基準パルスに
対して前もしくは後を判断してカウント数を補正するた
め確実に誤カウントを防止することができるという効果
が有る。

【図面の簡単な説明】

第１図は本発明に係るカウンタを用いた計時装置の実施
例を示したブロックダイアグラム、第２図はクロックパ
ルス発生回路と鋸状波発生回路のタイミングチャート、
第３図は鋸歯状波と基準クロックパルスの関係を示した
タイミングチャート、第４図は鋸歯状波の部分拡大図、
第５図はカウント開始信号と基準クロックパルスが接近
した場合を示したタイミングチャート、第６図はカウン
タの回路図、第７図はA/Dコンバータの回路図、第８図
〜第10図はエンコーダの回路図、第11図はエンコーダを
構成する第10図の回路の真理値表、第12図はフリップフ
ロップを示した図、第13図はラッチを示した図、第14図
はセレクタの回路図、第15図と第16図はカウンタの動作
を示したタイミングチャート、第17図は従来のカウンタ
の回路図、第18図及び第19図はその動作を示したタイミ
ングチャート。 10……クロックパルス発生回路、 14……カウンタ、 16A,16B……鋸歯状波発生回路、 18A,18B……A/Dコンバータ、 20……セレクタ、26……演算回路、 30……ラッチ。

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】基準クロックパルスと非同期の非同期パル
   スが入力されることにより前記基準クロックパルスのパ
   ルス数のカウントを開始及び／又は終了し、カウント数
   を出力するカウンタにおいて、 前記非同期パルスが前記基準クロックパルスの前及び後
   の所定時間内に入力されたことを検知する検知手段を設
   け、 該検知手段が前記非同期パルスが前記所定時間内に入力
   されたと判断した場合には非同期パルスの入力が前記基
   準クロックパルスの前もしくは後であるかに基づき前記
   カウント数を予め設定された値分補正する補正手段を設
   けたことを特徴とするカウンタ。
2. 【請求項２】カウント開始を示す前記非同期パルスが前
   記所定時間内に入力された際には、前記補正手段は次の
   基準クロックパルスと同期して前記カウント数を予め設
   定された値に強制的に補正することを特徴とする請求項
   １記載のカウンタ。
3. 【請求項３】カウント終了を示す前記非同期パルスが前
   記所定時間内に入力された際には、誤カウント検出手段
   が誤カウントの有無を検出し、誤カウントが有った場合
   は前記補正手段が演算回路を介してカウント数を予め設
   定された値分補正することを特徴とする請求項１記載の
   カウンタ。
4. 【請求項４】前記検知手段は、前記基準クロックパルス
   と同期もしくは所定の位相差を有する鋸歯状波発生回路
   と、前記非同期パルスが入力された際に該鋸歯状波発生
   回路の出力電圧を保持する電圧保持手段とを具備するこ
   とを特徴とする請求項１、２または３記載のカウンタ。
5. 【請求項５】前記鋸歯状波発生回路は、２個設けられ、
   出力される鋸歯状波は180゜の位相差が設けられ、前記
   電圧保持手段も２個設けられていることを特徴とする請
   求項４記載のカウンタ。
6. 【請求項６】前記電圧保持手段は前記鋸歯状波発生回路
   の出力電圧をデジタル変換するA/Dコンバータを具備す
   ることを特徴とする請求項４または５記載のカウンタ。
7. 【請求項７】何れか一方の電圧保持手段を選択するセレ
   クタを具備することを特徴とする請求項５記載のカウン
   タ。
8. 【請求項８】前記セレクタは前記電圧保持手段を交互に
   選択することを特徴とする請求項７記載のカウンタ。
9. 【請求項９】前記鋸歯状波発生回路から発生する鋸歯状
   波の直線性を有する上昇時間又は下降時間は前記基準ク
   ロックパルスのパルス間隔以上に亘っていることを特徴
   とする請求項４、５または６記載のカウンタ。