JPH0221215A - エンコーダ用信号処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、角度や位置などの変位を検出する磁気式ら
しくは光学式エンコーダに係り、特に分解能の向」二を
図ったエンコーダ用信号処理回路に関するものである。

「従来の技術」 従来、変位検出用のエンコーダの出力信号を復調して変
位を検出する信号処理回路は、種々のものが開発され実
用化されている。第２図は、磁気式ロータリエンコーダ
に用いられるエンコーダ用信号処理回路の一構成例を示
す回路図である。この図において、１５は円盤状の磁性
体によって構成されるスケールであり、所定の円軌道が
設定された−１−で、その円軌道が一定周期の正弦波に
よって磁化されている。この場合、磁化に用いる正弦波
の波長λは、数十〜数百μｍ程度に設定されている。１
６および１７は磁気センサであり、スケール１５−１−
の磁化の強さに対応するレベル信号を各々出力する。す
なわち、磁気センサ１６および＋７としては、その出力
信号に搬送波を含まないしのが用いられ、例えば、磁性
薄膜あるいは半導体素子を使用したセンサが用いられる
。また、磁気センサ１７は、磁気センサ１６に対して、
１／４λ（９０°）だけずらして配置され、したがって
、磁気センサ１６と１７の間隔は（ｉ＋　１／４）えと
なる（ただし、ｉは正整数）ように設定されている。こ
れらの磁気センサＩ　６．１７とスケール１５とは、相
対的に移動自在となっており、いずれか一方を固定した
とすると、他方は回転運動を行うようになっている。そ
して、上述したことから判るように、磁気センサ１６が
出力する信号を正弦波とすれば、磁気センサ１７が出力
する信号は余弦波となる。

したがって、磁化正弦波の一周期の間隔（スケール１５
上の円軌道の極から極まで）をθ−〇〜２πとすれば、
磁気センサ１６．＋７の各出力信号は、各々、アナログ
正弦信号ｓｉｎθおよびアナログ余弦信号ｃｏｓ　（１
１となる。

次に、第２図に示す１８．１９は、磁気センサ１６およ
び１７から各々出力されるアナログ正弦信号ｓｉｎθお
上びアナログ余弦信号ｃｏｓ　ｅをデジタル信号に変換
するＡ／Ｄ変換器であり、デジタル化された信号ｓｉｎ
θおよびｃｏｓθをデジタル乗算器２０．２１の一方の
入力端に供給する。乗算器２０．２１の出力信号は、各
々デジタル減算器２２の一方および他方の入力端に供給
され、減算器２２の出力信号はデジタル比較器２３に供
給される。

このデジタル比較器２３は、減算器２２の減算結果が０
を超えていれば“１″となり、０を超えていなければ“
０１となろＵ／Ｄ信号をカウンタ２４のアップダウン切
換端子Ｕ／Ｄに供給する。カウンタ２４は、クロック信
号ＣＫをカウントするものであり、アップダウン切換端
子Ｕ／［）に１”信号が供給されるとアップカウント、
“０”信号が供給されるとダウンカウントを行う。次に
、２５は関数発生ｒ（ＯＭであり、カウンタ２４のカウ
ント値Φに対応する正弦および余弦データを出力するも
のである。すなわち、関数発生［’（０Ｍ２５内には予
めｓｉｎＯおよびｃｏｓΦのデータが記憶されており、
この記憶されたデータがカウント値Φに応じて順次読み
出されるようになっている。そして、データｅＯ８Φが
デジタル乗算器２０の他方の入力端に０（給され、デジ
タルｓｉｎΦがデジタル乗算器２１の他方の入力端に供
給される。

上記した構成によれば、ディジタル乗算器２０の出力信
号が（ｓｉｎＯ−ｃｏｓΦ）、またディジタル乗算器２
１の出力信号が（ｃｏｓθ・ｓｉｎＯ）となり、しノこ
がって、ディジタル乗算器２２の出力信号は、ｓｉｎθ
’　ｃｏｓΦ−ｃｏｓθ０ｓｉｎΦ＝ｓｉｎ（θ−Φ）
となる。そして、デジタル比較器２３は５ｉｎ（（７Φ
）の値が正の場合はＵ／Ｄ信号を“ｌ”、負の場合はＵ
／ｆ）信号を“０”とし、この結果、カウンタ２４のカ
ウント値Φは、５ｉｎ（θ−Φ）の符号に応じて増減す
る。上記ディジタル乗算器２０．２１と関数発生ｆｌＯ
Ｍ２５によって関数発生乗算部２８が構成され、比較器
２３とカウンタ２４によってカウント手段２９が構成さ
れている。

次に、図に示す３０および３１は、磁気センサ１６およ
び１７の出力信号を各々所定の閾値で判定することによ
り、“ｌ”レベルと“０”レベルの２値信号に変換する
波形整形回路である。この場合、波形整形回路３０およ
び３１の出力信号Ｐ１およびＰ、は、各々位相が７ｒ／
２ずれた矩形波となるよう構成されており、また、スケ
ール１５に対する磁気センサＩ６および１７の相対的な
移動方向が正方向の場合は、信号Ｐ１が進み位相となり
、逆に、移動方向が負方向の場合は、信号Ｐ、が進み位
相となる。３３は磁気センサ１６および１７の移動方向
を判別する方向判別回路であり、例えば、信号Ｐｌの立
ち上がり時におけるパルスＰ。

のレベルが“ｌ”か”０”かによって方向を判別するよ
うに構成されている。この方向判別回路３３の出力信号
Ｓｖは、カウンタ３４のアップダウン切換端子に供給さ
れるとともに、外部に出力されるようになっている。カ
ウンタ３４は、信号Ｓｗによってアップかダウンの切換
を行いながら、信号Ｐ１のパルス数をカウントするよう
になっている。

この場合、磁気センサ１６および１７がスケール１５に
対して正方向に相対移動しているときにアップカウント
、負方向に相対移動しているときにダウ７カウントが行
なわれるようになっている。また、スケール１５に灯し
磁気センサ１６および１７が相対的に１回転する毎に、
その基準位置において出力される０魚信号Ｓｚが、波形
整形回路３２を介した後に、０点パルスＰｚとなり、こ
の０点パルスＰｚがカウンタ３４のリセット端子Ｒに供
給されるようになっており、この結果、カウンタ３４は
、磁気センサ１６および１７が基準位置に達する毎にリ
セットされる。したがって、カウンタ３４のカウント値
は、磁気センサ１６およびＩ７の現在位置と基準位置と
の間において、磁気センサ１６および１７が通過したス
ケール１５上の磁気区間の散（磁気極数）に対応する値
となる。

そして、カウンタ３４の出力信号Ｎが変位データＤ　ｏ
ｕｔの上位側ビットのデータを構成し、カウンタ２４の
カウント値Φが変位データＤ　ｏｕｔの下位側ビットの
データを構成するようになっている。

上述した構成によれば、磁気センサＩ６および１７が正
方向に相対移動すると、カウンタ３４は磁気セッサ１６
および１７が磁気区間（磁化ピンチ）を通過する毎にア
ップカウントを行って行き、このカウント値が変位デー
タＤｏｕＬの上位側ヒントに出力される。したがって、
変位データＩ）ｏｕｔの上位側ビットをみれば、磁気セ
ンサＩ６および１７が磁化区間をいくつ通過したか、す
なわち、現時点において、磁気センサ１６および１７が
、基準位置から何ピッチロに位置しているかが分かる。

また、磁気センサ１６と１７から各々出力されるアナロ
グ正弦信号ｓｉｎθとアナログ余弦信号ｃｏｓθが、Δ
／Ｄ変換器１８と１９によって各々デジタル信号に変換
された後、関数発生ＲＯＭ２５から出力された信号ＣＯ
ＳΦとｓｉｎΦと各々乗算され、これらの乗算結果が減
算器２２で減算されることによって、５ｉｎ（０−Φ）
が得られる。そして、比較器２３が、５ｉｎ（０−Φ）
の値か正の場合はＵ／Ｄ信号を”ｌ”、負の場合はＵ／
Ｄ信号を“０”とし、この結果、５ｉｎ（０−Φ）の値
の正負によってカウンタ２４のカウント値Φが増減し、
このカウント値Φに応じて関数発生ｒ（ＯＭの出力ｓｉ
ｎΦとｃｏｓΦが増減する。したがって、乗算器２０．
２１→減算器２２→比較器２３−カウンタ２４→関敢発
生ＲＯＭ２５−乗算器２０．２１と一巡するループによ
って、ディノタル・フェイズロックドループ■〕が構成
され、このフェイズロックドループ■〕は、５ｉｎ（θ
−Φ）の値を常に０とし、すなわち、θ−（Ｄとするよ
うに動作するので、カウンタ２４のカウント値Φは、磁
気センサ１６が磁化区間内のどの位置にいるかを示す変
位データとなる。この場合、カウンタ２４のビット数を
８〜ｉｏヒツトとケれば、正弦信号ｓｉｎθと余弦信号
ＣＯＳθに対応ケ・る値θ（＝０〜２π）が、フェイズ
ロックドループＰによって２５６〜２０４８分割される
ことになり、カウント値Φによる検出位置分解能は、１
ｍ化区間の１／２５６〜１／２０４８程度の精度となる
。

「発明が解決しようとする課題」 ところで、上述したエンコーダ用信号処理回路において
は、磁気センサ１６と１７から各々出力されるアナログ
正弦信号ｓｉｎθとアナログ余弦信号ｃｏｓθを一旦デ
ィジタル信号に変換した後、両信号に共通する値θをデ
ィノタル・フェイズロックドループＰによって微細に分
割し、この分割されたデータ（カウント値Φ）を変位デ
ータとして出ツノする構成であるので、検出位置分解能
を高めるためには、カウンタ２４のビット数を増やし、
フェイズ［ＪツクドループＰ自体の分割能力を高めれば
よいことになる。しかしながら、カウンタ２４のビット
数を増やにも限度があり、このため、単にフェイズロッ
クドループＰのみによって分解能を高めるのではなく、
他の手段によって、高分解能化を図ることが必要であっ
た。

また、フェイズロックドループＰによって分割された変
位データはディジタル信号であるため、この変位データ
をアナログ制御回路等に供給する場合は、Ｄ／Ａコンバ
ータを設けなければならないという欠点らあった。

この発明は、−Ｆ述した事情に鑑みてなされたもので、
センサ出力をアナログ信号処理によって分割した後、さ
らにディジタル信号処理によって細分割することにより
、全体として分解能を飛躍的に向」ニさせることができ
るエンコーダ用信号処理回路を提供することを目的とし
ている。

「課題を解決するための手段」 この発明は、検出対象の変位に対応するアナログ正弦信
号およびアナログ余弦信号を各々出力する第１および第
２のセンサと、前記アナログ正弦信号およびアナログ余
弦信号に基づいて、ｎ倍角のアナログ正弦信号およびア
ナログ余弦信号を算出するアナログ演算手段と、前記ア
ナログ演算手段によって算出されたｎ倍角のアナログ正
弦信号およびアナログ余弦信号を各々デジタル信号に変
換する第１および第２のＡ／Ｄ変換器と、所定データに
対応する余弦値と前記差１のＡ／Ｄ変換器の出力信号と
の乗算結果および前記所定データに対応する正弦値と前
記第２のＡ／Ｄ変換器の出力信号の乗算結果を出力する
関数発生乗算部と、この関数発生乗算部の各乗算結果の
差を検出する減算手段と、この減算手段において検出さ
れた差に対応するカウントを行うとともに、前記差の正
負によりカウントのアップ／ダウンを切り換え、このカ
ウント結果を前記関数発生乗算部に１ｒｉ記所定データ
として供給するカウント手段とを具備し、前記関数発生
乗算部、前記減算手段および前記カウント手段によって
フェイズロックドループを構成し、前記カウント手段の
カウント値を変位データとして出力することを特徴とし
ている。

「作用　」 上記の構成によれば、アナログ演算手段によって、第１
および第２のセンサから各々出力されるアナログ正弦信
号およびアナログ余弦信号かｎ倍の周波数のアナログ正
弦信号およびアナログ余弦信号に変換され、これにより
、アナログ正弦信号およびアナログ余弦信号が実質的に
ｎ分割されたことになり、さらに、次段のフェイズロッ
クドループによって行なわれるディジタル信号処理によ
って細分割され、これにより、全体として高分解能化を
達成するこができる。また、アナログ演算手段によって
ｎ分割されたアナログ正弦信号およびアナログ余弦信号
が、アナログ信号の状態で出力されるので、この出力を
直接アナログ制御回路等に供給することが可能となる。

「実施例」 以下、図面を参照してこの発明の実施例について説明す
る。

第１図は、この発明の一実施例の構成を示すブロック図
であり、この図において第２図の各部に対応する部分に
は、同一の符号を付し、その説明を省略する。但し、本
実施例においては、スケール１５上の円軌道に沿って磁
化された正弦波の一周期の間隔をα−０〜２πとし、磁
気センサ１６および１７からアナログ正弦信号ｓｉｎα
およびアナログ余弦信号ｃｏｓαが出力されろものとす
る。

第１図において、２は磁気センサ１６および１７から各
々出力されるアナログ正弦信号ｓｉｎαおよびアナログ
余弦信号ｃｏｓαを乗算し、その２倍の値（２ｃｏｓα
・ｓｉｎα）を算出するアナログ乗算回路である。この
乗算回路２の算出結果は、２ｃｏｓα・ｓ：ｎａ　＝ｓ
ｉｎ２　ａ　　　　　−−（＋　）であるので、値αの
２倍角、すなわち２倍の周波数のアナログ正弦信号５ｉ
ｎ２αに変換されたことになり、この正弦信号５ｉｎ２
αか、アナログ正弦信号ｓｉｎθとしてＡ／Ｄ変換器１
８に供給される。

４は磁気センサ１６から出力されるアナログ正弦信号ｓ
ｉｎαを自乗し、その２倍の値（２ｓｉｎ’α）を算出
する２乗回路である。また、６は一定の値ｌから、上記
２乗回路４の算出結果（２ｓｉｎ”α）を減算する減算
回路である。この減算回路６の算出結果は、 １−５ｉｎ”α＝　ｃｏｓ　２α　　　　　　・・・・
・・　（２）であるので、値αの２倍角、すなわち２倍
の周波数のアナログ余弦信号ｃｏｓ　２αに変換された
ことになり、この余弦信号ｃｏｓ　２αが、アナログ余
弦信号ＣＯＳθとしてＡ／Ｉ）変換器１９に供給される
。

上記乗算回路２と、２乗回路４と、減算回路６によって
、アナログ演算回路８が構成されている。

ここで、正弦関数の展開式は、 〔ｎが奇数の場合〕 ・　・・　　（３） 〔ｎが偶数の場合〕 ｓｉｎ　　ｎａ　＝　ｎｃｏｓα［ｓｉｎαｎ！−２１
、３ −８ｌ　ｎ　　α ３！ ・・・・・・　　（４） また、余弦関数の展開式は、 〔ｎが奇数の場合〕 ｃｏｓ　　ｎα＝ＣＯ８α（１ ｎ″−１、。

□Ｓ　ｌ　ｎ　　　α ２！ （ｎ”−１）（ｎ”−３”）（ｎ”−５”）　　−ｅａ
ｔ　　　　　　　Ｉｎ（Ｚ 十　　−・・・）　　　　　　・・・ 〔ｎが偶数の場合〕 Ｃｏｇ　ｎα＝　１−　！！−１−ｓｉｎ”α＋ｎ″（
ｎ”−２”へｉｎ’ａ２！４！ ｎ’（ｎ”−２’）（ｎ”−４’）　−ａ６＋　　　　
　ｌ　ｎ　ａ 十　〜　・・・）　　　　・・・・・・　（６）である
。

そこで、ｎ＝２に特定すると上記（４）および（６）式
から、 ５ｉｎ２　ａ　＝　２　ｃｏｓａ　１ｓｉｎａ　　　　
　　−（７）ｃｏｓ２　ａ−１−２ｓｉｎ’α−−（８
）が得られ、上述したアナログ演算回路８によって行な
われる上記（１）および（２）式と同一の式、いわゆる
三角関数の２倍角の公式が得られる。

上述した実施例によれば、アナログ演算回路８によって
、磁気センサ１６および１７から各々出力されたアナロ
グ正弦信号ｓｉｎαおよびアナログ余弦信号ｃｏｃαが
、上記（１）および（２）式の演算を施すことによって
、２倍の周波数のアナログ正弦信号ｓｉｎθ（−ｓｉｎ
２α）およびアナログ余弦信号ＣＯＳθ（−ｃｏｓ２α
）に変換され、これにより正弦信号ｓｉｎαと余弦信号
ｃｏｓαに対応する値αが、実質的に２分割されたこと
になる。このようにして、アナログ演算回路８によって
２分割された後、アナログ正弦信号ｓｉｎθおよびアナ
ログ余弦信号ｃｏｓθが、Ａ／Ｄ変ｔｉ器＋８および１
９によってディジタル信号に変換され、そして、従来と
同様にフェイズロックドループＰによって、そのカウン
タ２４のビット数に応じて細分割される。したがって、
第２図に示す従来のフェイズロックドループＰのみの構
成と比較して、２倍の分解能が得られることになる。

また、アナログ演算回路８によって２分割されたアナロ
グ正弦信号ｓｉｎθおよびアナログ余弦信号ｃＯ８θが
、アナログ信号の状態で出力されるので、この出力を直
接アナログ制御回路等に供給することら可能であり、さ
らに、アナログ演算回路８を、１段カスケード接続する
ことにより、アナログ信号の状態で２ｍ倍の分解能を得
ることらできる。

また、アナログ演算回路８と、Ａ／Ｄ変換器１８．１９
と、乗算手段２０．２１と、減算手段２２と、比較器２
３と、カウンタ２４と、関数発生ＲＯＭ２５とを、単一
の半導体基板上に構成することにより、小形化を図るこ
とができる。

なお、上述した実施例においては、磁化軌道が円形であ
る磁気式ロークリエンコーダに適用した場合について説
明したが、磁化軌道が直線の場合、すなわち、リニアタ
イプのエンコーダにも適用することができ、また、光学
式や電磁式のエンコーダに適用しても勿論構わない。

「発明の効果」 以」二説明したように、この発明によれば、検出対象の
変位に対応するアナログ正弦信号およびアナログ余弦信
号を各々出力する第１および第２のセンサと、前記アナ
ログ正弦信号およびアナログ余弦信号に基づいて、ｎ倍
角のアナログ正弦信号およびアナログ余弦信号を算出す
るアナログ演算手段を設けたので、この出力を直接アナ
ログ制御回路等に供給することができ、また、前記アナ
ログ演算手段によって算出されたｎ倍角のアナログ正弦
信号およびアナログ余弦信号を各々ディジタル信号に変
換し、関数発生乗算部、減算手段およびカウント手段に
よって構成されるフェイズロックドループによって細分
割するようにしたので、第１および第２のセンサから出
力されるアナログ正弦信号およびアナログ余弦信号が、
アナログ演算手段によるアナログ信号処理によって分割
された後、さらにフェイズロックドループによるディジ
タル信号処理によって細分割され、全体として分解能を
飛躍的に向上さけることができるという効果が得られる
。

【図面の簡単な説明】

第１図はこの発明の一実施例構成を示すブロック図、第
２図は従来のエンコーダ用信号処理回路の構成を示すブ
ロック図である。 ２・・・・・・乗算回路、 ４・・・・　２乗回路、 ６　・・・減算回路、 ８・・　アナログ演算回路（アナログ演算手段）、１６
．１７　　・・磁気センサ（第１．第２のセンサ）、１
８．１９・・・・Ａ／Ｄ変換器 （第１．第２のＡ／Ｄ変換器）、 ２０．２１・・・・・乗算器（関数発生乗算部）、２２
・・・・・・減算器（減算手段）、２３・・　比較器（
カウント手段）、 ２４・・・・カウンタ（カウント手段）、・・関数発生
ＦｔＯＭ（関数発生乗算部）。 Ｐ・・・フェイズロックドループ

Claims (2)

【特許請求の範囲】
1. （１）検出対象の変位に対応するアナログ正弦信号およ
   びアナログ余弦信号を各々出力する第１および第２のセ
   ンサと、 前記アナログ正弦信号およびアナログ余弦信号に基づい
   て、ｎ倍角のアナログ正弦信号およびアナログ余弦信号
   を算出するアナログ演算手段と、前記アナログ演算手段
   によって算出されたｎ倍角のアナログ正弦信号およびア
   ナログ余弦信号を各々デジタル信号に変換する第１およ
   び第２のＡ／Ｄ変換器と、 所定データに対応する余弦値と前記第１のＡ／Ｄ変換器
   の出力信号との乗算結果および前記所定データに対応す
   る正弦値と前記第２のＡ／Ｄ変換器の出力信号の乗算結
   果を出力する関数発生乗算部と、 この関数発生乗算部の各乗算結果の差を検出する減算手
   段と、 この減算手段において検出された差に対応するカウント
   を行うとともに、前記差の正負によりカウントのアップ
   ／ダウンを切り換え、このカウント結果を前記関数発生
   乗算部に前記所定データとして供給するカウント手段と
   を具備し、 前記関数発生乗算部、前記減算手段および前記カウント
   手段によってフェイズロックドループを構成し、前記カ
   ウント手段のカウント値を変位データとして出力するこ
   とを特徴とするエンコーダ用信号処理回路。
2. （２）前記アナログ演算手段、前記第１および第２のＡ
   ／Ｄ変換器、前記関数発生乗算部、前記減算手段および
   前記カウント手段を単一の半導体基板上に構成したこと
   を特徴とする請求項１記載のエンコーダ用信号処理回路
   。