JP2000258473A - 無効電力演算装置及び無効電力量測定装置 - Google Patents
無効電力演算装置及び無効電力量測定装置Info
- Publication number
- JP2000258473A JP2000258473A JP11057815A JP5781599A JP2000258473A JP 2000258473 A JP2000258473 A JP 2000258473A JP 11057815 A JP11057815 A JP 11057815A JP 5781599 A JP5781599 A JP 5781599A JP 2000258473 A JP2000258473 A JP 2000258473A
- Authority
- JP
- Japan
- Prior art keywords
- reactive power
- phase shift
- converter
- voltage
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R11/00—Electromechanical arrangements for measuring time integral of electric power or current, e.g. of consumption
- G01R11/48—Meters specially adapted for measuring real or reactive components; Meters specially adapted for measuring apparent energy
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R21/00—Arrangements for measuring electric power or power factor
- G01R21/133—Arrangements for measuring electric power or power factor by using digital technique
- G01R21/1331—Measuring real or reactive component, measuring apparent energy
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Electrical Variables (AREA)
- Measuring Phase Differences (AREA)
- Analogue/Digital Conversion (AREA)
- Supply And Distribution Of Alternating Current (AREA)
Abstract
化しても小型なものとなりローコスト化できる無効電力
演算装置及び無効電力量測定装置を提供する。 【解決手段】 入力端子T1、T2から入力された電圧
V1、電流A1をデルタ変調器101、102でそれぞ
れA−D変換して1ビット出力データとし、デルタ変調
器101の1ビット出力データを、RAM(半導体メモ
リ)またはシフトレジスタを用いた移相回路115によ
り入力電圧V1の90°相当分だけ遅延した後、後段の
回路により無効電力の演算を行う。この構成により、ア
ナログ部を少なくすることができ、LSI化しても小型
なものとなりローコスト化できる。
Description
流、電圧から無効電力を演算する無効電力演算装置、及
び無効電力量を演算する無効電力量測定装置に関するも
のである。
ぞれV、Iとしその位相角差をψとすると、 W=V・I・cosψ であらわされる。
移相し演算を行う方法が一般的である。
示す。同図において、T1、T2はそれぞれ被測定系の
電圧、電流に正比例した電圧V1、電流A1を入力する
端子、201、202はそれぞれ電圧V1、電流A1を
デジタル値に変換するA−D変換器(A−Dコンバー
タ)である。203はCPUで、A−D変換器201、
202からのデジタル値を一定間隔毎に演算を行う。
合、以下のような欠点があった。 ソフトにて電圧V1、または電流A1のデータを移相
するため、例えば、A−D変換器201、202の出力
が16ビットならば16ビットをシフトせねばならず処
理が複雑になり、また、メモリやレジスタを過大に使用
する必要があった。
の演算や乗算命令処理に時間がかかり、忙しく他の仕事
をソフトにて行いにくい。 A−D変換器201、202を使用しているので変換
に時間がかかり、サンプル精度を上げにくい。精度を上
げるにはビット数を上げる必要があるが、ビット数を上
げると高価なものになる。
の点で優位となる無効電力演算装置、及びこれを用いた
無効電力量測定装置を提供することを目的としている。 無効電力演算のための移相手段、演算手段をコンパク
トにまとめローコストな無効電力演算装置及び無効電力
量測定装置を供給する。 CPUのソフト処理を最小限にしソフト処理を容易に
する。または、オールハードにて無効電力演算装置及び
無効電力量測定装置を構成できるものとする。 LSI化に適した回路構成を得る。
は、被測定系の電圧、電流に正比例した信号をそれぞれ
A−D変換器によりデジタル値に変換し無効電力を演算
する装置において、半導体メモリを用いた移相手段によ
り電圧または電流のデジタル値に時間遅延を与え移相す
ることを特徴とする。
くすることができ、LSI化しても小型なものとなりロ
ーコスト化できる。またソフト処理を最小限にしソフト
処理を容易にすることができる。
圧、電流に正比例した信号をそれぞれA−D変換器によ
りデジタル値に変換し無効電力を演算する装置におい
て、シフトレジスタを用いた移相手段により電圧または
電流のデジタル値に時間遅延を与え移相することを特徴
とする。
くすることができ、LSI化しても小型なものとなりロ
ーコスト化できる。またオールハードで構成することが
できる。
圧、電流に正比例した信号をそれぞれA−D変換器によ
りデジタル値に変換し無効電力を演算する装置におい
て、電圧または電流側のA−D変換器の前段に、コンデ
ンサ、抵抗器、及び演算増幅器からなる移相回路を設け
移相することを特徴とする。
効電力演算装置を構成することができる。請求項4に記
載の本発明は、請求項1に記載の無効電力演算装置にお
いて、A−D変換器はlビットA−D変換器であり、移
相手段はA−D変換器の出力である1ビットデータに時
間遅延を与え移相効果をもたらすものであることを特徴
とする。
載の無効電力演算装置において、A−D変換器は1ビッ
トA−D変換器であり、移相手段はA−D変換器の出力
である1ビットデータに時間遅延を与え移相効果をもた
らすものであることを特徴とする。
載の無効電力演算装置において、A−D変換器は1ビッ
トA−D変換器であることを特徴とする。請求項7に記
載の本発明は、請求項4に記載の無効電力演算装置にお
いて、移相手段は、1ビットA−D変換器の出力である
1ビットデータを逐次記憶する半導体メモリと、クロッ
クをカウントし半導体メモリの書込みアドレスを指し示
すためのカウンタと、移相量を決定するために設けら
れ、被測定系の電圧または電流に正比例した信号の周波
数をカウントする周波数検出手段と、カウンタのカウン
ト値と周波数検出手段の出力値とに基づいて半導体メモ
リの読み出しアドレスを指し示すために設けられた手段
とを具備することを特徴とする。
載の無効電力演算装置において、移相手段は、1ビット
A−D変換器の出力である1ビットデータを逐次シフト
するシフトレジスタと、移相量を決定するために設けら
れ、被測定系の電圧または電流に正比例した信号の周波
数をカウントする周波数検出手段と、所望のシフトレジ
スタのシフト段を選択するために設けられたゲート手段
と、周波数検出手段の出力に基づいてゲート手段のゲー
トを選択する選択信号を発生するデコーダとを具備する
ことを特徴とする。
載の無効電力演算装置において、移相回路は、演算増幅
器と、コンデンサと、抵抗器と、移相量を決定するため
に設けられ、被測定系の電圧または電流に正比例した信
号の周波数をカウントする周波数検出手段と、コンデン
サと抵抗器とにより所望の時定数を得るために設けられ
たスイッチ手段と、周波数検出手段の出力に基づいてス
イッチ手段のスイッチを選択する選択信号を発生するデ
コーダとを具備することを特徴とする。
至請求項9のいずれかに記載の無効電力演算装置におい
て、周波数検出手段は被測定系の電圧または電流に正比
例した信号の1周期毎に所定の信号を出力するものであ
ることを特徴とする。
至請求項9のいずれかに記載の無効電力演算装置におい
て、周波数検出手段は被測定系の電圧または電流に正比
例した信号の複数周期毎に所定の信号を出力するもので
あることを特徴とする。
測定装置は、請求項1乃至請求項11のいずれかに記載
の無効電力演算装置に、デジタル積算手段を設け、無効
電力量を演算するようにしたことを特徴とする。
施形態について詳細に説明する。なお、以下の図におい
て、同符号は同一部分または対応部分を示す。
の実施形態に係る無効電力演算装置の構成を示す。図1
において、T1、T2はそれぞれ被測定系の電圧、電流
に正比例した電圧V1、電流A1を入力する入力端子で
ある。
呼ばれる1ビットA−D変換器で、入力端子T1、T2
から入力された電圧V1、電流A1をそれぞれ1ビット
のパルス信号f(n)、g(n)に符号化して出力して
いる。そのタイミングはクロックφ、(デルタ変調器1
02についてはクロックφの反転)により決められる。
(または積分器106)の出力電圧F(n)(または出
力電流G(n))と入力電圧V1(または入力電流A
1)の大きさをコンパレータ103(またはコンパレー
タ104)で比較し、Vl>F(n)(またはA1>G
(n))の時はデルタ変調器101(またはデルタ変調
器102)は‘H’レベルを出力し、積分器105(ま
たは積分器106)は+Δvだけ積分される。またVl
<F(n)(またはA1<G(n))の時は‘L’レベ
ルを出力し、積分器105(または積分器106)は−
Δvだけ積分を行う。
のパルス出力信号f(n)を90°分遅延したパルス信
号f1(n)を出力している。なお、遅延時間ならびに
タイミングはコンパレータ114からの信号を参照して
演算している。
で、デルタ変調器101、102により、それぞれカウ
ントのアップダウンを制御され、クロックφ(またはク
ロックφの反転)のクロック数をカウントしている。ア
ップダウンカウンタ107、108の出力はそれぞれF
1(n)、G(n)となり、入力電圧V1(90°分遅
延後)、入力電流A1をそれぞれA−D変換した値とな
る。
0にアップダウンカウンタ107、108のどちらの値
を与えるかを選択している。クロックφの‘H’レベル
にてアップダウンカウンタ107側のデータが選択さ
れ、クロックφの‘L’レベルにてアップダウンカウン
タ108側のデータが選択される。
デジタル値(ラッチ111の出力値Q(n−1)と、ア
ップダウンカウンタ107の出力値F1(n)または、
アップダウンカウンタ108の出力値G(n))を順次
加算または減算している。B入力については(+/−)
端子に入力される信号にて加算、減算が決定される。
またはデルタ変調器102の出力が入力される。クロッ
クφの‘H’レベルにてデルタ変調器102側の出力
が、クロックφの‘L’レベルにてデルタ変調器101
側の出力が選択される。(+/−)端子が‘H’であれ
ば加算、‘L’であれば減算となる。加減算器110の
出力は瞬時毎のV1(90°分遅延後)×A1に比例し
た値Q(n)となる。
Q(n)の1つ前のQ(n−1)をラッチする。よって
その出力はQ(n−1)となる。112は加算器で、ラ
ッチ111の出力Q(n−1)と加算器112自身の1
ステツプ前までの総和∫Q(n−2)との加算を行って
いる。その結果、瞬時毎の電圧Vl、電流Alの乗算値
の積算値∫Q(n)を得ることができる。
成を示す。図2において、121はRAM(半導体メモ
リ)124のライトアドレス(書込み番地)を指定する
目的で設けられたカウンタで、デルタ変調器101を駆
動しているクロックφと同期しているクロックφをフリ
ーランにてカウントしている。
からの信号を基にカウンタ121に印加しているクロッ
クφと同じクロックφをカウントし、例えば入力電圧V
1の一周期分のクロック数をカウントしている。カウン
タ122は入力電圧V1の4分の1の周期、つまり90
°遅延分のクロック数を算出する目的で設けられてい
る。
するRAM124のライトアドレスを示す数値に、カウ
ンタ122の出力する一周期のカウント数の4分の1を
示す数値を加算し90°遅延分のアドレスを算出してい
る。
にはカウンタ122の出力値の下位2ビットをシフトす
る等簡単な方法で実現することができる。加算器123
の出力はRAM124のリードアドレス(読み出し番
地)を指し示している。
入力電圧V1の一周期分のクロック数をカウントし、カ
ウント数を一周期毎に出力するように構成したが、複数
周期分のクロック数をカウントし、このカウント数を、
複数周期毎に出力するように構成してもよい。このよう
に、複数周期毎に、複数周期分のクロック数を出力した
場合でも、加算器123において、この入力された複数
周期分のクロック数から4分の1周期分のカウント数を
算出し、この数値をRAM121のライトアドレスを示
す数値に加算して90°遅延分のアドレスを算出するこ
とができる。
トした一周期分または複数周期分のクロック数から4分
の1周期分のカウント数を算出し、この数値を出力する
ように構成すれば、加算器123においてはその数値を
そのままカウンタ121の出力するRAMのライトアド
レスを示す数値に加算することによりリードアドレスを
算出することができる。
変調器101の出力信号を1クロック毎に順次カウンタ
121の指し示すアドレスに記録している。また、1ク
ロック毎に順次、加算器123の示すアドレスのデータ
を出力し次段のアップダウンカウンタ107に入力して
いる。このRAM124は、1ビットを格納できればよ
いので、1ビット×N個のものを使用する。ここでN
は、入力電圧Vlの一周期の4分の1のカウント数を十
分カバーできるものとし、カウンタ121の最大カウン
ト数はこのNに一致するものとする。
ては、移相回路は、デルタ変調器101の1ビット出力
データを逐次記憶するRAM124と、クロックをカウ
ントしRAM124のライトアドレスを指し示すための
カウンタ121と、移相量を決定するために設けられ、
被測定系の電圧に正比例した信号V1(50Hz等)の
周波数をカウントする周波数検出手段であるカウンタ1
22と、カウンタ121のカウント値とカウンタ122
の出力値とを加算しRAM124のリードアドレスを指
し示すために設けられた加算器とで構成されている。
器101の1ビット出力データを入力電圧V1の90°
相当分だけ遅延することになり、図1に示すシステムに
て無効電力の演算を行うことができる。
メリットがある。 アナログ部が非常に少ないので(1ビットA−D変換
器であるデルタ変調器101、102のみ)、LSI化
しても小型なものとなりローコスト化できる。また、移
相回路115は通常だと16ビット等多数のビットをシ
フトしなければならないところ、デルタ変調器101の
出力段にて処理を行うので、1ビットデータの処理とな
り回路をコンパクトにできる。 ソフト処理を最小限にしソフト処理を容易にすること
ができる。 サンプリングスピードを高速に上げられるので高精度
化できる。
実施形態に係る無効電力演算装置について説明する。こ
の第2の実施形態においても、無効電力演算装置の全体
の構成は第1の実施形態の場合と同じように図1に示す
構成であるが、この第2の実施形態においては移相回路
115を、シフトレジスタを用いて構成している。
5の構成を図3に示す。図3において、131はカウン
タで、クロックφのカウントをコンパレータ114の一
周期分毎に行っている。即ち、入力電圧V1の一周期分
のクロックφの数をカウントし一周期毎にそのカウント
値を出力している。
カウントしたV1の一周期分のカウント値から一周期の
4分の1に当たるカウント値をデコードし、複数のAN
Dゲート134のうち、必要なゲート134を開くよう
に制御している。
101から出力される1ビットデータ列をクロックφの
タイミングにて、つまりデルタ変調器101の各1ビッ
ト出力毎にシフトを行っている。シフトレジスタ133
の段数はデルタ変調器101から出力されるデータを入
力電圧V1の4分の1周期の時間分はカバーできる段数
用意されていなくてはならい。
カウントしたV1の周期に応じシフトレジスタ133の
所望の段数の出力を後段のアップダウンカウンタ107
に伝えている。
入力電圧V1の一周期分のクロック数をカウントし、カ
ウント数を一周期毎に出力するように構成したが、複数
周期分のクロック数をカウントし、このカウント数を、
複数周期毎に出力するように構成してもよい。さらに、
カウンタ131において、カウントした一周期分または
複数周期分のクロック数から4分の1周期分のカウント
数を算出し、この数値を出力するように構成してもよ
い。
ては、移相回路は、デルタ変調器101の1ビット出力
データを逐次シフトするシフトレジスタ133と、移相
量を決定するために設けられ、被測定系の電圧に正比例
した信号V1(50Hz等)の周波数をカウントする周
波数検出手段であるカウンタ131、所望のシフトレジ
スタのシフト段を選択するために設けられたゲート群
と、カウンタ131の出力に基づいてゲート群のゲート
を選択する選択信号を発生するデコーダ132で構成さ
れている。
器101の1ビット出力データを入力電圧V1の90°
相当分だけ遅延することになり、図1に示すシステムに
て無効電力の演算を行うことができる。
メリットがある。 アナログ部が非常に少ないので(1ビットA−D変換
器であるデルタ変調器101、102のみ)、LSI化
しても小型なものとなりローコスト化できる。また、移
相回路115は通常だと16ビット等多数のビットをシ
フトしなければならないところ、デルタ変調器101の
出力段にてシフトを行うので、1ビットデータのシフト
となり回路をコンパクトにできる。 オールハードで構成することができる。 サンプリングスピードを高速に上げられるので高精度
化できる。
実施形態に係る無効電力演算装置について説明する。こ
の第3の実施形態は、移相回路をデルタ変調器101の
前段に設けたものである。
置の構成を図4に示す。図4において、116は移相回
路で、Tlからの入力電圧Vlを90°移相し、デルタ
変調器101に印加している。
す。図5において、141は演算増幅器、R1、R2、
R3〜Rnは抵抗器、C1はコンデンサである。移相量
はコンデンサCl及び抵抗器R3〜Rnの時定数にて決
定される。
コンパレートし、パルス信号としている。143はカウ
ンタでクロックφのカウントをコンパレータ142の一
周期分毎に行っている。即ち、入力電圧V1の一周期分
のクロックφの数をカウントしカウント数を一周期毎に
出力している。なお、カウンタ143は、入力電圧V1
の複数周期分のクロック数をカウントし、このカウント
数を、複数周期毎に出力するように構成してもよい。
カウントした入力電圧V1の一周期分(または複数周期
分)のカウント値からデコードし、スイッチSW3〜S
Wnからなるスイッチ群のスイッチのうち必要なスイッ
チを開くように制御している。
ては、移相回路は、演算増幅器141と、コンデンサC
1と、抵抗器R1〜Rnと、移相量を決定するために設
けられ、被測定系の電圧に正比例した信号V1(50H
z等)の周波数をカウントする周波数検出手段であるコ
ンパレータ142及びカウンタ143と、コンデンサC
1と抵抗器R3〜Rnとにより所望の時定数を得るため
に設けられたスイッチSW3〜SWnと、カウンタ14
3の出力に基づいてスイッチSW3〜SWnのうちの所
望のスイッチを選択する選択信号を発生するデコーダ1
44とで構成されている。
器101の入力信号を電圧V1の90°相当分だけ遅延
することになり、図4に示すシステムにて無効電力の演
算を行うことができる。
メリットがある。 オールハードで構成することができる。 サンプリングスピードを高速に上げられるので高精度
化できる。
て、1ビットA−D変換器としてデルタ変調器101、
102を用いたが、デルタ変調器101、102の代わ
りにデルタシグマ変調器を用いても、同様に実施するこ
とができる。
ては、無効電力演算装置について説明したが、加算器1
12を長時間に亘って積算を行うものとすることによ
り、または、加算器112の出力段に長時間に亘って積
算を行うデジタル積算器を設けることにより、無効電力
量測定装置を構成することができる。
以下のメリットを有する無効電力演算装置、及び無効電
力量測定装置を実現することができる。 アナログ部が少ないのでLSI化しても小型なものと
なりローコスト化できる。 ソフト処理を最小限にしソフト処理を容易にすること
ができ、またはオールハードで構成することができる。 サンプリングスピードを高速に上げられるので高精度
化できる。
電力演算装置の構成を示すブロック図。
成を示すブロック図。
成を示すブロック図。
装置の構成を示すブロック図。
成を示すブロック図。
4)
示す。同図において、T1、T2はそれぞれ被測定系の
電圧、電流に正比例した電圧V1、電流A1を入力する
端子、201、202はそれぞれ電圧V1、電流A1を
デジタル値に変換するA−D変換器(A−Dコンバー
タ)である。203はCPUで、A−D変換器201、
202からのデジタル値を一定間隔毎に演算を行う。
は、被測定系の電圧、電流に正比例した信号をそれぞれ
A−D変換器によりデジタル値に変換し無効電力を演算
する装置において、1ビットデータを出力する1ビット
A−D変換器と、1ビットA−D変換器が出力した1ビ
ットデータに時間遅延を与えて移相効果をもたらすもの
であることを特徴とする。請求項2に記載の本発明は、
請求項1に記載の無効電力演算装置において、移相手段
に半導体メモリを用いて電圧または電流のデジタル値に
時間遅延を与え移送することを特徴とする。
の無効電力演算装置において、移相手段にシフトレジス
タを用いて電圧または電流のデジタル値に時間遅延を与
え移送することを特徴とする。
載の無効電力演算装置において、移相手段は、1ビット
A−D変換器の出力である1ビットデータを逐次記憶す
る半導体メモリと、クロックをカウントし半導体メモリ
の書込みアドレスを指し示すためのカウンタと、移相量
を決定するために設けられ、被測定系の電圧または電流
に正比例した信号の周波数をカウントする周波数検出手
段と、カウンタのカウント値と周波数検出手段の出力値
とに基づいて半導体メモリの読み出しアドレスを指し示
すために設けられた手段とを具備することを特徴とす
る。
載の無効電力演算装置において、移相手段は、1ビット
A−D変換器の出力である1ビットデータを逐次シフト
するシフトレジスタと、移相量を決定するために設けら
れ、被測定系の電圧または電流に正比例した信号の周波
数をカウントする周波数検出手段と、所望のシフトレジ
スタのシフト段を選択するために設けられたゲート手段
と、周波数検出手段の出力に基づいてゲート手段のゲー
トを選択する選択信号を発生するデコーダとを具備する
ことを特徴とする。
請求項5のいずれかに記載の無効電力演算装置におい
て、周波数検出手段は被測定系の電圧または電流に正比
例した信号の1周期毎に所定の信号を出力するものであ
ることを特徴とする。
請求項5のいずれかに記載の無効電力演算装置におい
て、周波数検出手段は被測定系の電圧または電流に正比
例した信号の複数周期毎に所定の信号を出力するもので
あることを特徴とする。
測定装置は、請求項1乃至請求項7のいずれかに記載の
無効電力演算装置に、デジタル積算手段を設け、無効電
力量を演算するようにしたことを特徴とする。
て、1ビットA−D変換器としてデルタ変調器101、
102を用いたが、デルタ変調器101、102の代わ
りにデルタシグマ変調器を用いても、同様に実施するこ
とができる。
ては、無効電力演算装置について説明したが、加算器1
12を長時間に亘って積算を行うものとすることによ
り、または、加算器112の出力段に長時間に亘って積
算を行うデジタル積算器を設けることにより、無効電力
量測定装置を構成することができる。
力演算装置に構成を示すブロック図。
を示すブロック図。
を示すブロック図。
Claims (12)
- 【請求項1】被測定系の電圧、電流に正比例した信号を
それぞれA−D変換器によりデジタル値に変換し無効電
力を演算する装置において、半導体メモリを用いた移相
手段により電圧または電流のデジタル値に時間遅延を与
え移相することを特徴とした無効電力演算装置。 - 【請求項2】被測定系の電圧、電流に正比例した信号を
それぞれA−D変換器によりデジタル値に変換し無効電
力を演算する装置において、シフトレジスタを用いた移
相手段により電圧または電流のデジタル値に時間遅延を
与え移相することを特徴とした無効電力演算装置。 - 【請求項3】被測定系の電圧、電流に正比例した信号を
それぞれA−D変換器によりデジタル値に変換し無効電
力を演算する装置において、電圧または電流側のA−D
変換器の前段に、コンデンサ、抵抗器、及び演算増幅器
からなる移相回路を設け移相することを特徴とした無効
電力演算装置。 - 【請求項4】請求項1に記載の無効電力演算装置におい
て、前記A−D変換器はlビットA−D変換器であり、
前記移相手段は前記A−D変換器の出力である1ビット
データに時間遅延を与え移相効果をもたらすものである
ことを特徴とした無効電力演算装置。 - 【請求項5】請求項2に記載の無効電力演算装置におい
て、前記A−D変換器は1ビットA−D変換器であり、
移相手段は前記A−D変換器の出力である1ビットデー
タに時間遅延を与え移相効果をもたらすものであること
を特徴とした無効電力演算装置。 - 【請求項6】請求項3に記載の無効電力演算装置におい
て、前記A−D変換器は1ビットA−D変換器であるこ
とを特徴とした無効電力演算装置。 - 【請求項7】請求項4に記載の無効電力演算装置におい
て、前記移相手段は、前記1ビットA−D変換器の出力
である1ビットデータを逐次記憶する半導体メモリと、
クロックをカウントし前記半導体メモリの書込みアドレ
スを指し示すためのカウンタと、移相量を決定するため
に設けられ、被測定系の電圧または電流に正比例した信
号の周波数をカウントする周波数検出手段と、前記カウ
ンタのカウント値と前記周波数検出手段の出力値とに基
づいて半導体メモリの読み出しアドレスを指し示すため
に設けられた手段とを具備することを特徴とした無効電
力演算装置。 - 【請求項8】請求項5に記載の無効電力演算装置におい
て、前記移相手段は、前記1ビットA−D変換器の出力
である1ビットデータを逐次シフトするシフトレジスタ
と、移相量を決定するために設けられ、被測定系の電圧
または電流に正比例した信号の周波数をカウントする周
波数検出手段と、所望のシフトレジスタのシフト段を選
択するために設けられたゲート手段と、前記周波数検出
手段の出力に基づいて前記ゲート手段のゲートを選択す
る選択信号を発生するデコーダとを具備することを特徴
とした無効電力演算装置。 - 【請求項9】請求項6に記載の無効電力演算装置におい
て、前記移相回路は、演算増幅器と、コンデンサと、抵
抗器と、移相量を決定するために設けられ、被測定系の
電圧または電流に正比例した信号の周波数をカウントす
る周波数検出手段と、前記コンデンサと前記抵抗器とに
より所望の時定数を得るために設けられたスイッチ手段
と、前記周波数検出手段の出力に基づいて前記スイッチ
手段のスイッチを選択する選択信号を発生するデコーダ
とを具備することを特徴とした無効電力演算装置。 - 【請求項10】請求項7乃至請求項9のいずれかに記載
の無効電力演算装置において、前記周波数検出手段は被
測定系の電圧または電流に正比例した信号の1周期毎に
所定の信号を出力するものであることを特徴とした無効
電力演算装置。 - 【請求項11】請求項7乃至請求項9のいずれかに記載
の無効電力演算装置において、前記周波数検出手段は被
測定系の電圧または電流に正比例した信号の複数周期毎
に所定の信号を出力するものであることを特徴とした無
効電力演算装置。 - 【請求項12】請求項1乃至請求項11のいずれかに記
載の無効電力演算装置に、デジタル積算手段を設け、無
効電力量を演算するようにしたことを特徴とした無効電
力量測定装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05781599A JP3312006B2 (ja) | 1999-03-05 | 1999-03-05 | 無効電力演算装置及び無効電力量測定装置 |
US09/518,150 US6496783B1 (en) | 1999-03-05 | 2000-03-03 | Electric power calculation system |
DE10010545A DE10010545B4 (de) | 1999-03-05 | 2000-03-03 | Berechnungssystem für elektrische Leistung |
CNB001067354A CN1265202C (zh) | 1999-03-05 | 2000-03-03 | 功率运算系统以及无功功率运算器 |
KR1020000010891A KR100356451B1 (ko) | 1999-03-05 | 2000-03-04 | 전력 연산 시스템 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05781599A JP3312006B2 (ja) | 1999-03-05 | 1999-03-05 | 無効電力演算装置及び無効電力量測定装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000258473A true JP2000258473A (ja) | 2000-09-22 |
JP3312006B2 JP3312006B2 (ja) | 2002-08-05 |
Family
ID=13066428
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05781599A Expired - Lifetime JP3312006B2 (ja) | 1999-03-05 | 1999-03-05 | 無効電力演算装置及び無効電力量測定装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6496783B1 (ja) |
JP (1) | JP3312006B2 (ja) |
KR (1) | KR100356451B1 (ja) |
CN (1) | CN1265202C (ja) |
DE (1) | DE10010545B4 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10361664B4 (de) * | 2003-12-30 | 2009-08-13 | Austriamicrosystems Ag | Energiezähleranordnung |
CN100390546C (zh) * | 2004-06-03 | 2008-05-28 | 北京市公用事业科学研究所 | 直流微功耗测量方法 |
CN101063695B (zh) * | 2007-06-12 | 2010-09-29 | 北京中星微电子有限公司 | 无功功率计算电路和方法 |
CN101339210B (zh) * | 2007-07-06 | 2011-07-06 | 西门子电力自动化有限公司 | 校正电网测控设备中相位误差的方法和装置 |
JP5100446B2 (ja) | 2008-02-28 | 2012-12-19 | 東光東芝メーターシステムズ株式会社 | 電力量計 |
KR101234944B1 (ko) * | 2011-09-29 | 2013-02-19 | 삼성전기주식회사 | 전력량 산출 장치 및 방법 |
KR101251794B1 (ko) * | 2011-09-30 | 2013-04-08 | 삼성전기주식회사 | 전력 측정 시스템 |
CN103575976B (zh) * | 2013-11-09 | 2016-04-27 | 国家电网公司 | 一种纯90度移相式无功功率测量方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3043303A1 (de) | 1980-11-17 | 1982-07-01 | Siemens AG, 1000 Berlin und 8000 München | Elektronische einrichtung zur erfassung der blindleistung |
DE3045033A1 (de) | 1980-11-26 | 1982-07-08 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Anordnung zur bestimmung der zeitlichen mittelwerte von analogen messwerten |
DE3641676A1 (de) | 1985-12-06 | 1987-06-11 | Hitachi Ltd | Signalverarbeitungsschaltung |
JP2856398B2 (ja) | 1988-03-04 | 1999-02-10 | 東京電力株式会社 | 電子式電力量計 |
FR2646741B1 (fr) * | 1989-05-03 | 1994-09-02 | Thomson Hybrides Microondes | Echantillonneur-bloqueur a haute frequence d'echantillonnage |
GB9010091D0 (en) * | 1990-05-04 | 1990-06-27 | Polymeters Response Internatio | Electricity meter tamper monitoring |
DE69120880T2 (de) * | 1990-08-23 | 1996-11-28 | Yokogawa Electric Corp | Abtastende Messeinrichtung |
US5301121A (en) * | 1991-07-11 | 1994-04-05 | General Electric Company | Measuring electrical parameters of power line operation, using a digital computer |
US5590155A (en) * | 1992-10-30 | 1996-12-31 | Kabushiki Kaisha Toshiba | Equipment for generating a transmit signal from first and second digital signals |
JP3026533B2 (ja) | 1992-11-18 | 2000-03-27 | 三菱電機株式会社 | 無効電力量計 |
EP0607711B1 (en) | 1993-01-20 | 1999-03-31 | Schlumberger Industries S.A. | Electricity meter with variable gain and with sigma-delta converter |
DE19539547A1 (de) | 1995-10-12 | 1997-04-17 | Peter Belle | Verfahren und Schaltungsbeschreibung für einen elektronischen Zähler, der die elektrische Arbeit auf der Basis von JS und ES Elektronen ermittelt |
JP3319701B2 (ja) | 1996-03-01 | 2002-09-03 | 株式会社東芝 | 演算装置 |
TW396276B (en) | 1996-03-01 | 2000-07-01 | Toshiba Corp | Arithmetic unit |
DE19613732B4 (de) | 1996-03-29 | 2004-01-29 | Siemens Ag | Verfahren zum Erzeugen eines einer elektrischen Blindleistung proportionalen Meßsignals |
-
1999
- 1999-03-05 JP JP05781599A patent/JP3312006B2/ja not_active Expired - Lifetime
-
2000
- 2000-03-03 DE DE10010545A patent/DE10010545B4/de not_active Expired - Fee Related
- 2000-03-03 CN CNB001067354A patent/CN1265202C/zh not_active Expired - Fee Related
- 2000-03-03 US US09/518,150 patent/US6496783B1/en not_active Expired - Fee Related
- 2000-03-04 KR KR1020000010891A patent/KR100356451B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20010006737A (ko) | 2001-01-26 |
DE10010545B4 (de) | 2004-03-25 |
CN1265202C (zh) | 2006-07-19 |
KR100356451B1 (ko) | 2002-10-18 |
US6496783B1 (en) | 2002-12-17 |
CN1266190A (zh) | 2000-09-13 |
DE10010545A1 (de) | 2000-12-07 |
JP3312006B2 (ja) | 2002-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH06258362A (ja) | 電子式電力量計 | |
JPS6343005B2 (ja) | ||
JP2000258473A (ja) | 無効電力演算装置及び無効電力量測定装置 | |
KR100227203B1 (ko) | 연산장치 | |
KR19990077704A (ko) | 전력연산장치 | |
JPH05333067A (ja) | 電子式電力量計 | |
JPH07193507A (ja) | 直流信号測定用a/d変換器 | |
JP3319701B2 (ja) | 演算装置 | |
JP3083254B2 (ja) | A/d変換器 | |
JP2000329804A (ja) | 電子式無効電力測定装置 | |
JP2600820B2 (ja) | 標本化周波数変換装置 | |
JPS5928294B2 (ja) | Ad変換器 | |
JPH0894681A (ja) | 周波数スペクトル分析装置 | |
JPH0611450Y2 (ja) | 高精度追従比較型速度電圧発生回路 | |
JP2005223818A (ja) | A/d変換回路装置及びa/d変換方法 | |
JP2769261B2 (ja) | マイクロコンピュータ | |
SU1578809A1 (ru) | Устройство дл поверки цифроаналоговых преобразователей | |
JPS63303516A (ja) | Da変換装置 | |
SU1661998A1 (ru) | След щий аналого-цифровой преобразователь | |
RU2037267C1 (ru) | Аналого-цифровой преобразователь | |
JPH10243659A (ja) | 電流制御装置 | |
Adams et al. | A 20-bit decimator IC for high-resolution audio A/D conversion | |
JPH05107154A (ja) | サンプリングパルス発生回路 | |
WO2001004789A1 (fr) | Dispositif de generation de donnees sur forme d'onde a fonction d'echantillonnage | |
JPS61127229A (ja) | D/a変換器のセトリングタイム測定装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100524 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100524 Year of fee payment: 8 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100524 Year of fee payment: 8 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110524 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110524 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120524 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130524 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130524 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140524 Year of fee payment: 12 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |