JPH03287081A

JPH03287081A - ディジタル信号解析装置

Info

Publication number: JPH03287081A
Application number: JP8832590A
Authority: JP
Inventors: Kohei Ono; 浩平小野; Sumio Saito; 澄夫斉藤
Original assignee: Anritsu Corp
Current assignee: Anritsu Corp
Priority date: 1990-04-04
Filing date: 1990-04-04
Publication date: 1991-12-17
Anticipated expiration: 2016-05-28
Also published as: JP3169949B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、クロック信号とそのクロック信号に同期した
被測定データ信号を解析するロジックアナライザや符号
誤り重態定器などの同期式のディジタル信号解析装置、
とくに波形再生用コンパレ−タの参照電圧の調整及び被
測定データ信号とクロック信号とのタイミング調整を自
動化したディジタル信号解析装置に関する。

［従来の技術］第５図は、従来の同期式のディジタル信号解析装置の構
成を示す図である。第５図を用いて従来の技術を説明す
る。

ディジタル信号解析装置には、クロック信号とそのクロ
ック信号に同期して生成される被測定データ信号か同時
に与えられる。被測定データ信号は入力端子１に、一方
クロック信号は入力端子２にそれぞれ印加される。被測
定データ信号はコンパレータ４に導かれ、電圧が可変の
参照電圧発生器３から与えられる参照電圧に基づいて波
形歪やノイズ等が除去される。識別器６はＤタイプのフ
リップフロップで構成され、データ入力端子Ｃ以下、「
Ｄ入力端子」という。）及びクロック入力端子（以下、
ｒＣＰ入力端子」という。）を有している。

コンパレータ４の出力である信号６ａは識別器６のＤ入
力端子に加えられる。クロック信号は可変遅延器５にお
いて位相が調整され、その出力であるクロック信号６ｂ
は識別器６のＣＰ入力端子及びデータ信号解析部７の第
２の入力端子に加えられる。

可変遅延器５は、識別器６に加わる信号６ａと６ｂとを
所定のタイミング関係に保つために用意される。

識別器６の出力である信号６Ｃはデータ信号解析部７の
第１の入力端子に導かれる。

次に、データ信号解析部７の構成及び動作を符号誤り型
測定器の例で説明する。データ信号解析部７は、基準デ
ータ発生器、符号比較器、パルスカウンタ及び表示器等
で構成される。基準データ発生器か発生する基準データ
と信号６Ｃを符号比較器で比較し、基準データと信号６
Ｃとに差異があれば符号比較器は誤りパルスを発生する
。パルスカウンタは、予め設定されたタイムベースの期
間誤りパルスを計数する。計数結果を前記タイムベース
間に現れるタロツクパルスの数で除算すると符号誤り率
が得られ、表示器に表示される。

以上のように構成された装置の参照電圧とコンパレータ
４の出力波形との関係を説明する。第２図は、コンパレ
ータ４に人力される被測定データ信号の波形（第２図（
ａ））とコンパレータ４の出力である信号６ａの波形（
第２図（ｂ）〜（ｆ））とを参照電圧に対応させて表し
た図である。なお、第２図（ａ）は、被測定データ信号
のハイレベルとロウレベルのところにノイズ、またハイ
レベルとロウレベル間の遷移点にはジッタが重畳された
波形をアイパターン形式で示している。参照電圧が被測
定データ信号のほぼ中央であれば（Ｖ、）、第２図（ｄ
）に示すようにコンパレータ４の出力信号の振幅は最大
になり、最適な波形整形か行われる。しかし、参照電圧
が不適切な値（第２図のＶ　Ｌ、Ｖ　、、Ｖ　ｂ、Ｖｏ
）に設定されると、コンパレータ４の出力信号の波形は
、第２図の（ｂ　）、（ｃ　）、（ｅ　）、（ｆ　）の
ようになり、正しい波形整形が行われない。

次に、識別器６のＤ入力端子に加わる信号６ａと、ＣＰ
入力端子に加わるクロック信号６ｂとのタイミング関係
を第４図を用いて説明する。第４図（ａ）は識別器６に
人力される被測定データ信号の波形、第４図（ｂ）、（
ｃ）及び（ｄ）はクロック信号６ｂ、第４図（ｅ）はタ
ロツク信号６ｂの遅延量と誤り率の関係を示している。

すａツク信号６ｂの立上り点が第４図のＤ４の点に置か
れているとき、位相の余裕度が最大となり、被測定デー
タ信号に大きなジッタ（遷移の時間方向のゆらぎ）があ
っても安定に識別することができる。しかし、クロック
信号６ｂが第４図のり、〜Ｄ、（被測定データ信号の遷
移点）の間に置かれると、信号の正しい識別が行われな
くなる。

参照電圧発生器３の参照電圧や可変遅延器５の遅延量の
調整は、例えば次のようにして装置の操作者か手動で調
整を行っていた。

（１）被測定データ信号と参照電圧を２現象オシロスコ
ープに表示させ、参照電圧を被測定データ信号の振幅の
中央に位置するように参照電圧発生器３を調整する。

（２）識別器６に加わる信号６ａとクロック信号６ｂを
２現象オシロスコープに表示させ、クロック信号６ｂが
信号６ａの遷移点間のほぼ中央に位置するように可変遅
延器５を調整する。

（３）表示器に表示された誤り率が最小になるように、
参照電圧発生器３と可変遅延器５とを交互に調整する。

［発明が解決しようとする課題］（イ）手動で調整すべき物理量がコンパレータの参照電
圧とクロック信号の遅延量であり２次元的調整が必要と
なる。このため、調整が複雑であり、装置の操作者の主
観に頼っているため最良点に設定されない場合もある。

（ロ）手動の調整では最適値に設定されるまでに余分な
時間を要し、被測定データ信号中の重要な解析すべき箇
所が欠落してしまう。

（ハ）オシロスコープ等で波形観測を行ないながら調整
を行う場合、機器間の接続が煩雑であるばかりでなく、
信号のブロービングにより信号の波形を乱し、装置の誤
動作を引き起こすことがある。

に）前記（ハ）で説明した信号のブロービングによる影
響を防止するために、モニタ端子を設けてもよいが、出
力端子やバッファ回路の増設による価格の上昇を引き起
こす。

［課題を解決するための手段］本発明は、上記の課題を解決するために、（イ）コンパ
レータに与える可変の参照電圧を発生する参照電圧発生
器と、被測定データ信号を整形するコンパレータと、コ
ンパレータの出力に接続されたピーク検波器と、ピーク
検波器の出力を受けて参照電圧発生器を制御する制御器
とを設け、参照電圧が被測定データ信号の振幅の間にな
るように参照電圧発生器を自動的に設定できるようにし
た。

（ロ）クロック信号のタイミングを可変する可変遅延器
と、被測定データ信号を整形するコンパレータと、コン
パレータの出力に接続された識別器と、可変遅延器を制
御する制御器とを設け、クロック信号のタイミングが被
測定データ信号の相隣りあう状態遷移点の中間になるよ
うに可変遅延器を自動的に設定できるようにした。

［実施例コ第１図は本発明のディジタル信号解析装置、特に誤り率
測定装置の構成を示すブロック図である。

第１図を用いて本発明の一実施例を誤り率測定装置の例
で説明する。

ディジタル信号解析装置には、クロック信号とそのクロ
ック信号に同期して生成される被測定データ信号が同時
に与えられる。入力端子１１に印加される被測定データ
信号はコンパレータ１３に導かれる。参照電圧発生器１
４は、制御器１８からの制御信号によって、電圧が連続
的又は段階的に変化する参照電圧を発生し、その参照電
圧をコンパレータ１３へ送出する。参照電圧発生器１４
が例えばＤ／Ａ変換器であれば、制御器１８からの制御
信号によって段階的に電圧か変化する参照電圧を発生す
る。

コンパレータ１３は、参照電圧発生器１４から与えられ
る参照電圧に基づいて被測定データ信号の波形を整形し
、その出力信号である信号Ａをピーク検波器１７及び識
別器１６へ送出する。一方、入力端子１２に印加される
クロック信号は可変遅延器１５に導かれる。可変遅延器
１５は、制御器１８からの制御信号によって、クロック
信号の位相を連続的又は段階的に変化させ、その出力で
あるクロック信号Ｂを識別器１６、基準データ発生器２
４及びクロックカウンタ２５へそれぞれ送出する。クロ
ック信号の周波数か比較的低い場合は、持続時間を電圧
で制御できる単安定マルチバイブレータが可変遅延器１
５として用いられる。また、クロック信号の周波数が比
較的高い場合は（例えばＩＧＨｚ）、２つの同軸線路の
各外部導体及び各内部導体が互いに接触した状態で各同
軸線路が摺動可能に配設された可変遅延器（特開昭６３
−２４２００１に開示されている）の可動部をステッピ
ングモータ等の駆動装置で摺動させるものを用いてよい
。識別器１６は、例えばＤタイプのフリップフロップで
、データ入力端子（以下、「Ｄ入力端子」という。）及
びクロック入力端子（以下、ＦＣＰ入力入力端子中う。

）を有している。信号Ａは識別器１６のＤ入力端子に、
またクロック信号Ｂは識別器１６のＣＰ人カ端子に加え
られる。識別器１６は、クロック信号Ｂに基づいて信号
へを識別し、その出力信号である信号Ｃを符号比較器２
１へ送出する。ピーク検波器１７は、信号Ａをピーク検
波し、信号Ａの波高値に関連した信号をＡ／Ｄ変換器１
９へ送出する。Ａ／Ｄ変換器１９はその信号をディジタ
ルデータに変換して制御器１８へ送出する。基準データ
発生器２４は、クロ・ツク信号Ｂを受領して、被測定デ
ータ信号のパターンと同一のノくターン構成を有する基
準データ信号を発生し、その出力信号を符号比較器２１
へ送出する。符号比較器２１は、信号Ｃと基準データ発
生器２４からの基準データ信号とを各ビットごとに比較
し、差違がある場合は誤りパルスをパルスカウンタ２２
へ送出する。パルスカウンタ２２は、制御器１８から与
えられるゲート信号Ｇにより所定の時間（Ｔヨ）の間符
号比較器２１からの誤りパルスの数を計数し、その計数
結果（Ｎ、）を制御器１８へ送出する。クロ・ツクカウ
ンタ２５は、制御器１８から与えられるゲート信号Ｇに
より所定の時間（Ｔ、）の間クロック信号Ｂを計数し、
その計数結果（Ｎｃ）を制御器１８へ送出する。制御器
１８は、前記２つの計数結果から誤り率（Ｎ、／Ｎ、）
を演算し、その演算結果を表示器２３へ送出する。また
、制御器１８は、クロ・ツク信号の周期［Ｔ　、＝　Ｔ
　、／Ｎ　ｃｌを算出する。なお、クロ・ツク信号の周
波数が既知又は固定の場合は、クロック信号の周波数に
関係したデータを制御器１８内のメモリに記憶しておく
か、或は外部から与えられるデータを制御器１８に導く
ようにしてもよい。その場合はクロックカウンタ２５は
不要になる。

次に、以上のように構成されたディジタル信号解析装置
の参照電圧発生器１４及び可変遅延器１５を最適な状態
に設定するための動作を説明する。

（イ）参照電圧発生器１４（請求項（１）に関係したも
の）第２図はコンパレータ１３に人力される被測定データ信
号の波形（第２図（ａ））とコンパレータ１３の出力信
号である信号Ａの波形（第２図（ｂ）〜（ｆ））とを参
照電圧に対応させて表した図である。なお、第２図（ａ
）は、被測定データ信号のハイレベルとロウレベルのと
ころにノイズ、またノ＼イレベルとロウレベル間の遷移
点にはジッタが重畳された波形をアイパターン形式で示
している。可変遅延器１５の遅延量は、制御器１８から
の制御信号により、可変可能な範囲の任意の値又はその
ほぼ中央値に設定しておく。制御器１８からの制御信号
により、参照電圧発生器１４が発生する参照電圧を最小
（ＶＬ）かう最大（■）Ｉ）まで所定のステップで変化
させる。

参照電圧か被測定データ信号のロウレベルより低い場と
きは（ＶＬ）、信号Ａは第２図（ｂ）に示すようにハイ
レベルの直流電圧しか出力されない。次に、参照電圧を
被測定データ信号のロウレベルより高くしたとき（Ｖ、
）、コンパレータ１３の出力には交流成分が現われるか
、所望の振幅より小さい（第２図（Ｃ））。そして、参
照電圧が被測定データ信号の中央付近（Ｖｌ）になると
、第２図（ｄ）に示すようにコンパレータ１３の出力の
振幅か最大となる。さらに参照電圧を高くしてゆくと、
コンパレータ１３の出力は第２図（ｅ）及び（ｆ）のよ
うに変化し、その振幅は小さくなる。ピーク検波器１７
は、信号へをピーク検波し、その信号の交流成分の振幅
に比例した電圧を出力する。参照電圧に対するピーク検
波器１７の出力電圧の関係を第３図に示す。

第３図において、曲線■は被測定データ信号の振幅が小
さい例、曲線■は振幅が中程度の例、また曲線■は振幅
か十分大きい例を示している。ピーク検波器１７の出力
信号はＡ／Ｄ変換器１９においてディジタル信号に変換
される。制御器１８は、Ａ／Ｄ変換器１９から出力され
るディジタル信号を参照電圧に対応付けてメモリに記憶
する。制御器１８は、参照電圧の最小（Ｖ　Ｌ）から最
大（ＶＨ）までを掃引した後、メモリに記憶されたデー
タから最大値とそれに対応する参照電圧を検索し、参照
電圧発生器１４に対してその参照電圧値（Ｖ、）を発生
するような制御信号を送出する。なお、参照電圧の最小
から最大まで全範囲を掃引せずに、Ａ／Ｄ変換器１９の
出力データの変化がなくなるか或は減少し始めたとき、
すなわち最大値に達したときに掃引を停止し、最大点を
得るようにしてもよい。これか請求項（１）でいう最大
値検出手段である。

第３図の曲線■又は■のような場合には、参照電圧発生
器１４をピーク検波器１９の出力電圧の最大点に対応す
る参照電圧に設定する。−力、被測定データ信号の振幅
が十分に大きい場合、すなわち被測定データ信号の振幅
の中央付近で参照電圧を変化させてもコンパレータ１３
の出力振幅の変化が少ない場合には、ピーク検波器１７
の出力電圧のピーク値付近での変化が少ないため最大点
を特定し難い（第３図の■）。この様な場合には、例え
ば最大値Ｖ、の９０％の値０．９Ｘ　Ｖ　Ｐに相当する
参照電圧ｖ２とｖ３を制御器１８によって求め、その中
央値又は■２とＶＳ間の任意の一点を最適な参照電圧値
としてよい。

以上説明したように、参照電圧を掃引し、コンパレータ
１３の出力振幅が最大になる点を求め、その最大点に対
応する参照電圧発生器１４を設定できるようにしたので
、最適な波形整形を自動的に行うことができる（請求項
（１）の発明）。請求項（１）の発明であり、参照電圧
の制御手段は制御器１８で構成されている。

（ロ）可変遅延器１５（請求項（２）に関係したもの）
第４図（ａ）は識別器１６に人力されるコンパレータ１
３の出力信号である信号Ａの波形、第４図（ｂ）〜（ｄ
）はその信号Ａと可変遅延器１５の出力であるクロック
信号Ｂとのタイミング、さらに第４図（ｅ）はクロック
信号Ｂの遅延量と誤り率の関係を示している。参照電圧
発生器１４は、前記（イ）の段階で得られた最適値に設
定しておく。

前述のとおり、クロック信号の周期［Ｔ。二Ｔ、／Ｎｃ
］は制御器１８によって算出される。その周期Ｔｃをも
とにして、制御器１８によって［（Ｔ、ＸＫ）／Ｍ］を
算出する。Ｋは遅延量の可変範囲を指定するもので、１
〜２の間の任意の値が選ばれる。Ｋが２以上であれば、
クロック信号は少なくとも２回被測定データ信号の遷移
点と相対することになる。また、Ｍは遅延量を可変する
ステップを指定するもので、Ｍが大きい程分解能が高く
なるが、最適な遅延量を得るのに要する時間か長くなる
。

また、Ｍが小さい程全可変範囲を掃引する時間が短くな
るが、最適な遅延量が求められなくなる可能性がある。

可変遅延器１５は、制御器１８の制御信号を受けて、遅
延量［Ｔ　、Ｘ　Ｋ　］の範囲を［Ｍ＋１］ポイント、
すなわち［（Ｔ　ｃｘＫ）／Ｍ］ステップで段階的に掃
引する。ここで例えば、クロック信号の周期をＩｎｓ、
　Ｋ　＝　１．５、Ｍ＝１５とすると、（ＩｎｓＸｌ、
５／１５＝　０．１ｎｓ）となり、つまり遅延量の可変
範囲Ｏｎｓから１、５ｎｓまでの間を０．１ｎｓテツプ
で可変遅延器１５が掃引される。なお、可変遅延器１５
の可変可能な範囲がクロッツク信号の周期（Ｔ、）より
小さい場合は、［Ｔ　Ｊ（Ｍ　＋　１　）］ポイントの
掃引とする。

これは、可変遅延器１５の可変可能な範囲をメモリに記
憶させておき、その範囲とＴ６を制御器１８に判定させ
ることによって遠戚される。

さらに第４図を用いて被測定データ信号とクロック信号
の関係を詳述する。制御器１８からの制御信号によって
可変遅延器１５の遅延量をり、に設定する。このときク
ロック信号Ｂのタイミングは第４図（ｂ）に示すように
なる。次にり、からＤ７まで［（Ｔ。ｘ　Ｋ）／（Ｍ＋
　１　）］スステラで遅延量を順次変化させる。クロッ
ク信号Ｂのタイミングは第４図（ｂ）から（ｃ）を経て
（ｄ）のように変化する。制御器１８はパルスカウンタ
２２から得られる計数結果（Ｎ、）から誤り率を算出し
、遅延量に対応付けながら誤り率を制御器１８内のメモ
リに記憶する。第４図（ｅ）に示すようにクロック信号
Ｂの遅延量、すなわち識別器１６のＤ入力端子に加わる
信号Ａとクロック信号Ｂとのタイミングによって誤り率
が変化する。信号Ａの遷移点付近（第４図（ｅ）のＤ２
とＤ６）では誤り率が最大になり、遷移点間の中央付近
（第４図（ｅ）のり、）では誤り率か最小になる。

可変遅延器１５の遅延量はＤ４が最適値である。

次に遅延量の最適値を求めるためにはクロック信号Ｂの
タイミングが相隣る状態遷移点の間にあることを検出す
る手段（１８と２０）が用いられる。この手段にはいく
つかの方式かあり以下にそれらを説明するが、設計時に
任意の１つの方式を選択するか、或はいくつかの方式と
それらを切り替えるスイッチを用意しておき装置の操作
者に選択させてもよい。

（１）メモリに記憶されたデータから最小の誤り率を検
索し、それに対応する遅延量を最適値とする方式。

（２）メモリに記憶されたデータ中に最小の誤り率が複
数個存在する場合、それらに対応する最小の遅延量と最
大の遅延量の中間値を最適値とする方式。

（３）誤り率が予め定めた値（第４図（ｅ）のＥＲＩ）
より小さくなる点（第４図（ｅ）の■と■）に対応する
各遅延量の中間値を遅延量の最適値とする方式。

或は予め定めた値ＥＲＩより小さい誤り率が存在しない
場合は、その値ＥＲＩを増加させながら所望のデータを
検索する方法もある。

（４）メモリに記憶されたデータから最大の誤り率を検
索し、それに対応する遅延量が得られるように可変遅延
器１５を設定、すなわちクロック信号の立上りエツジが
第４図（ｅ）のＤ２点に位置するように設定し、次にク
ロック信号を反転させる方式。

この方式はクロック信号のデイニーティサイクルがほぼ
５０％であることを前提としている。識別器１６がＤタ
イプのフリップフロップで構成される場合、クロック信
号の立上りエツジで信号Ａが識別される。クロック信号
の立上りエツジは第４図（ｅ）のＤ２点に位置し、立下
りエツジは同図Ｄ４付近に位置している。ここでクロッ
ク信号を反転させると、Ｄ４点付近に位置していたクロ
ック信号の立下りエツジは立上りエツジになり、タロツ
ク信号Ｂのタイミングは最適になる。

（５）この方式は前記（４）と基本的には同じであるが
、誤り率の最大点を得るところが異なる。誤り率が予め
定めた値（第４図（ｅ）のＥＲ２）より大きくなる２点
（第４図（ｅ）の■と■）間の中央（Ｄ２）を誤り率の
最大点とし、そこにクロック信号Ｂの立上りエツジを置
き、次にクロック信号を反転させる方式。或は予め定め
た値ＥＲ２より大きい誤り率か存在しない場合は、その
値ＥＲ２を減少させながら所望のデータを検索する方法
もある。

（６）誤り率が予め定めた値（第４図（ｅ）のＥＲ２）
より大きくなる２点（第４図（ｅ）の■と■）間の中央
値（Ｄ２）と、さらに他の２点（第４図（ｅ）の■と■
）間の中央値（Ｄ６）とを求め、Ｄ２とＤ６の中間点（
Ｄ４）に対応する遅延量を最適値とする方法。予め定め
た値ＥＲ２より大きい誤り率が存在しない場合は、その
値ＥＲ２を減少させながら所望のデータを検索する方法
もある。

以上説明したように、可変遅延器１５を掃引し、誤り率
が最小又は最大になる点から遅延量の最適値求めて可変
遅延器１５を設定できるようにしたので、最適な信号の
識別を自動的に行うことができる（請求項（２）の発明
）。

以上、本発明の一実施例を誤り重態窓装置を例にして説
明した。なお、本発明はこれに限定されるものではなく
、被測定データ信号をコンパレータで波形整形し、クロ
ック信号によって被測定データ信号を識別するような装
置、例えばロジ・ツクアナライザ等にも適用できる。

［発明の効果］コンパレータに与える参照電圧を発生する参照電圧発生
器と、被測定データ信号を整形するコンパレータと、コ
ンパレータの出力に接続されたピーク検波器と、ピーク
検波器の出力を受けて参照電圧発生器を制御する制御器
とを設け、参照電圧が被測定データ信号の振幅の間にな
るように参照電圧発生器を自動的に設定できるようにし
、さらにクロック信号のタイミングを可変する可変遅延
器と、被測定データ信号を整形するコンパレータと、コ
ンパレータの出力に接続された識別器と、可変遅延器を
制御する制御器とを設け、クロック信号のタイミングが
被測定データ信号の相隣りあう状態遷移点間の間になる
ように可変遅延器を自動的に設定できるようにしたので
、（イ）コンパレータの参照電圧とクロック信号の遅延量
（タイミング）を自動的に最良点に設定できるようにな
り、測定誤差の減少が図れる。

（ロ）最適値に設定されるまでの時間が短縮され、被測
定データ信号中の重要な解析すべき箇所の欠落の減少が
図れる。

（ハ）調整を行うための波形モニタが不要になり、信号
のブロービングによる信号波形の乱れがなくなり、装置
を安定に動作させることかできる。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図は被
測定データ信号、参照電圧及びコンパレータの出力信号
との関係を示す波形図、第３図は参照電圧とピーク検波
器の出力との関係を示す特性図、第４図は被測定データ
信号とクロック信号とのタイミング及びそのタイミング
と誤り率の関係を示した図、第５図は従来例を示すブロ
ック図である。図中の、１１は被測定データ信号の入力端子、１２はク
ロック信号の入力端子、１３はコンパレータ、１４は参
照電圧発生器、１５は可変遅延器、１６は識別器、１７
はピーク検波器、１８は制御器、１９はＡ／Ｄ変換器、
２０はクロック信号のタイミングを検出する手段、２１
は符号比較器、２２はパルスカウンタ、２３は表示器、
２４は基準データ発生器、２５はクロックカウンタ、Ａ
はコンパレータの出力信号、Ｂは可変遅延器を通過した
クロック信号、Ｃは識別器の出力信号、Ｇはゲート信号
である。参Ｊ！ｉ！電圧：ｖＬ（ｂ）参Ｗ！電圧：Ｖ。（ｃｌ）＝【＝Σ＝参μｍ１！圧：Ｖ＆（ｃ）参ｌＩｉ！電圧：Ｖｂ（ｅ）参曜電圧

Claims

【特許請求の範囲】

（１）被測定データ信号を受領して波形整形を行い２値
のディジタル信号を出力するコンパレータ（１３）と、
該コンパレータの可変参照電圧を発生する参照電圧発生
器（１４）とを備えたディジタル信号解析装置において
、前記コンパレータの出力信号を受領して該出力信号の波
高値に対応した信号を出力するピーク検波器（１７）と
、該ピーク検波器が検波した出力の最大値を検出する最大
値検出手段（１８、１９）と、前記参照電圧発生器の発生する参照電圧が前記ピーク検
波器の出力を最大とするように設定する参照電圧発生器
の制御手段（１８）とを備えたことを特徴とするディジ
タル信号解析装置。
（２）被測定データ信号を受領して波形整形を行い２値
のディジタル信号を出力するコンパレータ（１３）と、
クロック信号を受けてクロック信号のタイミングにおけ
る該コンパレータの出力信号の論理状態を識別する識別
器（１６）とを備えたディジタル信号解析装置において
、前記識別器に入力する前記クロック信号のタイミングを
可変とする可変遅延器（１５）と、前記クロック信号の
タイミングが前記２値のディジタル信号の相隣る状態遷
移点の間にあることを検出する手段（１８、２０）と、前記クロック信号のタイミングが前記２値のディジタル
信号の相隣る状態遷移点の間にくるように前記可変遅延
器を制御する制御手段（１８）とを備えたことを特徴と
するディジタル信号解析装置。