JP3169949B2

JP3169949B2 - ディジタル信号解析装置

Info

Publication number: JP3169949B2
Application number: JP08832590A
Authority: JP
Inventors: 浩平小野; 澄夫斉藤
Original assignee: Anritsu Corp
Current assignee: Anritsu Corp
Priority date: 1990-04-04
Filing date: 1990-04-04
Publication date: 2001-05-28
Anticipated expiration: 2016-05-28
Also published as: JPH03287081A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、クロック信号とそのクロック信号に同期し
た被測定データ信号を解析するロジックアナライザや符
号誤り率測定器などの同期式のディジタル信号解析装
置、とくに波形再生用コンパレータの参照電圧の調整及
び被測定データ信号とクロック信号とのタイミング調整
を自動化したディジタル信号解析装置に関する。

［従来の技術］第５図は、従来の同期式のディジタル信号解析装置の
構成を示す図である。第５図を用いて従来の技術を説明
する。

ディジタル信号解析装置には、クロック信号とそのク
ロック信号に同期して生成される被測定データ信号が同
時に与えられる。被測定データ信号は入力端子１に、一
方クロック信号は入力端子２にそれぞれ印加される。被
測定データ信号はコンパレータ４に導かれ、電圧が可変
の参照電圧発生器３から与えられる参照電圧に基づいて
波形歪やノイズ等が除去される。識別器６はＤタイプの
フリップフロップで構成され、データ入力端子（以下、
「Ｄ入力端子」という。）及びクロック入力端子（以
下、「CP入力端子」という。）を有している。コンパレ
ータ４の出力である信号6aは識別器６のＤ入力端子に加
えられる。クロック信号は可変遅延器５において位相が
調整され、その出力であるクロック信号6bは識別器６の
CP入力端子及びデータ信号解析部７の第２の入力端子に
加えられる。可変遅延器は、識別器６に加わる信号6aと
6bとを所定のタイミング関係に保つために用意される。
識別器６の出力である信号6cはデータ信号解析部７の第
１の入力端子に導かれる。

次に、データ信号解析部７の構成及び動作を符号誤り
率測定器の例で説明する。データ信号解析部７は、基準
データ発生器、符号比較器、パルスカウンタ及び表示器
等で構成される。基準データ発生器が発生する基準デー
タと信号6cを符号比較器で比較し、基準データと信号6c
とに差異があれば符号比較器は誤りパルスを発生する。
パルスカウンタは、予め設定されたタイムベースの期間
誤りパルスを計数する。計数結果を前記タイムベース間
に現れるクロックパルスの数で除算すると符号誤り率が
得られ、表示器に表示される。

以上のように構成された装置の参照電圧とコンパレー
タ４の出力波形との関係を説明する。第２図は、コンパ
レータ４に入力される被測定データ信号の波形（第２図
（ａ））とコンパレータ４の出力である信号6aの波形
（第２図（ｂ）〜（ｆ））とを参照電圧に対応させて表
した図である。なお、第２図（ａ）は、被測定データ信
号のハイレベルとロウレベルのところにノイズ、またハ
イレベルとロウレベル間の遷移点にはジッタが重畳され
た波形をアイパターン形式で示している。参照電圧が被
測定データ信号のほぼ中央であれば（V₁）、第２図
（ｄ）に示すようにコンパレータ４の出力信号の振幅は
最大になり、最適な波形整形が行われる。しかし、参照
電圧が不適切な値（第２図のV_L,V_a,V_b,V_H）に設定され
ると、コンパレータ４の出力信号の波形は、第２図の
（ｂ），（ｃ），（ｅ），（ｆ）のようになり、正しい
波形整形が行われない。

次に、識別器６のＤ入力端子に加わる信号6aと、CP入
力端子に加わるクロック信号6bとのタイミング関係を第
４図を用いて説明する。第４図（ａ）は識別器６に入力
される被測定データ信号の波形、第４図（ｂ）、（ｃ）
及び（ｄ）はクロック信号6b、第４図（ｅ）はクロック
信号6bの遅延量と誤り率の関係を示している。クロック
信号6bの立上り点が第４図のD₄の点に置かれていると
き、位相の余裕度が最大となり、被測定データ信号に大
きなジッタ（遷移の時間方向のゆらぎ）があっても安定
に識別することができる。しかし、クロック信号6bが第
４図のD₁〜D₃（被測定データ信号の遷移点）の間に置か
れると、信号の正しい識別が行われなくなる。

参照電圧発生器３の参照電圧や可変遅延器５の遅延量
の調整は、例えば次のようにして装置の操作者が手動で
調整を行っていた。

（１）被測定データ信号と参照電圧を２現象オシロスコ
ープに表示させ、参照電圧を被測定データ信号の振幅の
中央に位置するように参照電圧発生器３を調整する。

（２）識別器６に加わる信号6aとクロック信号6bを２現
象オシロスコープに表示させ、クロック信号6bが信号6a
の遷移点間のほぼ中央に位置するように可変遅延器５を
調整する。

（３）表示器に表示された誤り率が最小になるように、
参照電圧発生器３と可変遅延器５とを交互に調整する。

［発明が解決しようとする課題］（イ）手動で調整すべき物理量がコンパレータの参照電
圧とクロック信号の遅延量であり２次元的調整が必要と
なる。このため、調整が複雑であり、装置の操作者の主
観に頼っているため最良点に設定されない場合もある。

（ロ）手動の調整では最適値に設定されるまでに余分な
時間を要し、被測定データ信号中の重要な解析すべき箇
所が欠落してしまう。

（ハ）オシロスコープ等で波形観測を行ないながら調整
を行う場合、機器間の接続が煩雑であるばかりでなく、
信号のプロービングにより信号の波形を乱し、装置の誤
動作を引き起こすことがある。

（ニ）前記（ハ）で説明した信号のプロービングによる
影響を防止するために、モニタ端子を設けてもよいが、
出力端子やバッファ回路の増設による価格の上昇を引き
起こす。

［課題を解決するための手段］本発明は、上記の課題を解決するために、（イ）コンパレータに与える可変の参照電圧を発生する
参照電圧発生器と、被測定データ信号を整形するコンパ
レータと、コンパレータの出力に接続されたピーク検波
器と、ピーク検波器の出力を受けて参照電圧器を制御す
る制御器とを設け、参照電圧が被測定データ信号の振幅
の間になるように参照電圧発生器を自動的に設定できる
ようにした。

（ロ）クロック信号のタイミングを可変する可変遅延器
と、被測定データ信号を整形するコンパレータ、コンパ
レータの出力に接続された識別器と、可変遅延器を制御
する制御器とを設け、クロック信号のタイミングが被測
定データ信号の相隣りあう状態遷移点の中間になるよう
に可変遅延器を自動的に設定できるようにした。

［実施例］第１図は本発明のディジタル信号解析装置、特に誤り
率測定装置の構成を示すブロック図である。第１図を用
いて本発明の一実施例を誤り率測定装置の例で説明す
る。

ディジタル信号解析装置には、クロック信号とそのク
ロック信号に同期して生成される被測定データ信号が同
時に与えられる。入力端子11に印加される被測定データ
信号はコンパレータ13に導かれる。参照電圧発生器18か
らの制御信号によって、電圧が連続的又は段階的に変化
する参照電圧を発生し、その参照電圧をコンパレータ13
へ送出する。参照電圧発生器14が例えばD/A変換器であ
れば、制御器18からの制御信号によって段階的に電圧が
変化する参照電圧を発生する。コンパレータ13は、参照
電圧発生器14から与えられる参照電圧に基づいて被測定
データ信号の波形を整形し、その出力信号である信号Ａ
をピーク検波器17及び識別器16へ送出する。一方、入力
端子12に印加されるクロック信号は可変遅延器15に導か
れる。可変遅延器15は、制御器18からの制御信号によっ
て、クロック信号の位相を連続的又は段階的に変化さ
せ、その出力であるクロック信号Ｂを識別器16、基準デ
ータ発生器24及びクロックカウンタ25へそれぞれ送出す
る。クロック信号の周波数が比較的低い場合は、持続時
間を電圧で制御できる単安定マルチバイブレータが可変
遅延器15として用いられる。また、クロック信号の周波
数が比較的高い場合は（例えば1GHz）、２つの同軸線路
の各外部導体及び各内部導体が互いに接触した状態で各
同軸線路が摺動可能に配設された可変遅延器（特開昭63
−242001に開示されている）の可動部をステッピングモ
ータ等の駆動装置で摺動させるものを用いてよい。識別
器16は、例えばＤタイプのフロップフロップで、データ
入力端子（以下、「Ｄ入力端子」という。）及びクロッ
ク入力端子（以下、「CP入力端子」という。）を有して
いる。信号Ａは識別器16のＤ入力端子に、またクロック
信号Ｂは識別器16のCP入力端子に加えられる。識別器16
は、クロック信号Ｂに基づいて信号Ａを識別し、その出
力信号である信号Ｃを符号比較器21へ送出する。ピーク
検波器17は、信号Ａをピーク検波し、信号Ａの波高値に
関連した信号をA/D変換器19へ送出する。A/D変換器19は
その信号をディジタルデータに変換して制御器18へ送出
する。基準データ発生器24は、クロック信号Ｂを受領し
て、被測定データ信号のパターンと同一のパターン構成
を有する基準データ信号を発生し、その出力信号を符号
比較器21へ送出する。符号比較器21は、信号Ｃと基準デ
ータ発生器24からの基準データ信号とを各ビットごとに
比較し、差違がある場合は誤りパルスをパルスカウンタ
22へ送出する。パルスカウンタ22は、制御器18から与え
られるゲート信号Ｇにより所定の時間（T_g）の間符号比
較器21からの誤りパルスの数を計数し、その計数結果
（N_e）を制御器18へ送出する。クロックカウンタ25は、
制御器18から与えられるゲート信号Ｇにより所定の時間
（T_g）の間クロック信号Ｂを計数し、その計数結果
（N_c）を制御器18へ送出する。制御器18は、前記２つの
計数結果から誤り率（N_e/N_c）を演算し、その演算結果
を表示器23へ送出する。また、制御器18は、クロック信
号の周期［T_c＝T_g/N_c］を算出する。なお、クロック信
号の周波数が既知又は固定の場合は、クロック信号の周
波数に関係したデータを制御器18内のメモリに記憶して
おくか、或は外部から与えられるデータを制御器18に導
くようにしてもよい。その場合はクロックカウンタ25は
不要になる。

次に、以上のように構成されたディジタル信号解析装
置の参照電圧発生器14及び可変遅延器15を最適な状態に
設定するための動作を説明する。

（イ）参照電圧発生器14（請求項（１）に関係したも
の）第２図はコンパレータ13に入力される被測定データ信
号の波形（第２図（ａ））とコンパレータ13の出力信号
である信号Ａの波形（第２図（ｂ）〜（ｆ））とを参照
電圧に対応させて表した図である。なお、第２図（ａ）
は、被測定データ信号のハイレベルとロウレベルのとこ
ろにノイズ、またハイレベルとロウレベル間の遷移点に
はジッタが重畳された波形をアイパターン形式で示して
いる。可変遅延器15の遅延量は、制御器18からの制御信
号により、可変可能な範囲の任意の値又はそのほぼ中央
値に設定しておく。制御器18からの制御信号により、参
照電圧発生器14が発生する参照電圧を最小（V_L）から最
大（V_H）まで所定のステップで変化させる。参照電圧が
被測定データ信号のロウレベルより低い場ときは
（V_L）、信号Ａは第２図（ｂ）に示すようにハイレベル
の直流電圧しか出力されない。次に、参照電圧を被測定
データ信号のロウレベルより高くしたとき（V_a）、コン
パレータ13の出力には交流成分が現われるが、所望の振
幅より小さい（第２図（ｃ））。そして、参照電圧が被
測定データ信号の中央付近（V₁）になると、第２図
（ｄ）に示すようにコンパレータ13の出力の振幅が最大
となる。さらに参照電圧を高くしてゆくと、コンパレー
タ13の出力は第２図（ｅ）及び（ｆ）のように変化し、
その振幅は小さくなる。ピーク検波器17は、信号Ａをピ
ーク検波し、その信号の交流成分の振幅に比例した電圧
を出力する。参照電圧に対するピーク検波器17の出力電
圧の関係を第３図に示す。第３図において、曲線は被
測定データ信号の振幅が小さい例、曲線は振幅が中程
度の例、また曲線は振幅が十分大きい例を示してい
る。ピーク検波器17の出力信号はA/D変換器19において
ディジタル信号に変換される。制御器18、A/D変換器19
から出力されるディジタル信号を参照電圧に対応付けて
メモリに記憶する。制御器18は、参照電圧の最小（V_L）
から最大（V_H）までを掃引した後、メモリに記憶された
データから最大値とそれに対応する参照電圧検索し、参
照電圧発生器14に対してその参照電圧（V₁）を発生する
ような制御信号を送出する。なお、参照電圧の最小から
最大まで全範囲を掃引せずに、A/D変換器19の出力デー
タの変化がなくなるか或は減少し始めたとき、すなわち
最大値に達したときに掃引を停止し、最大点を得るよう
にしてもよい。これが請求項（１）でいう最大値検出手
段である。

第３図の曲線又はのような場合には、参照電圧発
生器14をピーク検波器19の出力電圧の最大点に対応する
参照電圧に設定する。一方、被測定データ信号の振幅が
十分に大きい場合、すなわち被測定データ信号の振幅の
中央付近で参照電圧を変化させてもコンパレータ13の出
力振幅の変化が少ない場合には、ピーク検波器17の出力
電圧のピーク値付近での変化が少ないため最大点を特定
し難い（第３図の）。この様な場合には、例えば最大
値V_Pの90％の値0.9×V_Pに相当する参照電圧V₂とV₃制御
器18によって求め、その中央値又はV₂とV₃間の任意の一
点を最適な参照電圧値としてよい。

以上説明したように、参照電圧を掃引し、コンパレー
タ13の出力振幅が最大になる点を求め、その最大点に対
応する参照電圧発生器14を設定できるようにしたので、
最適な波形整形を自動的に行うことができる（請求項
（１）の発明）。請求項（１）の発明であり、参照電圧
の制御手段は制御器18で構成されている。

（ロ）可変遅延器15（請求項（２）に関係したもの）第４図（ａ）は識別器16に入力されるコンパレータ13
の出力信号である信号Ａの波形、第４図（ｂ）〜（ｄ）
はその信号Ａと可変遅延器15の出力であるクロック信号
Ｂとのタイミング、さらに第４図（ｅ）はクロック信号
Ｂの遅延量と誤り率の関係を示している。参照電圧器14
は、前記（イ）の段階で得られた最適値に設定してお
く。

前述のとおり、クロック信号の周期［T_c＝T_g/N_c］は
制御器18によって算出される。その周期T_cをもとにし
て、制御器18によって［（T_c×Ｋ）/M］を算出する。Ｋ
は遅延量の可変範囲を指定するもので、１〜２の間の任
意の値が選ばれる。Ｋが２以上であれば、クロック信号
は少なくとも２回被測定データ信号の遷移点と相対する
ことになる。また、Ｍは遅延量を可変するステップを指
定するもので、Ｍが大きい程分解能が高くなるが、最適
な遅延量を得るのに要する時間が長くなる。また、Ｍが
小さい程全可変範囲を掃引する時間が短くなるが、最適
な遅延量が求められなくなる可能性がある。可変遅延器
15は、制御器18の制御信号を受けて、遅延量［T_c×Ｋ］
の範囲を［Ｍ＋１］ポイント、すなわち［（T_c×Ｋ）/
M］ステップで段階的に掃引する。ここで例えば、クロ
ック信号の周期を1ns、Ｋ＝1.5、Ｍ＝1.5とすると、（1
ns×1.5/15＝0.1ns）となり、つまり遅延量の可変範囲0
nsから15nsまでの間を0.1nsテップで可変遅延器15が掃
引される。なお、可変遅延器15の可変可能な範囲がクロ
ック信号の周期（T_c）より小さい場合は、［T_c/（Ｍ＋
１）］ポイントの掃引とする。これは、可変遅延器15の
可変可能な範囲をメモリに記憶させておき、その範囲と
T_cを制御器18に判定させることによって達成される。

さらに第４図を用いて被測定データ信号とクロック信
号の関係を詳述する。制御器18からの制御信号によって
可変遅延器15の遅延量をD₁に設定する。このときクロッ
ク信号Ｂのタイミングは第４図（ｂ）に示すようにな
る。次にD₁からD₇まで［（T_c×Ｋ）／（Ｍ＋１）］ステ
ップで遅延量を順次変化させる。クロック信号Ｂのタイ
ミングは第４図（ｂ）から（ｃ）を経て（ｄ）のように
変化する。制御器18はパルスカウンタ22から得られる計
数結果（N_e）から誤り率を算出し、遅延量に対応付けな
がら誤り率を制御器18内のメモリに記憶する。第４図
（ｅ）に示すようにクロック信号Ｂの遅延量、すなわち
識別器16のＤ入力端子に加わる信号Ａとクロック信号Ｂ
とのタイミングによって誤り率が変化する。信号Ａの遷
移点付近（第４図（ｅ）のD₂とD₆）では誤り率が最大に
なり、遷移点間の中央付近（第４図（ｅ）のD₄）では誤
り率が最小になる。可変遅延器15の遅延量はD₄が最適値
である。

次に遅延量の最適値を求めるためにはクロック信号Ｂ
のタイミングが相隣る状態遷移点の間にあることを検出
する手段（18と20）が用いられる。この手段にはいくつ
かの方式があり以下にそれらを説明するが、設計時に任
意の１つの方式を選択するか、或はいくつかの方式とそ
れらを切り替えるスイッチを用意しておき装置の操作者
に選択させてもよい。

（１）メモリに記憶されたデータから最小の誤り率を検
索し、それに対応する遅延量を最適値とする方式。

（２）メモリに記憶されたデータ中に最小の誤り率が複
数個存在する場合、それらに対応する最小の遅延量と最
大の遅延量の中間値を最適値とする方式。

（３）誤り率が予め定めた値（第４図（ｅ）のER1）よ
り小さくなる点（第４図（ｅ）のと）に対応する各
遅延量の中間値を遅延量の最適値とする方式。或は予め
定めた値ER1より小さい誤り率が存在しない場合は、そ
の値ER1を増加させながら所望のデータを検索する方法
もある。

（４）メモリに記憶されたデータから最大の誤り率を検
索し、それに対応する遅延量が得られるように可変遅延
器15を設定、すなわちクロック信号の立上りエッジが第
４図（ｅ）のD₂点に位置するように設定し、次にクロッ
ク信号を反転させる方式。この方式はクロック信号のデ
ィユーティサイクルがほぼ50％であることを前提として
いる。識別器16がＤタイプのフリップフロップで構成さ
れる場合、クロック信号の立上りエッジで信号Ａが識別
される。クロック信号の立上りエッジは第４図（ｅ）の
D₂点に位置し、立下りエッジは同図D₄付近に位置してい
る。ここでクロック信号を反転させると、D₄点付近に位
置していたクロック信号の立下りエッジは立上りエッジ
になり、クロック信号Ｂのタイミングは最適になる。

（５）この方式は前記（４）と基本的には同じである
が、誤り率の最大点を得るところが異なる。誤り率が予
め定めた値（第４図（ｅ）のER2）より大きくなる２点
（第４図（ｅ）のと）間の中央（D₂）を誤り率の最
大点とし、そこにクロック信号Ｂの立上りエッジを置
き、次にクロック信号を反転させる方式。或は予め定め
た値ER2より大きい誤り率が存在しない場合は、その値E
R2を減少させながら所望のデータを検索する方法もあ
る。

（６）誤り率が予め定めた値（第４図（ｅ）のER2）よ
り大きくなる２点（第４図（ｅ）のと）間の中央値
（D₂）と、さらに他の２点（第４図（ｅ）のと）間
の中央値（D₆）とを求め、D₂とD₆の中間点（D₄）に対応
する遅延量を最適値とする方法。予め定めた値ER2より
大きい誤り率が存在しない場合は、その値ER2を減少さ
せながら所望のデータを検索する方法もある。

以上説明したように、可変遅延器15を掃引し、誤り率
が最小又は最大になる点から遅延量の最適値求めて可変
遅延器15を設定できるようにしたので、最適な信号の識
別を自動的に行うことができる（請求項（２）の発
明）。

以上、本発明の一実施例を誤り率測定装置を例にして
説明した。なお、本発明はこれに限定されるものではな
く、被測定データ信号をコンパレータで波形整形し、ク
ロック信号によって被測定データ信号を識別するような
装置、例えばロジックアナライザ等にも適用できる。

［発明の効果］コンパレータに与える参照電圧を発生する参照電圧発
生器と、被測定データ信号を整形するコンパレータと、
コンパレータの出力に接続されたピーク波検波器と、ピ
ーク検波器の出力を受けて参照電圧発生器を制御する制
御器とを設け、参照電圧が被測定データ信号の振幅の間
になるように参照電圧発生器を自動的に設定できるよう
にし、さらにクロック信号のタイミングを可変する可変
遅延器と、被測定データ信号を整形するコンパレータ
と、コンパレータの出力に接続された識別器と、可変遅
延器を制御する制御器とを設け、クロック信号のタイミ
ングが被測定データ信号の相隣りあう状態遷移点間の間
になるように可変遅延器を自動的に設定できるようにし
たので、（イ）コンパレータの参照電圧とクロック信号の遅延量
（タイミング）を自動的に最良点に設定できるようにな
り、測定誤差の減少が図れる。

（ロ）最適値に設定されるまでの時間が短縮され、被測
定データ信号中の重要な解析すべき箇所の欠落の減少が
図れる。

（ハ）調整を行うための波形モニタが不要になり、信号
のプロービングによる信号波形の乱れがなくなり、装置
を安定に動作させることができる。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図は被
測定データ信号、参照電圧及びコンパレータの出力信号
との関係を示す波形図、第３図は参照電圧とピーク検波
器の出力との関係を示す特性図、第４図は被測定データ
信号とクロック信号とのタイミング及びそのタイミング
と誤り率の関係を示した図、第５図は従来例を示すブロ
ック図である。図中の、11は被測定データ信号の入力端子、12はクロッ
ク信号の入力端子、13はコンパレータ、14は参照電圧発
生器、15は可変遅延器、16は識別器、17はピーク検波
器、18は制御器、19はA/D変換器、20はクロック信号の
タイミングを検出する手段、21は符号比較器、22はパル
スカウンタ、23は表示器、24は基準データ発生器、25は
クロックカウンタ、Ａはコンパレータの出力信号、Ｂは
可変遅延器を通過したクロック信号、Ｃは識別器の出力
信号、Ｇはゲート信号である。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G01R 19/00 - 19/32 G01R 13/00 - 13/42 H04L 1/00

Claims

(57)【特許請求の範囲】

【請求項１】被測定データ信号を受領して波形整形を行
い２値のディジタル信号を出力するコンパレータ（13）
と、該コンパレータの可変参照電圧を発生する参照電圧
発生器（14）とを備えたディジタル信号解析装置におい
て、前記コンパレータの出力信号を受領して該出力信号の交
流成分の振幅に比例した電圧信号を出力するピーク検波
器（17）と、該ピーク検波器が検波した振幅の最大値を検出する最大
値検出手段（18,19）と、前記参照電圧発生器の発生す
る参照電圧が前記ピーク検波器が出力する振幅が最大と
なるように設定する参照電圧発生器の制御手段（18）と
を備えたことを特徴とするディジタル信号解析装置。
【請求項２】被測定データ信号を受領して波形整形を行
い２値のディジタル信号を出力するコンパレータ（13）
と、クロック信号を受けてクロック信号のタイミングに
おける該コンパレータの出力信号の論理状態を識別する
識別器（16）とを備えたディジタル信号解析装置におい
て、前記識別器に入力する前記クロック信号のタイミングを
可変とする可変遅延器（15）と、前記クロック信号のタ
イミング前記２値のディジタル信号の相隣る状態遷移点
の間にあることを検出する手段（18,20）と、前記クロック信号のタイミング前期２値のディジタル信
号の相隣る状態遷移点の間にくるように前記可変遅延器
を制御する制御手段（18）とを備えたことを特徴とする
ディジタル信号解析装置。