JPS5817386A - 多数チヤンネルパルスの位相制御回路 - Google Patents
多数チヤンネルパルスの位相制御回路Info
- Publication number
- JPS5817386A JPS5817386A JP56115961A JP11596181A JPS5817386A JP S5817386 A JPS5817386 A JP S5817386A JP 56115961 A JP56115961 A JP 56115961A JP 11596181 A JP11596181 A JP 11596181A JP S5817386 A JPS5817386 A JP S5817386A
- Authority
- JP
- Japan
- Prior art keywords
- ary
- counter
- ary counter
- storage circuit
- count value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010363 phase shift Effects 0.000 description 2
- 241000218202 Coptis Species 0.000 description 1
- 235000002991 Coptis groenlandica Nutrition 0.000 description 1
- 235000014121 butter Nutrition 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
- 238000002604 ultrasonography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
- H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S3/00—Direction-finders for determining the direction from which infrasonic, sonic, ultrasonic, or electromagnetic waves, or particle emission, not having a directional significance, are being received
- G01S3/80—Direction-finders for determining the direction from which infrasonic, sonic, ultrasonic, or electromagnetic waves, or particle emission, not having a directional significance, are being received using ultrasonic, sonic or infrasonic waves
- G01S3/802—Systems for determining direction or deviation from predetermined direction
- G01S3/808—Systems for determining direction or deviation from predetermined direction using transducers spaced apart and measuring phase or time difference between signals therefrom, i.e. path-difference systems
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)
- Variable-Direction Aerials And Aerial Arrays (AREA)
- Control Of Electric Motors In General (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、くり返し周波数の等しいパルス列ケ各チャ
ンネル毎に多数生成し、各チャンネルパルス間の位相関
係を任意に切換えることを目的とする。
ンネル毎に多数生成し、各チャンネルパルス間の位相関
係を任意に切換えることを目的とする。
第１図は、超音波信号を受信するときの受信ビームの指
同方回を制御する一例を示す。 Ｔ１乃至脂は超
音波信号を受波する振動子で、直線状あるいは円周状に
配列される。振動子ＴＩ乃至Ｔｍの各受渡信号は前置増
巾器Ａ１乃至飾において各々別個に増巾された後合成回
路ＡＤにおいて合成される。このとき、周知のように、
各受波信号を適宜移相して合成すると、振動子Ｔ１乃至
Ｔｍの合成指向方向を移相量に関連して制御することが
できる。受波信号の位相制御は遅延ｂｊ１８を用いて行
なうことができるが、受波信号とあらかじめ用意した周
波信号とを混合して行なうこともできろ。例えば、第１
図において、振動子Ｔ、の受波信号を混合回路Ｘ、にお
いて端子Ｐ１がら大刀される周波信号と合成する場合に
ついて考える。
同方回を制御する一例を示す。 Ｔ１乃至脂は超
音波信号を受波する振動子で、直線状あるいは円周状に
配列される。振動子ＴＩ乃至Ｔｍの各受渡信号は前置増
巾器Ａ１乃至飾において各々別個に増巾された後合成回
路ＡＤにおいて合成される。このとき、周知のように、
各受波信号を適宜移相して合成すると、振動子Ｔ１乃至
Ｔｍの合成指向方向を移相量に関連して制御することが
できる。受波信号の位相制御は遅延ｂｊ１８を用いて行
なうことができるが、受波信号とあらかじめ用意した周
波信号とを混合して行なうこともできろ。例えば、第１
図において、振動子Ｔ、の受波信号を混合回路Ｘ、にお
いて端子Ｐ１がら大刀される周波信号と合成する場合に
ついて考える。
金糸動子Ｔ３の受波信号ｆｒを
ｆｒ、＝Ａ、（２）ω。ｔ 曲間曲曲・・曲間・川 ■
とし、一方、端子Ｐ１に導かれる周波信号ｆｓ、をｆｓ
１＝Ｐ１幅（ωｓｔ十〇） ・・・曲・・・曲間 ■
とすると、混合回路Ｘｌの出力ｆｘ１はｆｘ、＝ ｆｒ
ｔＸ ｆｓｔ ＝ＡＩＣＧ！ ｃ＋＋、ＩＸＰｌａｏｓ（ａ＋ｓｔ＋θ
）（２）（（ω。−ωｓ）を−θ）〕・・・・・・・・
・・・・ ■となり、■、■式で表わされる周波信号の
和周波成分と差周波成分がそれぞれ送出される。そして
、この周波成分のうちから差周阪成分をフィルター回路
Ｆから取り出すものとすると、七の出力Ｆ１はとなり、
この周波信号は振動子Ｔ１の受波信号をθだけ移相させ
たのと岬価である。従って、端子Ｐ１Ｐｕ、Ｐｓ・・・
・・・・・・・・・ｈに与える各々の周波信号を任意に
移相させることにより、各振動子の受波信号を等倹約に
移相させることが可能である。
とし、一方、端子Ｐ１に導かれる周波信号ｆｓ、をｆｓ
１＝Ｐ１幅（ωｓｔ十〇） ・・・曲・・・曲間 ■
とすると、混合回路Ｘｌの出力ｆｘ１はｆｘ、＝ ｆｒ
ｔＸ ｆｓｔ ＝ＡＩＣＧ！ ｃ＋＋、ＩＸＰｌａｏｓ（ａ＋ｓｔ＋θ
）（２）（（ω。−ωｓ）を−θ）〕・・・・・・・・
・・・・ ■となり、■、■式で表わされる周波信号の
和周波成分と差周波成分がそれぞれ送出される。そして
、この周波成分のうちから差周阪成分をフィルター回路
Ｆから取り出すものとすると、七の出力Ｆ１はとなり、
この周波信号は振動子Ｔ１の受波信号をθだけ移相させ
たのと岬価である。従って、端子Ｐ１Ｐｕ、Ｐｓ・・・
・・・・・・・・・ｈに与える各々の周波信号を任意に
移相させることにより、各振動子の受波信号を等倹約に
移相させることが可能である。
従って、第２図８□乃至Ｓｍに示すように、移相がθず
つ順に異なり、各々が焦ωｓｔの周波成分を有する矩形
波列を上記端子Ｐ８乃至Ｐｍに与えてフィルター回路Ｆ
から０式で表わされる差周波成分を選出するものとする
と、振動子Ｔ１乃至Ｔｍの各受波信号をθずつ順に移相
させて合成したのと等価になり、受波ビームの合成指向
方向を６万回に設定することができる。この場合、上記
から明きらかなように、矩形波列の位相θを変化させる
ことにより、指向方向θも任意方向に設定することがで
きる。
つ順に異なり、各々が焦ωｓｔの周波成分を有する矩形
波列を上記端子Ｐ８乃至Ｐｍに与えてフィルター回路Ｆ
から０式で表わされる差周波成分を選出するものとする
と、振動子Ｔ１乃至Ｔｍの各受波信号をθずつ順に移相
させて合成したのと等価になり、受波ビームの合成指向
方向を６万回に設定することができる。この場合、上記
から明きらかなように、矩形波列の位相θを変化させる
ことにより、指向方向θも任意方向に設定することがで
きる。
この発明は、第２図８１乃至Ｓｍに示すように、位相の
異なる矩形波列を生成することに関するもので、ｔ＃に
、各矩形波列間の位相関係を任意に設定でき、さらに、
位相関係を他の任意の位相関係に切櫟可能な矩形波列を
生成することを目「□とする。
異なる矩形波列を生成することに関するもので、ｔ＃に
、各矩形波列間の位相関係を任意に設定でき、さらに、
位相関係を他の任意の位相関係に切櫟可能な矩形波列を
生成することを目「□とする。
以下この発明の実施例について説明する。
第３図において、１は基準パルス列を送出する基準発振
器で、その基準パルス列はＮ進カウンタ−２とｍ組の１
リセツト型Ｎ進カウンター３１乃至３ｍへ導かれる。
器で、その基準パルス列はＮ進カウンタ−２とｍ組の１
リセツト型Ｎ進カウンター３１乃至３ｍへ導かれる。
Ｎ進カウンタ−２は基準パルス列をＮ個計数する毎に出
力端子Ｐ０に出力パルスを送出する。同様に、１リセツ
ト型Ｎ進カウンター３１乃至３ｍも基準パルス列をＮ個
計数する毎に各々の出力端Ｐ、乃至Ｐｍへ出力パルスを
送出する。そして、この出力パルスは、例えば、第１図
の端子Ｐ、乃至Ｐｍへ導かれて各振動子の受波信号の位
相制御に用いられる。
力端子Ｐ０に出力パルスを送出する。同様に、１リセツ
ト型Ｎ進カウンター３１乃至３ｍも基準パルス列をＮ個
計数する毎に各々の出力端Ｐ、乃至Ｐｍへ出力パルスを
送出する。そして、この出力パルスは、例えば、第１図
の端子Ｐ、乃至Ｐｍへ導かれて各振動子の受波信号の位
相制御に用いられる。
Ｎ進カウンタ−２の出刃パルスは出力端Ｐａへ送出され
ると同時にｍ進カウンタ−４へも送出される。ｍ進カウ
ンタ−４はその計数１直が入力パルスのｍ個毎にくり返
し変化する。
ると同時にｍ進カウンタ−４へも送出される。ｍ進カウ
ンタ−４はその計数１直が入力パルスのｍ個毎にくり返
し変化する。
ｍａカウンター４の計数値はマルチルクサー５へ送出さ
れると同時に記憶（ロ）路６へも送出される。マルチプ
レクサ−５は、第１乃至第ｍの出力端を有し、整形回路
７から送出されるＮ進カウンタ−２の出刃パルスをいず
れかの出力端に送出する。そして、その出力端はｍ進カ
ウンタ−４の計数値によって決定される。又、マルチプ
レクサ−５の各出力端はプリセット型Ｎ進カウンタ−３
１乃至３ｍの各々にその番号順に対応して導かれる。
れると同時に記憶（ロ）路６へも送出される。マルチプ
レクサ−５は、第１乃至第ｍの出力端を有し、整形回路
７から送出されるＮ進カウンタ−２の出刃パルスをいず
れかの出力端に送出する。そして、その出力端はｍ進カ
ウンタ−４の計数値によって決定される。又、マルチプ
レクサ−５の各出力端はプリセット型Ｎ進カウンタ−３
１乃至３ｍの各々にその番号順に対応して導かれる。
プリセット型Ｎ進カウンタ−３１乃至３ｍの各々はマル
チルクサー５の対応する出力端に出力パルスが送出され
たとき、その計数値がデーターバス８の数値にプリセッ
トされる。データーノ（ス８には記憶回路６から読み出
された記憶数値が送出され、記憶回路６はｍ進カウンタ
−４の計数値に対応した記憶数値を送出する。従って、
プリセット型Ｎ進カウンタ−３び至３ｍの各々は、ｍ進
カウンタ−４の計数値毎に記憶回路６から読み出される
記憶数値にそれぞれの計数値が順に１リセツトされる。
チルクサー５の対応する出力端に出力パルスが送出され
たとき、その計数値がデーターバス８の数値にプリセッ
トされる。データーノ（ス８には記憶回路６から読み出
された記憶数値が送出され、記憶回路６はｍ進カウンタ
−４の計数値に対応した記憶数値を送出する。従って、
プリセット型Ｎ進カウンタ−３び至３ｍの各々は、ｍ進
カウンタ−４の計数値毎に記憶回路６から読み出される
記憶数値にそれぞれの計数値が順に１リセツトされる。
その結果、１リセツト型Ｎ進カウンター３゜乃至３ｍの
各々は、Ｎ進カウンタ−２に対して、記憶回路６から読
み出されて各々がフリセットされた数値だけ計数値が異
なる。従って、それぞれの出力端ＰＫ乃至Ｐｍの出力パ
ルスは、Ｎ進カワンター２の出力パルスに比して、上記
異なる計数値と基準クロックの周期とによって決まる時
間尼は位相の異なるパルス列がそれぞれ送出される。
各々は、Ｎ進カウンタ−２に対して、記憶回路６から読
み出されて各々がフリセットされた数値だけ計数値が異
なる。従って、それぞれの出力端ＰＫ乃至Ｐｍの出力パ
ルスは、Ｎ進カワンター２の出力パルスに比して、上記
異なる計数値と基準クロックの周期とによって決まる時
間尼は位相の異なるパルス列がそれぞれ送出される。
上記において、記憶回路６はｍ進カウ／ター４の同じ計
数値に対して複数種類の数１直を記憶している。そして
、どの記憶数値を読み出すかは、モード切換器８によっ
て決足される。従って、ｍ進カウント４の計数値変化に
対応して記憶回路６から読み出される数値のバター７を
複数パターンのいずれかに切換えて送出することかでき
る。すなわち、出力端ＰＤ、Ｐｌ、Ｐｔ・・・・・・・
・・Ｐｍに送出されるパルス波の位相関係をあらかじめ
設定した複数の位相関係のうちの所望のものに設定する
ことができる。
数値に対して複数種類の数１直を記憶している。そして
、どの記憶数値を読み出すかは、モード切換器８によっ
て決足される。従って、ｍ進カウント４の計数値変化に
対応して記憶回路６から読み出される数値のバター７を
複数パターンのいずれかに切換えて送出することかでき
る。すなわち、出力端ＰＤ、Ｐｌ、Ｐｔ・・・・・・・
・・Ｐｍに送出されるパルス波の位相関係をあらかじめ
設定した複数の位相関係のうちの所望のものに設定する
ことができる。
以上説明のようにこの発明は、記憶回路にあらかじめ記
憶させた数値に基づいて複数の計数回路の計数値を制御
することにより、各計数回路の出刃パルスの位相関係を
設定するものである。従つて、記憶回路の記憶数値を適
宜設定することにより、各パルス間の位相関係を任意に
設定することができるから、第１図に示すように、指向
性ビームの形成等に用いて好適である。
憶させた数値に基づいて複数の計数回路の計数値を制御
することにより、各計数回路の出刃パルスの位相関係を
設定するものである。従つて、記憶回路の記憶数値を適
宜設定することにより、各パルス間の位相関係を任意に
設定することができるから、第１図に示すように、指向
性ビームの形成等に用いて好適である。
第１図は超音波信号受信回路の一例を示し、第２図はそ
の動作′を説明するための波形図、第３図はこの発明の
実施例を示す。 特許出願人 古野電気株式会社
の動作′を説明するための波形図、第３図はこの発明の
実施例を示す。 特許出願人 古野電気株式会社
Claims (1)
- 【特許請求の範囲】 あらかじめ定められた数値データーを記憶し読出し信号
が与えられる毎に該読出し信号に対応する数値データー
を送出する記憶回路と、基準パルス列発生回路と、 該基準パルス列をＮ個計数する毎に出力パルスを送出し
上記記憶回路から送出される数値データーがプリセット
端子に導かれる第１乃至第ｍのプリセット型Ｎ進カウン
ターと、 上記基準パルス列をＮ個計数する毎に出刃パルスを送出
するＮ進カウンターと、 ＢＮ進カウンターの出刃をｍ個計数する毎にその計数値
が１からｍまで変化し該計数値を上記読出し信号として
上記記憶回路へ送出すると共に、上記第１乃至第ｍのフ
゛リセット型Ｎ進カウンターの各々を詐計数値に対応き
せて該対応するプリセット型Ｎ進カウンターの計数値を
上記記憶回路から送出される数値に１リセントするｍ進
カウンターとを具備し、上記Ｎ進カウンターの出刃パル
ス列に対する上記第１乃至第ｍのプリセット型Ｎ進カウ
ンターのそれぞれの出力パルス列の位相を上記記憶回路
の記憶数値に基づいて制御することを特徴とする多数チ
ャンネルパルスの位相制御回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56115961A JPS5817386A (ja) | 1981-07-23 | 1981-07-23 | 多数チヤンネルパルスの位相制御回路 |
| NO822342A NO157359C (no) | 1981-07-23 | 1982-07-05 | Fasestyreanordning. |
| GB08219632A GB2106731B (en) | 1981-07-23 | 1982-07-07 | Phase control device |
| US06/396,530 US4485479A (en) | 1981-07-23 | 1982-07-08 | Phase control device |
| CA000407608A CA1196697A (en) | 1981-07-23 | 1982-07-20 | Phase control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56115961A JPS5817386A (ja) | 1981-07-23 | 1981-07-23 | 多数チヤンネルパルスの位相制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5817386A true JPS5817386A (ja) | 1983-02-01 |
| JPS639627B2 JPS639627B2 (ja) | 1988-03-01 |
Family
ID=14675415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56115961A Granted JPS5817386A (ja) | 1981-07-23 | 1981-07-23 | 多数チヤンネルパルスの位相制御回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4485479A (ja) |
| JP (1) | JPS5817386A (ja) |
| CA (1) | CA1196697A (ja) |
| GB (1) | GB2106731B (ja) |
| NO (1) | NO157359C (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61167569U (ja) * | 1985-04-06 | 1986-10-17 | ||
| JPS62112081A (ja) * | 1985-10-31 | 1987-05-23 | ゼネラル・エレクトリツク・カンパニイ | 位相調整アレ−の方向を選択的に定める方法と装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4603298A (en) * | 1984-12-24 | 1986-07-29 | Allied Corporation | Reference signal generator |
| US4739277A (en) * | 1986-03-03 | 1988-04-19 | Tektronix, Inc. | Triggered, programmable skew signal generator |
| DE3832152A1 (de) * | 1988-09-22 | 1990-03-29 | Philips Patentverwaltung | Digitaler frequenzgenerator |
| EP2549677A1 (en) * | 2011-07-21 | 2013-01-23 | Siemens Aktiengesellschaft | Method for operating a communication system and communication system |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3268821A (en) * | 1963-12-04 | 1966-08-23 | Rca Corp | Timing or clock pulse generator employing plural counters capable of being selectively gated |
| US3701027A (en) * | 1971-04-15 | 1972-10-24 | Bunker Ramo | Digital frequency synthesizer |
| US4122309A (en) * | 1977-05-26 | 1978-10-24 | General Datacomm Industries, Inc. | Sequence generation by reading from different memories at different times |
| CA1124338A (en) * | 1980-03-21 | 1982-05-25 | James K. Reichert | Variable phase lock control |
| US4379265A (en) * | 1981-05-26 | 1983-04-05 | Burroughs Corporation | Dual clocking time delay generation circuit |
-
1981
- 1981-07-23 JP JP56115961A patent/JPS5817386A/ja active Granted
-
1982
- 1982-07-05 NO NO822342A patent/NO157359C/no unknown
- 1982-07-07 GB GB08219632A patent/GB2106731B/en not_active Expired
- 1982-07-08 US US06/396,530 patent/US4485479A/en not_active Expired - Lifetime
- 1982-07-20 CA CA000407608A patent/CA1196697A/en not_active Expired
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61167569U (ja) * | 1985-04-06 | 1986-10-17 | ||
| JPH0321495Y2 (ja) * | 1985-04-06 | 1991-05-10 | ||
| JPS62112081A (ja) * | 1985-10-31 | 1987-05-23 | ゼネラル・エレクトリツク・カンパニイ | 位相調整アレ−の方向を選択的に定める方法と装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2106731B (en) | 1984-08-15 |
| GB2106731A (en) | 1983-04-13 |
| NO157359B (no) | 1987-11-23 |
| US4485479A (en) | 1984-11-27 |
| JPS639627B2 (ja) | 1988-03-01 |
| NO822342L (no) | 1983-01-24 |
| NO157359C (no) | 1988-03-02 |
| CA1196697A (en) | 1985-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5817386A (ja) | 多数チヤンネルパルスの位相制御回路 | |
| US4348902A (en) | Ultrasonic imaging system using plural square wave pulse trains of successively delayed intervals | |
| JPS6227824B2 (ja) | ||
| JPS592038B2 (ja) | 電子楽器 | |
| JP2720417B2 (ja) | 遅延パルス発生装置 | |
| US3641371A (en) | Delay system for regenerating pulse periodically during delay interval | |
| US2913664A (en) | Frequency meters | |
| JP3182448B2 (ja) | 可変周期相関型探知装置ならびに可変周期相関型信号検出装置 | |
| RU2119245C1 (ru) | Реле времени | |
| JPH0212046B2 (ja) | ||
| SU822053A1 (ru) | Устройство контрол импульсныхпЕРЕгРузОК | |
| JPH0288985A (ja) | 疑似信号発生装置 | |
| SU1390771A1 (ru) | Двухфазный цифровой генератор | |
| SU864527A1 (ru) | Устройство задержки импульсов | |
| SU1328841A1 (ru) | Генератор звукового сигнала | |
| SU1626384A1 (ru) | Преобразователь биимпульсного кода в бинарный | |
| JP3993548B2 (ja) | 周波数再生装置 | |
| SU1285467A1 (ru) | Цифровой умножитель частоты | |
| SU501469A1 (ru) | Устройство дл получени серий импульсов | |
| JPH0251155B2 (ja) | ||
| JPH04161878A (ja) | 可変遅延回路 | |
| SU1596454A1 (ru) | Управл емый делитель частоты импульсов | |
| JP2762525B2 (ja) | 擬似信号発生装置 | |
| SU570981A2 (ru) | Цифровой фильтр | |
| JP2585227Y2 (ja) | 多数チャネルパルスの位相制御回路 |