SU1596454A1 - Управл емый делитель частоты импульсов - Google Patents
Управл емый делитель частоты импульсов Download PDFInfo
- Publication number
- SU1596454A1 SU1596454A1 SU874313744A SU4313744A SU1596454A1 SU 1596454 A1 SU1596454 A1 SU 1596454A1 SU 874313744 A SU874313744 A SU 874313744A SU 4313744 A SU4313744 A SU 4313744A SU 1596454 A1 SU1596454 A1 SU 1596454A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- pulse
- trigger
- pulses
- Prior art date
Links
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
Abstract
Изобретение может использоватьс в технике ультразвуковых частот дл формировани пачек импульсов программируемых длительностей и скважностей с ограничением по интегральной длительности и скважности. Цель изобретени - расширение функциональных возможностей путем обеспечени возможности формировани пачечной структуры выходных импульсов с регулируемой частотой пачек при одновременном повышении точности формировани каждой из пачек импульсов - достигаетс введением элементов И 7-11, формировател 15 импульсов и мультиплексора 12 и организацией новых функциональных св зей. Устройство также содержит счетчики 1 и 2 импульсов, дешифраторы 3 и 4, триггеры 5 и 6, кодовые шипы 13 и 14, входную и выходную шины 16 и 17. 1 ил.
Description
Изобретение относитс к импульсной технике и может быть использовано в технике ультразвуковых частот дл формировани пачек импульсов программируемых длительностей и скважностей с ограничением по интегральной длительности и энергетической скважности .
Цель изобретени - расширение функциональных возможностей путем обеспечени возможности формировани пачечной структуры выходных импульсов с регулируемой частотой этих пачек при одновременном повышении точности формировани кал(дой из пачек импульсово
На чертеже приведена функциональна электрическа схема устройствао
Управл емый делитель частоты импульсов содержит первый и второй счетчики 1 и 2 импульсов, выходы разр дов которых соединены .с соответствующими входами соответственно первого и второго дешифраторов 3 и. 4, первый триггер 5, второй триггер 6, вход сброса которого соединен с выходом переноса второго счетчика 2 имНульсов , первый, второй, третий, четвертый и п тый элементы И 7 - 11, мультиплексор 12, перва и втора группы информационных входов которого соединены соответственно с первой и второй кодовыми шинами 13 и 14, выходы - с информационными входами второго счетчика 2 импульсов, вход записи которого соединен с выходом формировател 15 импульсов, первый вход которого соединен с инверсным выходом второго триггера 6, с первым входом первого элемента И 7 и с первым адресным входом мультиплексора 12, второй адресньй внод которого соединен с первым входом второго элемента И 8 и с инверсным выходом первого триггера 5 пр мой выход которого соединен с первым входом третьего элемента И 9 и с первым входом четвертого элемента И 10, второй вход которого соединен со вторым входом формировател 15 импульсов, с пр мым выходом второго триггера бис первым входом п того элемента И 11, второй .вход которого соединен со вторым входом первого элмента И 7, со входной шиной 16 и с . третьим входом четвертого элемента И 10, выход которого соединен с выходной шиной 17 и со вторым входом третьего элемента И 9, выход которого соединен с суммирующим входом первого счетчика 1 импульсов, выход заема которого соединен со входом запуска первого триггера 5, вход сброса которого соединен с выходом первого дешифратора 3, вычитающий вход первого счетчика 1 импульсов соединен с выходом второго элемента И 8, второй вход которого соединен с выходом второго дешифратора 4, выходы первого и п того элементов И 7 и 11 соединены соответственно с вычитающим и с суммирующим входами второго счетчика 2 импульсов, выход заема которого соединен со входом запуска второго триггера 6 о
Устройство работает следующим образом
В исходном состо нии счетчики 1 и 2 и триггер 6 наход тс в нулевом состо нии (цепи установки не показаны ) . После установки триггера 6 в единичное состо ние на выходе формировател 15 формируетс короткий импульс, осуществл ющий запись кода с выходов мультиплексора 12 в счетчик 2. Первоначально в счетчик 2 записываетс код с шины 13 (код длительности выходной пачки импульсов). Импульсы вход1ной частоты с шины 16 поступают на суммирующий вход счетчика 2, который их считает до заполнени , определ емого кодом на шине 13 Затем импульс с выхода переноса счетчика 2 устанавливает триггер 6 в нулевое состо ние. При единичном же состо нии триггеров 5 и 6 через элемент 10 на шину 17 проход т импульсы с шины 16. При установке 6 в нулевое состо ние оканчиваетс формирование пачки импульсов на шине 17, а выходным импульсом формировател 15 в счетчик 2 записываетс код с шины 14 (код длительности паузы между пачками импульсов на шине 17). Импульсы с шины 16 через элемент 7 поступают на вычитающий вход счетчика 2 и уменьшают его содержимое до нул . После по влени импульса на выходе заема счетчика 2 триггер 6 устанавливаетс в единичное состо ние, и цикл работы повтор етс . I
Claims (1)
- Счетчик 1 при этом осуществл ет счет в формируемых на шине 17 пачках импульсов до заданной предельной величины , контролируемой дешифратором. 3. При достижении упом нутой заданной величины сигнал с выхода дешифратора 15 3 устанавливает триггер 5 в нулевое состо ние, прекраща формирование лачек импульсов на шине 17. После этого на вычитаюшцй вход счетчика 1 поступают импульсы с выхода дешифратора 4, частора которых ниже частоты импульсов на шине 16 на величину скважности пачек выходных импульсов. Поэто му обнуление счетчика 1 произойдет через врем , соответствующее заданной скважности, кратной целому числу пери одов импульсов на шине 16 впрошедших на шину 17 пачках импульсов. Использование в качестве дешифраторов 3 и 4 программируемых элементов пам ти позвол ет путем подачи соответ ствующих сигналов управлени ка дополнительные входы этих дешифраторов измен ть программу работы всего устройства . Формула изобретени Управл емый делитель частоты импульсов , содержащий первый и второй счетчики импульсов, выходы разр дов которых соединены с соответствующими входами соответственно первого и второго дешифраторов, первый триггер, второй триггер, вход сброса которого соединен с выходом переноса второго счетчика импульсов, первую и.вторую кодовые шины и входную и выходную шины, отличающийс тем, что, с целью расширени функциональных возможностей путем обеспечени возможности формировани пачечной структуры выходных импульсов с регули руемой частотой этих пачек при одновременном повышении точности форьировани каждой из пачек импульсов, в него введены первый, второй, третий, четвертый и п тый элементы И, формирователь импульсов и мультиплексор, перва и втора группы н нформационных входов которого соединены соответственно с первой и второй кодовыми шинами , выходы - с информационными входами второго счетчика импульсов, вход записи которого соединен с выходом формировател импульсов, первый вход которого соединен с инверсным выходом второго триггера,с первым входом первого элемента И и с первым адресным входом мультиплексора, второй адресный вход которого соединен с первым входом второго элемента И и с инверсным выходом первого триггера, пр мой выход которого соединен с первым входом третьего элемента И и с первым входом четвертого элемента И,второй вход которого соединен с вторым входом формировател импульсов, с пр мьм выходом второго триггера и с первым входом п того элемента И второй вход которого соединен с вторым входом первого элемента И, с входной шиной и с третьим входом четвертого элемента И, выход которого соединен с выходной виной и с вторым входом третьего элемента И, выход которого соединен с суммирую1цим входом первого счетчика импульсов, выход заема которого соединен с входом запуска первого триггера , вход сброса которого соединен с выходом первого дешифратора, вычитаюп (ий вход первого счетчика импульсов соединен с выходом второго элемента И, второй вход которого -соединен с выходом второго дешифратора, выходы первого и п того элементов И соединены соответственно с вьтитающим и с суммиРУЮ1ЦИМ входами второго счетчика импульсов , выход заема которого соединен с входом запуска второго триггера .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874313744A SU1596454A1 (ru) | 1987-10-06 | 1987-10-06 | Управл емый делитель частоты импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874313744A SU1596454A1 (ru) | 1987-10-06 | 1987-10-06 | Управл емый делитель частоты импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1596454A1 true SU1596454A1 (ru) | 1990-09-30 |
Family
ID=21330695
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874313744A SU1596454A1 (ru) | 1987-10-06 | 1987-10-06 | Управл емый делитель частоты импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1596454A1 (ru) |
-
1987
- 1987-10-06 SU SU874313744A patent/SU1596454A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1221716, кл. Н 03 К 3/64, 1984.Авторское свидетельство СССР № 1297222, кл. Н 03 К 23/00, 23/66, 1985 =Авторское свидетельство СССР № 746937, кл„ Н 03 К 23/66, 1977. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1596454A1 (ru) | Управл емый делитель частоты импульсов | |
SU930627A1 (ru) | Умножитель частоты | |
SU1385283A1 (ru) | Селектор последовательности импульсов | |
SU760109A1 (ru) | Цифровой функциональный преобразователь | |
SU1228227A1 (ru) | Генератор серий импульсов с программным управлением | |
SU530467A1 (ru) | Делитель частоты на 2,5 | |
SU702493A1 (ru) | Устройство дл формировани пачек импульсов | |
SU1341634A1 (ru) | Генератор импульсов со случайной длительностью | |
SU1086419A1 (ru) | Функциональный генератор | |
SU1195433A1 (ru) | Преобразователь последовательности импульсов | |
SU622017A1 (ru) | Устройство дл измерени частоты гармонического сигнала | |
SU1661981A1 (ru) | Умножитель частоты следовани импульсов | |
SU1061128A1 (ru) | Устройство дл ввода-вывода информации | |
SU1172001A1 (ru) | Устройство дл преобразовани серии импульсов в пр моугольный импульс | |
SU873393A1 (ru) | Формирователь пачки импульсов | |
SU1040589A1 (ru) | Генератор случайных сигналов | |
SU909793A1 (ru) | Многоканальное устройство дл управлени преобразователем | |
SU817992A1 (ru) | Устройство дл задержки импульсов | |
SU1265976A1 (ru) | Однопороговый формирователь импульсов начала и конца мерного интервала | |
SU1182667A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU549804A1 (ru) | Устройство дл преобразовани параллельного кода в последовательный | |
SU1529421A1 (ru) | Формирователь импульсной последовательности | |
SU1555839A1 (ru) | Умножитель частоты следовани импульсов | |
SU1119175A1 (ru) | Делитель частоты | |
SU1547057A2 (ru) | Делитель частоты с переменным коэффициентом делени |