SU760109A1

SU760109A1 - Цифровой функциональный преобразователь

Info

Publication number: SU760109A1
Application number: SU782611539A
Authority: SU
Inventors: Vladimir N Grishin; Konstantin K Eshchin; Vitalij Zarovskij; Aleksej Koterov; Gennadij Shevchenko
Original assignee: Vladimir N Grishin; Konstantin K Eshchin; Vitalij Zarovskij; Aleksej Koterov; Gennadij Shevchenko
Priority date: 1978-05-03
Filing date: 1978-05-03
Publication date: 1980-08-30

Description

Изобретение относится к области автоматики и цифровой вычислительной техники, в частности к цифровым устройствам для моделирования дискретных автоматических систем с прог- $ раммным регулированием и квантованием по уровню.

Известно устройство для исследования и контроля динамических характеристик систем управления, содержащее ^1ипреобразователи, формирователь импульсов, сумматор, блок переноса [1].

Такое устройство обладает ограниченными функциональными возможностями, поскольку не позволяет исследо- 15 вать характеристики дискретных систем . управления путем моделирования в отклонениях.

Наиболее близким техническим реше-20 нием к изобретению .является устройство для воспроизведения, функций, которое содержит сумматор, входы которого подключены к выходным шинам к выхо-; дам блока памяти и преобразова- 25 теля кода уровня в код времени, а выходы соединены со входами этого преобразователя, с одними входами первого и второго элементов·

И, другие входы которых подключены к 30

выходам генератора тактовых импульсоц а выходы - ко входам блока памяти [2]. Такое устройство позволяет <вбспроизводить. регулируемую функцию по ее отклонению от ^программной, поступающему от модели. Недостаток этого устройства заключается в том, что оно не позволяет воспроизводить различные законы аппроксимаций программы и различные дискретные законы регулирования, характерные для рассматриваемых автоматических систем, и не обладает достаточной точностью..

Цель изобретения - повышение точности.

Указанная цель достигается тем, что в цифровой функциональный преобразователь, содержащий первый сумматор, первый выход которого через преобразователь кода'уровня в код времени . подключен к первому входу первого сумматора, второй вход которого соединен с выходом первого блока памяти, первый и второй входы которого подключены к выходам первого и второго элементов И, управляющие входы которых подключены к выходу генератора тактовых импульсов, информационные входы элементов И соединены со вторым выходом первого сумматора, и вто3

760109

4

рой блок памяти, введены элементы и; элемент ИЛИ, триггер, регистры, группы элементов И, блок синхронизации, блок умножения, второй и третий сумматоры. При этом вход второго сумматора подключен к выходу блока умножения, , первый вход которого соединен с выходом второго блока памяти, вход которого подключен к выходу блока синхронизации, входом связаннсуго с выходом третьего элемента И, первый , вход которого через триггер подключен к выходу элемента ИЛИ, выход которого соединен со вторым входом третьего элемента И. Выход счетчика времени подключен к одним входам элементов И Трупп, другие входы элемен- 15 тов И групп соединены с выходами второго и четвертого элементов И сооТвёт&тйенйо, выход генератора тактовых импульсов подключен к управляющему входу’четвертого/элемента И, информа- 20 Еионный вход которого соединен со вторым выходом первого сумматора. Выхо- ί ды элементов И групп подключены к первому и второму входам третьего сумматора , выход которого подсоединен ко 25 второму входу блока умножения, третий вход которого соединён с выходом первого регистра. Первйё входы регистров подключены к выходу третьего сум-, матора, третий вход которого соединен¹с выходом второго регистра, второй вход которого подключен к вйхсйу , блока синхронизации, Выход которого соёдинен со вторым входом первого регистра и четвертым входом третьего сумматора, соответственно. Выход 35 четвертого элемента И подключен к' третьему входу первого блока памяти и первому входу элемента ИЛИ, второй вход которого соединен с выходом второго элемента И. 40

На чертеже представлена•структурная схема преобразователя.'

Преобразователь содержит сумматор ' 1, блок 2 памяти, преобразователь 3

кода уровня в код времени. Выход зна- дс нового разряда сумматора 1 подключен к информационным входам первого 4, второго 5 и четвертого б элементов И, управляющие входы которых соединены с выходами генератора 7 тактовых „ импульсов, а выходы - со входами бло- ³⁰ка 2 памяти. Выходы второго 5 и четвертого 6 элементов И подключены ;так-¹. же ко входам элемента ИЛИ 8 и одним входам соответственно первой 9 и второй 10 групп элементов И, другие вхо- 55 да которых соединены с выходами счетчика 11 времени, а выхода - со входами третьего сумматора 12. Выхода третьего сумматора 12 подключены ко входам пер«? вого 13 и второго 14 регистров и ко Дф входам блока 15 умножения, другие , входа которого подсоединены "к вйходам первого регистра 13, а выхода"- κό Входам второго сумматора 16, выхода которого соединены с выходными шинами

устройства. Выходы второго регистра 14 подключены ко входам сумматора 12,

Выход ‘элемента ИЛИ'8 подключен ко входу триггера 17 и к одному входу третьего элемента И 18, другой вход которого соединен с выходом триггера 17,.а выход с блоком 19 синхронизации. Выхода блока 19 синхронизации подключены к. управляющим входам третьего сумматора. 12, регистров 13 и 14 и второго блока 20 памяти, выход которого соединен со входами блока 15 умножения.

Устройство работает.следующим образом.

В исходном состоянии счетчик 11 времени, регистры 13 и 14 и триггер 17 установлены в нуль, в блоке 2 памяти записаны коды интервалов времени, соответствующих квантам точной и аппроксимированной программ, во втором блоке 20 памяти - коэффициенты закона регулирования. ·

В момент пуска устройства из блока 2 памяти на' входы сумматора 1 поступают значения длительности первых квантов точной и аппроксимированной программы и в сумматоре 1 происходит их отсчет по времени. Одновременно со входных шин на вход сумматора 1 подается величина отклонения регулируемой функции от программного значения по амплитуде, которая передается на вход преобразователя 3 кода уровня в код времени. С выхода преобразователя 3 на вход сумматора 1 поступает отклонение регулируемой функции ОТ программного значения по времени.

Это отклонение в сумматоре 1 складывается со значением длительности кванта точной программы, образуя длительность кванта регулируемой функции. Полученные три значения длительности квантов - точной программы, регулируемой функции и аппроксимированной программы - отсчитываются в сумматоре 1 по времени. В конце отсчета каждого значения по изменению знака сумматора 1, под воздействием опрашивающих импульсов генератора 7 тактовых импульсов На выходах соответственно первого 4, второго 5 и четвертого 6 элементов И появляются сигналы ( Έ <_Пр,

• по которым/из блока 2 памя-.

.ти в сумматор 1 поступают значения длительности очередных квантов точной (по сигналам первого 4 и втор№о"5 элементов И) и аппроксимированной (по сигналам четвертого элемента И'

6) (программыКроме того, сигналы регулируемой функции Ъ $р и аппроксимированной программы!^ с выходов второго 5 и четвертого 6 элементов И поступают на входа элемента ИЛИ 8 и входа первой 9 и второй 10 з/рупп элементов И соответственно. По этим сигнала^ значения текущего времени со счетчика 11 передаются на входа сумматора 12, в котором вычисляетея отклонение регулируемой функции по времени от

760109

аппроксимированного программного значения на « - кванте.

ι ι σ <р ·

с выхода элемента ИЛИ 8 постриггер 17, под управлением

Сигнал тупает на

которого на ·выход элемента Й.18 проходит каждый второй .--из поступающих на элемент ИЛИ 8 импульсов!^ , ΐ<ρ . Под действием этого импульса блок >

19 включает соответствующие блоки и узлы преобразователя тогда, когда сформирована пара импульсов ίι_α , ΐ-ι_ρ , относящихся к одному,ϊ -му, кванту, и следовательно, в сумматоре 12 пэлуче-. но отклонение δΊ; . Под действием ¹сигналов блока 19 синхронизации величина д1; из сумматора 12 умножается в блоке 15 умножения на соответствующий коэффициент К, , поступающий из второго блока 20 памяти; затем предыдущее' значение отклонения из

первого регистра 13 умножается на коэффициент - . Отклонение Δί; из

сумматора 12 передается в первый регистр 13 для использования при вычислениях на следующем, Ц -М )-м шаге. Затем из второго регистра 14 к содержимому сумматора 12 передается накопленная ранее сумма отклонений

(0

15

20

25

Σ1 дб; и полученное значение суммы 30 Ы ³

ί , ,

отклонений 2Σ дь; запоминается в

регистре 14 и умножается в блоке 15 на. коэффициент К*, из блока 20 памяти. Полученные в блоке 15 умножения произведения складываются в сумматоре 16, формируя закон управления

40

Эта Величина поступает в модель'в' качестве управляющего воздействия.

45

Технико-экономические преимущества . заявляемого устройства по сравнению с известными заключаются в том, что оно позволяет исследовать и контролировать динамические характеристики 50 дискретных автоматических систем с программным регулированием с учетом различных законов аппроксимации программы, различных законов регулирования (путем вариации коэффициентов; · ' 55

закона), а также подключить вместо ~ соответствующих блоков преобразователя различные реальные блоки исследуемых автоматических систем: блок задания аппроксимированной функции, . . ;блок формирования отклонения, блок формирования закона регулирования в различных комбинациях.

Claims

Формула изобретения Цифровой функциональный преобразователь, содержащий первый сумматор, первый выход которого через преобразователь кода уровня в код времени подключен к первому входу перво:· ΪΌ сумматора, второй вход которого соединен с выходом первого блока памяти, первый и второй входы которого подключены к выходам первого и второго элементов И, управляющие входы которых подключены к выходу генератора тактовых импульсов, информационные входы элементов И соединены со вторым выходом первого сумматора, и второй блок памяти, отличающи'йся тем, что, с целью повышения точности, в устройство введены элементы И, элемент ИЛИ, триггер, регистры, группы элементов И, блок синхронизации,' блок умножения и второй ;и третий' сумматоры, вход второго сумматора ' подключен к выходу блока умножения, первый вход 'которого соединен' с выходом второго блока памяти, вход которого подключен к выходу блока синхронизации, вход которого соединен с выходом третьего элемента И, первый вход которого через триггер подключен к выходу Элемента ИЛИ, выход которого соединен со вторым входом третьего элемента И, выход счетчика времени подключен к одним входам элементов И групп, другие входы элементов И групп соединены с выходами второго'и четвертого элементов И соответственно, выход генератора тактовых импульсов подключен к управляющему входу четвертого элемента И, информационный вход которого соединен со вторым выходом первого сумматора', выходы элементов И групп подключены к первому и второму входам третьего сумматора, выход которого подключен ко второму входу блока умножения, третий вход которого соединен с выходом первого регистра, первые входы регистров подключены к выходу третьего сумматора, третий вход которого соединен с выходом второго регистра, второй вход /которого-подключен к выходу блока /синхронизации, выход которого соединен со ..вторым входом первого регистра и четвертым входом третьего сумматора соответственно, выход четвертого, элемента И подключен к третьему входу первого блока памяти и первому 'входу элемента ИЛИ, второй вход/которого соединен с/выходом второго эле-, мента И.