SU1529421A1 - Формирователь импульсной последовательности - Google Patents

Abstract

Изобретение относитс  к импульсной технике и может быть использовано в вычислительной, контрольно-измерительной технике, системах управлени , где требуетс  формирование импульсной последовательности с перестраиваемой структурой. Целью изобретени   вл етс  повышение надежности формировател  путем уменьшени  аппаратных средств. Устройство содержит генератор 1 опорной частоты, счетчики импульсов 2,3, блок 4 пам ти, триггер 5, элемент ИЛИ 6, входные шины 7,8, выходную шину 9. Цель достигаетс  реализацией функций формировани  длительности импульса, паузы и структуры последовательности с помощью одного блока пам ти и двух счетчиков импульсов. ил. 1.

Description

1

(21) Ol8lO/2 +-21

(22)01.04.88

(kb) 15.12.89. Бюл. If 46

(у) Московский институт электронной

техники

(72) В.И.Никитин и Н.И.Докучаев

(53)621.374.2 (088.8)

(56)Авторское свидетельство СССР Vf 1322428, кл. И 03 К 3/64, 1986.

(54)ФОРМИРОВАТЕЛЬ ИМПУЛЬСНОЙ ПОСЛЕДОВАТЕЛЬНОСТИ

(57)Изобретение относитс  к импульсной технике и может быть использовано в вычислительной, контрольно-измерительной технике, системах управлени , где требуетс  формирование импульсной последовательности с перестраиваемой структурой. Целью изобретени   вл етс  повышение надежности формировател  путем уменьшени  аппаратных средств. Устройство содержит генератор 1 опорной частоты, счетчики импульсов 2, 3, блок 4 пам ти, триггер S, элемент ИЛИ 6, входные шины 7, 8, выходную шину Э Цель достигаетс  реализацией функций формировани  длительности импульса, паузы и структуры последовательности с помощью одного блока пам ти и двух счетчиков импульсов, 1 ил.

yv/

ГлТл

ел IND

со

1чЭ

Изобретение относитс  к импульсной технике и может быть использовано в вычислительной, контрольно-измерительной технике, системах управлени , где требуетс  формирование импульсной последовательности с перестраиваемой структурой.

Цель изобретени  - повышение надежности формировател  за счет уменьшени  аппаратных средств с сохранением функциональных возможностей,

На чертеже изображена структурна  схема формировател  импульсной последовательности .

Формирователь импульсной последовательности содержит генератор 1 опорной частоты, первый 2 и второй 3 счетчики импульсов, блок 4 пам ти, триггер 5, элемент ИЛИ 6, первую 7 и вторую 8 входные шины и выходную шину 9.

Выход генератора 1 опорной частоты соединен со счетным входом второго счетчика 3, выход которого подключен к своему же входу управлени  и счетному входу первого счетчика 2, разр дные выходы которого соединены с адресными входами блока k пам ти, N выходов которого подключены к информационным входам второго счетчика 3, выход первого счетчика 2 соединен с первым входом элемента ИЛИ 6, вторым входом которого  вл етс  перва  входна  шина 7, а выход соединен с первым входом триггера 5 вторым входом кото рого  вл етс  втора  входна  шина 8, а выход подключен к входам предустановки первого 2 и второго 3 счетчи10

J5

20

25

30

-35

уровн . Этим сигналом переведены в исходное состо ние и заблокированы первый 2 и второй 3 счетчики. В результате на выходе первого счетчи 2 имеетс  сигнал высокого уровн , н его разр дных выходах - адрес нулев  чейки блока А пам ти.В N разр дов блока 4 пам ти занесена информаци  о длительност х дискрета формируемо импульсной последовательности, а в (К4-1)-й разр д - структура импульсн последовательности. На информационн входах второго счетчика 3 присутств ет код длительности первого дискрет последовательности, хран щийс  в ну левой  чейке пам ти, на выходе этог счетчика - сигнал низкого уровн .

С приходом по второй входной шин 8 запускающего импульса триггер 5 переключаетс  и разрешает работу пе вому 2 и второму 3 счетчикам. На вх де управлени  второго счетчика 3 пр сутствует такой же, как и на его вы ходе, сигнал низкого уровн . Это означает, что второй счетчик 3 нахо дитс  в режиме записи и с приходом первого тактового импульса в него з писываетс  код, наход щийс  на инфо мационных входах, т.е. код первого интервала формировани  дискрета, В результате записи на выходе второго счетчика 3 по вл етс  сигнал высоко уровн , который переводит счетчик в

режим счета тактовых импульсов, а возникающий на выходе счетчика пере пад 0-1 сигнала, поступа  на счетны вход первого счетчика 2, переводит его в следующее состо ние. При этом

ков, (Ы+1)-й выход блока пам ти  вл - на адресных входах блока k пам ти етс  выходной шиной 9 формировател . устанавливаетс  адрес первой  чейки

Формирователь импульсной последовательности может работать в двух режимах: в режиме непрерывной генерации , когда многократно повтор етс 

45

пам ти; По этому адресу на N выхода устанавливаетс  код длительности вт рого дискрета, а на {Н+1)-м - урове первого дискрета выходного сигнала, длительность которого уже записана во второй счетчик 3. Начинаете фор мирование импульсной последовательн сти. Выходной сигнал не измен етс  до тех пор, пока во втором счетчике 3 не заполнитс . После заполнени  э го счетчика на его выходе по вл етс сигнал низкого уровн , который внов переводит счетчик в режим записи. С приходом тактового импульса в счетч записываетс  код длительности второ дискрета, а на его выходе установитс сигнал высокого уровн . Вновь по пе репаду 0-1 сигнала на выходе второго

сформированна  импульсна  последовательность , и в режиме однократного запуска, когда по внешнему сигналу однократно формируетс  импульсна  последовательность. Дл  выбора режим работы предназначена перва  входна  шина 7. Низкий уровень сигнала на этой шине задает режим однократного запуска формировател , высокий уровень - режим непрерывной генерации. Втора  входна  шина 8 предназначена дл  запуска формировател .

В исходном состо нии на выходе триггера 5 установлен сигнал низкого

10

J5

20

25

30

35

уровн . Этим сигналом переведены в исходное состо ние и заблокированы первый 2 и второй 3 счетчики. В результате на выходе первого счетчика 2 имеетс  сигнал высокого уровн , на его разр дных выходах - адрес нулевой  чейки блока А пам ти.В N разр дов блока 4 пам ти занесена информаци  о длительност х дискрета формируемой импульсной последовательности, а в (К4-1)-й разр д - структура импульсной последовательности. На информационных входах второго счетчика 3 присутствует код длительности первого дискрета последовательности, хран щийс  в нулевой  чейке пам ти, на выходе этого счетчика - сигнал низкого уровн .

С приходом по второй входной шине 8 запускающего импульса триггер 5 переключаетс  и разрешает работу первому 2 и второму 3 счетчикам. На входе управлени  второго счетчика 3 присутствует такой же, как и на его выходе , сигнал низкого уровн . Это означает, что второй счетчик 3 находитс  в режиме записи и с приходом первого тактового импульса в него записываетс  код, наход щийс  на информационных входах, т.е. код первого интервала формировани  дискрета, В результате записи на выходе второго счетчика 3 по вл етс  сигнал высокого уровн , который переводит счетчик в

режим счета тактовых импульсов, а возникающий на выходе счетчика перепад 0-1 сигнала, поступа  на счетный вход первого счетчика 2, переводит его в следующее состо ние. При этом

5

0

5

пам ти; По этому адресу на N выходах устанавливаетс  код длительности второго дискрета, а на {Н+1)-м - уровень первого дискрета выходного сигнала, длительность которого уже записана во второй счетчик 3. Начинаете формирование импульсной последовательности . Выходной сигнал не измен етс  до тех пор, пока во втором счетчике 3 не заполнитс . После заполнени  этого счетчика на его выходе по вл етс  сигнал низкого уровн , который вновь переводит счетчик в режим записи. С приходом тактового импульса в счетчик записываетс  код длительности второго дискрета, а на его выходе установитс  сигнал высокого уровн . Вновь по перепаду 0-1 сигнала на выходе второго

5152

счетчика 3 переключаетс  первый счетчик 2, В результате на адресных входах блока k пам ти по вл етс  код второй  чейки пам ти, по которому на N выходах блока 4 пам ти устанавливаетс  код длительности третьего дискрета , а на (К+1)-м уровень сигнала второго дискрета, и т.д. до тех пор, пока с приходом очередного перепада 0-1 на счетный вход первого счетчика 2, на его выходе не установитс  сигна низкого уровн . Если формирователь работает в режиме однократного запуска , то этот сигнал, пройд  через эле- мент 6 ИЛИ, устанавливает на выходе триггера 5 сигнал низкого уровн , перевод  формирователь в исходное состо ние . При работе формировател  в режиме непрерывной генерации сигнал низкого уровн  с выхода первого счетчика 2 не проходит через закрытый по первому входу сигналом высокого уровн элемент ИЛИ 6, процесс формировани  импульсной последовательности непре- рывно повтор етс .

Если необходимо получить импульс или паузу, длительность которой больше , чем может сформировать второй счетчик 3, то такой сигнал разбивают

Claims (1)

1. на р д дискретов и записывают после;;о вательно в несколько  чеек пам ти. Формула изобретени  Формирователь импульсной последовательности , содержащий генератор опорной частоты, первый счетчик им- пулъсов, разр дные выходы которого соединены с адресными входами блока пам ти, один из выходов которого подключен к выходной шине, при этом счетный вход первого счетчика импульсов соединен с входом записи и выходом переполнени  второго счетчика импульсов, а выход переполнени  первого счетчика импульсов подключен к первому входу элемента ИЛИ, второй вход которого соединен с первой входной шиной, а выход подключен к первому входу триггера, второй вкод которого соединен с второй 1 ходной шиной, отличающийс  тем, что, с целью повышени  надежности, выход триггера подключен к входам предуста - новки счетчиков импульсов, а другие выходы блока пам ти соединены с информационными входами второго счетчика импульсов, счетный вход которого подключен к выходу генерлтора oni.ipHOH частоты.