FR2661059A1 - Circuit retardateur numerique pouvant etre selectivement active. - Google Patents
Circuit retardateur numerique pouvant etre selectivement active. Download PDFInfo
- Publication number
- FR2661059A1 FR2661059A1 FR9104657A FR9104657A FR2661059A1 FR 2661059 A1 FR2661059 A1 FR 2661059A1 FR 9104657 A FR9104657 A FR 9104657A FR 9104657 A FR9104657 A FR 9104657A FR 2661059 A1 FR2661059 A1 FR 2661059A1
- Authority
- FR
- France
- Prior art keywords
- input
- current
- multiplexer
- different
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
- H03K17/6257—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several inputs only combined with selecting means
- H03K17/6264—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several inputs only combined with selecting means using current steering means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/26—Time-delay networks
- H03H11/265—Time-delay networks with adjustable delay
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/603—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors with coupled emitters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/131—Digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/0015—Layout of the delay element
- H03K2005/00163—Layout of the delay element using bipolar transistors
- H03K2005/00176—Layout of the delay element using bipolar transistors using differential stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/0015—Layout of the delay element
- H03K2005/00163—Layout of the delay element using bipolar transistors
- H03K2005/00182—Layout of the delay element using bipolar transistors using constant current sources
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/0015—Layout of the delay element
- H03K2005/00228—Layout of the delay element having complementary input and output signals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
- Networks Using Active Elements (AREA)
- Electronic Switches (AREA)
Abstract
L'invention concerne un circuit retardateur numérique pouvant être sélectivement activé qui fusionne des éléments retardateurs avec un multiplexeur afin de réduire la consommation électrique, l'aire occupée et le retard minimal. Un commutateur de courant (10) forme l'élément de base d'un multiplexeur (20). Un groupe (22) de commutateurs de courant forme une entrée du multiplexeur tandis qu'un autre groupe (24) de commutateurs de courant forme une entrée de commande du multiplexeur, les commutateurs de courant se présentant suivant une configuration d'arbre hiérarchique. Chaque commutateur de courant d'entrée possède une résistance (Rd) entre une tension d'entrée et l'entrée du commutateur de courant, la valeur de la résistance déterminant l'amplitude du retard de propagation entre l'entrée et la sortie du commutateur de courant d'entrée. Chaque entrée ayant une valeur de résistance différente, chaque commutateur de courant d'entrée produit une amplitude de retard différente pour le signal d'entrée, de sorte que le retard du signal de sortie est déterminé par le signal d'entrée du multiplexeur qui a été sélectionné comme signal de sortie. Des multiplexeurs peuvent être connectés en cascade.
Description
La présente invention concerne des dispositifs retar-
dateurs numériques et, plus particulièrement, un circuit retar-
dateur numérique pouvant être sélectivement activé qui fusionne des
portes numériques avec un multiplexeur.
Des dispositifs retardateurs numériques du type pouvant être sélectivement activés de la technique antérieure, tels que celui présenté dans le brevet des E U A n 4 646 297 déLivré le 24 février 1987 à Steven R Palmquist et al, sous le titre "Skew Detector", plus spécialement à la figure 7, ont utilisé plusieurs éLéments retardateurs connectés en série, le signal de sortie de
chaque éLément retardateur étant appliqué en entrée à un multi-
plexeur Chaque éLément retardateur possède un retard fixe et, en sélectionnant quels éLéments retardateurs ont leurs signaux de sortie déLivrés par le multiplexeur, on peut obtenir un retard total de N * dt, o N est le nombre d'éléments retardateurs de la
série d'éléments retardateurs qui sont sélectionnés par le multi-
plexeur et dt est le retard de chaque éLément retardateur Puisque chaque éLément retardateur exige sa propre source de courant et que
l'étendue du retard est fonction du nombre total d'éléments retar-
dateurs, ceci nécessite un grand nombre de dispositifs, demandant,
de façon correspondante, une puissance relativement éLevée.
Ce que l'on souhaite obtenir est un circuit retardateur numérique pouvant être sélectivement activé qui fusionne les portes numériques avec le multiplexeur de façon à réduire la
consommation électrique, la surface occupée et le retard minimal.
Par conséquent, la présente invention produit un circuit retardateur numérique pouvant être sélectivement activé qui possède un multiplexeur formé d'un "arbre" de commutateurs de courant Les commutateurs de courant se divisent en commutateurs de courant d'entrée, auxquels des tensions d'entrée sont appliquées, et en commutateurs de courant de commande, auxquels des tensions de commande sont appliquées Une source de courant fournit le courant aux commutateurs de courant sélectionnés par les tensions de commande de façon à sélectionner la tension d'entrée qui doit être
transmise à la sortie du multiplexeur Chaque entrée du multi-
plexeur possède une résistance d'entrée, dont la valeur commande le retard interne de ce commutateur de courant d'entrée via
l'établissement de La vitesse de charge d'une capacité base-
émetteur Plusieurs de ces multiplexeurs peuvent être disposés en cascade, avec des résistances d'entrée choisies de façon appropriée afin que soit établi un Large intervalle de retards numériques
pouvant être sélectionnés.
La description suivante, conçue à titre d'i L Lustration de
l'invention, vise à donner une meilleure compréhension de ses caractéristiques et avantages; elle s'appuie sur les dessins annexés, parmi Lesquels:
la figure 1 est un schéma de principe d'un élément retar-
dateur destiné à un circuit retardateur numérique pouvant être sélectivement activé selon l'invention; la figure 2 est un diagramme temporel servant à il Lustrer Le fonctionnement de l'élément retardateur de la figure 1;
la figure 3 est un schéma de principe d'un élément multi-
plexeur destiné à un circuit retardateur numérique pouvant être sélectivement activé selon l'invention; et
la figure 4 est un schéma de principe d'un circuit retar-
dateur numérique pouvant être sélectivement activé selon
l'invention, qui utilise les éléments multiplexeurs de la figure 3.
Comme représenté sur la figure 1, un commutateur de
courant 10 possède deux tensions d'entrée différentes Vip et Vin.
Une charge 12 est appliquée à la sortie du commutateur de courant 10, sur laquelle deux tensions de sortie différentes Vop, Von sont prélevées, et une source de courant 14 excite le commutateur de courant Aux entrées du commutateur de courant 10, se trouvent deux résistances Rd qui couplent les tensions d'entrée Vip, Vin au commutateur de courant Comme représenté sur la figure 2, avant une transition des tensions d'entrée, un premier transistor du commutateur de courant 10 est rendu non conducteur, tandis que L'autre conduit, le courant étant fourni par la source de courant 14 Lors de la transition des tensions d'entrée, il existe un temps fini avant que les transistors du commutateur de courant 10 ne changent d'état entre la conduction et la non-conduction, et
inversement Ce temps fini est une fonction de La capacité base-
émetteur des transistors Par conséquent, s'i L n'y a pas de résis-
tances sur Les entrées, soit Rd= 0, i L existe encore un petit retard Dl entre L'instant de La transition des tensions d'entrée et ce Lui o La transition apparaît dans Les tensions de sortie Lorsqu'on augmente La résistance sur Les entrées, Le courant de base diminue et Le temps de charge de La capacité base-émetteur augmente, ce qui augmente Les retards D 2, D 3 de La transition dans Le commutateur de
courant 10.
A Lors que Le mode de réalisation représenté uti Lise une résistance pour faire varier Le courant de base et, par conséquent, Le temps de charge de La capacité base-émetteur, d'autres moyens peuvent être emp Loyés pour faire varier Le courant de base Par exemp Le, Les résistances peuvent être remplacées par des transistors configurés en émetteur suiveur qui possèdent une source de courant variab Le coup Lée à ces émetteurs, Les émetteurs étant eux-mêmes coup Lés aux bases des transistors du commutateur de courant La variation de La source de courant fait varier Le courant de base app Liqué aux transistors du commutateur de
courant, ce qui fait varier Le temps de charge de La capacité base-
émetteur et Le retard correspondant.
Sur La figure 3, est représenté un mu Ltip Lexeur 20, qui est formé de plusieurs commutateurs de courant 10 disposés suivant une configuration en arbre Des paires de signaux d'entrée Vpl, Vnl; Vp 2, Vn 2; Vp 3, Vn 3; Vp 4, Vn 4 sont appliquées comme signaux d'entrée à quatre commutateurs de courant d'entrée distincts 22 via des paires de résistances différentes Rl, R 2, R 3, R 4, chaque paire de résistances ayant une va Leur de résistance p Lus grande que La paire de résistances précédente, c'est-à-dire R 1 <R 2 <R 3 <R 4 Un signa L de commande différentiel Spl, Snl; Sp 2, Sn 2 est app Liqué à un ensemb Le de trois commutateurs de courant de commande distincts 24 de façon que Le courant venant de La source de courant 14 soit acheminé par Les commutateurs de courant 10 pour sélectionner L'un des signaux d'entrée Vpl, Vnl; Vp 2, Vn 2; Vp 3, Vn 3; Vp 4, Vn 4 devant sortir comme signa L de sortie Vop, Von retardé d'une quantité qui est déterminée par La va Leur de résistance d'entrée appropriée Rd Comme décrit, un multiplexeur 4:1 est formé par les
éLéments retardateurs qui sont fusionnés dans le multiplexeur.
Pour obtenir un plus large intervalle de retards, on peut monter en cascade plusieurs des multiplexeurs 20, comme représenté sur la figure 4 Les tensions d'entrée Vip, Vin sont appliquées à
quatre ensembles de résistances d'entrée Rd disposées en parallèLe.
" O " représente le trajet de retard minimal, o Rd peut être nul, et " 1 ", " 2 " et " 3 " représentent respectivement des unités de retard, à savoir, si l'unité minimale de retard correspond à 1 ps, alors, " 1 " représente un retard de 1 ps par rapport à " 0 ", " 2 " représente un retard de 2 ps par rapport à " 0 ", etc Le signal de retard particulier fourni par le premier multiplexeur est déterminé par un premier signal de commande 51 déLivré par un dispositif de commande
De la même manière, le signal de sortie du premier multi-
plexeur est appliqué en entrée à quatre ensembles, ou plus, de résistances représentant des unités de retard de " 0 ", " 4 ", " 8 " et " 12 " Les signaux de sortie de ces ensembles de résistance sont appliqués en entrée à un deuxième multiplexeur qui est commandé par un deuxième signal de commande 52 Ainsi, si un signal est sélectionné sur " 3 " par le premier multiplexeur et sur " 8 " par le deuxième multiplexeur, le retard total sera de 11 unités à la sortie du deuxième multiplexeur La cascade peut se poursuivre de la même manière, d'autres multiplexeurs étant alimentés par le signal de sortie du multiplexeur précédant via des ensembles respectifs de résistances, jusqu'à obtention de l'intervalle de retard voulu Le signal de sortie du dernier multiplexeur 20 est
la paire de tensions de sortie retardées Vop, Von.
La consommation électrique est diminuée du fait qu'a été
éLiminée la source de courant nécessaire à chaque éLément retar-
dateur ou chaque porte numérique, l'aire de mise en oeuvre sous forme de circuit intégré est économisée du fait de l'élimination de la plus grande partie des éLéments de circuit nécessaires pour mettre en oeuvre chaque porte numérique, et le temps de retard minimal est diminué par le fait qu'ont été éliminés les retards de
propagation de la série de portes numériques précédant le multi-
plexeur.
Ainsi, L'invention fournit un circuit retardateur numé-
rique pouvant être sélectivement activé qui fusionne des éLéments
de retard dans Le mu Ltip Lexeur grâce à L'uti Lisation de commu-
tateurs de courant dotés de résistances d'entrée permettant de
commander L'amp Litude du retard venant de chaque commutateur.
Bien entendu, L'home de L'art sera en mesure d'imaginer,
à partir du dispositif dont La description vient d'être donnée à
titre simplement i L Lustratif et nu L Lement Limitatif, diverses
variantes et modifications ne sortant pas du cadre de L'invention.
Claims (4)
1 ELément retardateur pour circuit retardateur numérique pouvant être sélectivement activé, caractérisé en ce qu'i L comprend: un commutateur de courant ( 10) possédant une entrée à Laque L Le une paire de tensions d'entrée différentes (Vip,Vin) est app Liqué et possédant une sortie sur Laque L Le une paire de tensions retardées différentes (Vop,Von) est obtenue en réponse à La paire de tensions d'entrée différentes; et un moyen (Rd) permettant de faire varier un temps de charge de capacité du commutateur de courant afin de déterminer un
interva L Le de retard de propagation dans Le commutateur de courant.
2 ELément retardateur se Lon La revendication 1, carac-
térisé en ce que Le moyen de variation comprend une résistance qui est coup Lée entre L'entrée du commutateur de courant et La paire de
tensions d'entrée différentes, La va Leur de La résistance déter-
minant L'interva L Le de retard de propagation dans Le commutateur de courant. 3 Mu Ltip Lexeur pour circuit retardateur numérique pouvant être sélectivement activé, caractérisé en ce qu'i L comprend: plusieurs commutateurs de courant ( 10) disposés suivant une configuration en arbre, Les commutateurs de courant étant divisés en un groupe de commutateurs de courant d'entrée ( 22) et un groupe de commutateurs de courant de commande ( 24), des paires de tensions d'entrée différentes (Vpx,Vnx) étant appliquées aux entrées de certains, respectifs, des commutateurs de courant d'entrée et un signa L de commande (Spx,Snx) étant appliqués aux entrées des commutateurs de courant de commande de façon qu'une paire de tensions retardées différentes (Vop,Von) soit obtenue de La part de ce Lui des commutateurs de courant d'entrée qui a été déterminée par Le signa L de commande; et un moyen (Rx) coup Lé entre chaque paire de tensions d'entrée différentes et Les entrées respectives des commutateurs de courant d'entrée afin de faire varier Le temps de charge de capacité relatif à chaque commutateur de courant, de façon que l'intervalle de retard de propagation dans chaque commutateur de
courant d'entrée soit une quantité différente.
4 Multiplexeur selon la revendication 3, caractérisé en ce que le moyen de variation comprend une paire de résistances coup Lées entre chaque paire de tensions d'entrée différentes et les entrées respectives des commutateurs de courant d'entrée, chaque paire de résistances ayant une valeur différente afin de produire la quantité différente d'intervalle de retard de propagation qui
est relative à chaque commutateur de courant d'entrée.
Circuit retardateur numérique pouvant être séLecti- vement actionné, caractéristé en ce qu'il comprend: plusieurs multiplexeurs ( 20) coup Lés en cascade, le signal de sortie de chaque multiplexeur étant appliqué en entrée à plusieurs moyens (Rd) de variation de courant qui sont couplés
entre la sortie d'un multiplexeur précédent et l'entrée d'un multi-
plexeur suivant, chaque moyen de variation de courant produisant une valeur de courant différente, un signal d'entrée (Vip,Vin) étant appliqué à un premier multiplexeur de la cascade via une plura Lité de moyens de variation de courant situés en entrée, chaque moyen de variation de courant produisant une valeur de courant différent, et un signal retardé (Vop,Von) étant obtenu de la part du dernier multiplexeur de la cascade, le retard de propagation entre le signal d'entrée et le signal retardé étant déterminé par le trajet du signal existant entre le signal d'entrée et le signal retardé; et un moyen ( 30) servant à sélectionner quelle entrée de chaque multiplexeur est coup Lée à la sortie de ce multiplexeur pour
définir le trajet du signal.
6 Circuit retardateur numérique pouvant être séLecti-
vement actionné selon la revendication 5, caractérisé en ce que chaque moyen de variation de courant comprend une résistance qui possède une valeur différente pour chaque moyen de variation de courant.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US50927390A | 1990-04-16 | 1990-04-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2661059A1 true FR2661059A1 (fr) | 1991-10-18 |
Family
ID=24025950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9104657A Withdrawn FR2661059A1 (fr) | 1990-04-16 | 1991-04-16 | Circuit retardateur numerique pouvant etre selectivement active. |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH04227314A (fr) |
| DE (1) | DE4110340C2 (fr) |
| FR (1) | FR2661059A1 (fr) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0677791A (ja) * | 1992-08-26 | 1994-03-18 | Nippondenso Co Ltd | 遅延装置，プログラム可能遅延線及び発振装置 |
| DE69407588T2 (de) * | 1994-09-21 | 1998-07-09 | Sgs Thomson Microelectronics | Programmierbare digitale Verzögerungsschaltungseinheit |
| DE19845115C2 (de) * | 1998-09-30 | 2000-08-31 | Siemens Ag | Integrierte Schaltung mit einer einstellbaren Verzögerungseinheit |
| JP2001339282A (ja) | 2000-05-30 | 2001-12-07 | Advantest Corp | 可変遅延回路及び半導体回路試験装置 |
| US7019576B1 (en) | 2003-03-24 | 2006-03-28 | Cypress Semiconductor Corporation | Delay circuit that scales with clock cycle time |
| US7705600B1 (en) | 2006-02-13 | 2010-04-27 | Cypress Semiconductor Corporation | Voltage stress testing of core blocks and regulator transistors |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4129867A (en) * | 1977-04-28 | 1978-12-12 | Motorola Inc. | Multi-pulse modulator for radar transponder |
| EP0136203A1 (fr) * | 1983-08-01 | 1985-04-03 | FAIRCHILD CAMERA & INSTRUMENT CORPORATION | Appareil pour le contrôle dynamique des signaux de cadences dans des systèmes d'essais automatiques |
| GB2213338A (en) * | 1987-12-05 | 1989-08-09 | Int Computers Ltd | Tapped delay line using multiplexer |
| US4893036A (en) * | 1988-08-15 | 1990-01-09 | Vtc Incorporated | Differential signal delay circuit |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS595736A (ja) * | 1982-06-30 | 1984-01-12 | Fujitsu Ltd | タイミング作成回路 |
| DE3673942D1 (de) * | 1985-09-27 | 1990-10-11 | Siemens Ag | Schaltungsanordnung zur kompensation des temperaturganges von gatterlaufzeiten. |
| US4795923A (en) * | 1987-11-25 | 1989-01-03 | Tektronix, Inc. | Adjustable delay circuit |
| US4797586A (en) * | 1987-11-25 | 1989-01-10 | Tektronix, Inc. | Controllable delay circuit |
| US4862020A (en) * | 1988-06-20 | 1989-08-29 | Tektronix, Inc. | Electronic delay control circuit having pulse width maintenance |
-
1991
- 1991-03-28 DE DE19914110340 patent/DE4110340C2/de not_active Expired - Lifetime
- 1991-04-16 FR FR9104657A patent/FR2661059A1/fr not_active Withdrawn
- 1991-04-16 JP JP3110921A patent/JPH04227314A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4129867A (en) * | 1977-04-28 | 1978-12-12 | Motorola Inc. | Multi-pulse modulator for radar transponder |
| EP0136203A1 (fr) * | 1983-08-01 | 1985-04-03 | FAIRCHILD CAMERA & INSTRUMENT CORPORATION | Appareil pour le contrôle dynamique des signaux de cadences dans des systèmes d'essais automatiques |
| GB2213338A (en) * | 1987-12-05 | 1989-08-09 | Int Computers Ltd | Tapped delay line using multiplexer |
| US4893036A (en) * | 1988-08-15 | 1990-01-09 | Vtc Incorporated | Differential signal delay circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4110340C2 (de) | 1993-11-25 |
| JPH04227314A (ja) | 1992-08-17 |
| DE4110340A1 (de) | 1991-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0645888B1 (fr) | Ligne à retard numérique | |
| FR2869172A1 (fr) | Generateur de retard de signal et son procede associe | |
| FR2635239A1 (fr) | Element a retard pour circuit numerique | |
| EP0562904A1 (fr) | Procédé et dispositif de réglage de retard à plusieurs gammes | |
| FR2524739A1 (fr) | Source de courant et convertisseur numerique/analogique a compensation de temperature, et source de courant de precision a commande numerique | |
| FR2661059A1 (fr) | Circuit retardateur numerique pouvant etre selectivement active. | |
| FR2558998A1 (fr) | Systeme amplificateur multicanal a gain predictif | |
| US5210450A (en) | Active selectable digital delay circuit | |
| CH625373A5 (fr) | ||
| FR2800938A1 (fr) | Circuit d'excitation de commutation, circuit de commutation utilisant un tel circuit d'excitation, et circuit convertisseur numerique-analogique utilisant ce circuit de commutation | |
| FR2468103A1 (fr) | Circuits d'exploitation pour un emetteur inductif | |
| CA2169021A1 (fr) | Circuit integre avec conductance reglable a partir d'un signal numerique de consigne | |
| FR2550671A1 (fr) | Circuit convertisseur analogique-numerique et demodulateur de signaux video modules en argument | |
| FR2651049A1 (fr) | Generateur d'ondes carrees programmable | |
| WO2005055431A1 (fr) | Convertisseur analogique-numerique rapide | |
| FR2494525A1 (fr) | Circuit de commande de tonalite | |
| FR2633117A1 (fr) | Circuit de commande automatique de gain | |
| FR2486694A1 (fr) | Dispositif d'affichage par cristal liquide | |
| FR2665590A1 (fr) | Circuit attenuateur tres performant. | |
| FR2473637A1 (fr) | Installation d'allumage pour moteurs a combustion interne | |
| EP0658838B1 (fr) | Dispositif de synthèse de fréquences | |
| FR2589651A1 (fr) | Ligne a retard a semi-conducteur pour circuit logique | |
| US7519190B2 (en) | Circuit for reducing pulse noise caused at switching of an analog audio processing circuit | |
| EP2980992B1 (fr) | Circuit intégré photorépété avec compensation des retards de propagation de signaux, notamment de signaux d'horloge | |
| EP0720290A1 (fr) | Circuit de restitution de bits transmis par un signal sériel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |