DE19845115C2 - Integrierte Schaltung mit einer einstellbaren Verzögerungseinheit - Google Patents

Integrierte Schaltung mit einer einstellbaren Verzögerungseinheit

Info

Publication number
DE19845115C2
DE19845115C2 DE19845115A DE19845115A DE19845115C2 DE 19845115 C2 DE19845115 C2 DE 19845115C2 DE 19845115 A DE19845115 A DE 19845115A DE 19845115 A DE19845115 A DE 19845115A DE 19845115 C2 DE19845115 C2 DE 19845115C2
Authority
DE
Germany
Prior art keywords
delay
elements
delay elements
signal path
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19845115A
Other languages
English (en)
Other versions
DE19845115A1 (de
Inventor
Patrick Heyne
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19845115A priority Critical patent/DE19845115C2/de
Priority to US09/408,687 priority patent/US6194928B1/en
Publication of DE19845115A1 publication Critical patent/DE19845115A1/de
Application granted granted Critical
Publication of DE19845115C2 publication Critical patent/DE19845115C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/131—Digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0818—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter comprising coarse and fine delay or phase-shifting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)

Description

Die Erfindung betrifft eine integrierte Schaltung mit einer einstellbaren Verzögerungseinheit.
Eine Verzögerungseinheit mit einstellbarer Verzögerungszeit ist in der US 5,670,904 A beschrieben. Zwischen einem Eingang und einem Ausgang der Verzögerungseinheit sind in einer Kas­ kadenschaltung Verzögerungsblöcke angeordnet, denen jeweils ein Überbrückungselement zugeordnet ist. Ein Signalpfad zwi­ schen dem Eingang und dem Ausgang verläuft je nach Ansteue­ rung der Verzögerungseinheit wahlweise über Verzögerungsele­ mente der Verzögerungsblöcke oder über das entsprechende Ü­ berbrückungselement. Dementsprechend trägt der betreffende Verzögerungsblock zur Verzögerung des Eingangssignals bei o­ der nicht. Die Verzögerungselemente innerhalb der Verzöge­ rungsblöcke sind durch Flip-Flops realisiert. Die einzelnen Verzögerungsblöcke weisen eine unterschiedliche Anzahl von Verzögerungseinheiten auf.
In der US 5,604,775 A ist eine einstellbare Verzögerungsein­ heit beschrieben mit Grobverzögerungselementen und Feinverzö­ gerungselementen, die in einer Reihenschaltung hintereinander geschaltet sind. Für die Dimensionierung der Verzögerungszeit D1 der Grobverzögerungselemente und der Verzögerungszeit D2 der Feinverzögerungselemente gilt die Vorschrift
n × D2 < D1 ≦ (n + 1) D2,
wobei n die Anzahl der Verzögerungselemente der Feinverzöge­ rungskette bezeichnet.
Aus der EP 0 208 049 A, der US 5,376,849 A, der DE 693 12 465 T2 sowie der DE 51 10 340 C2 sind weitere Verzögerungsschal­ tungen beschrieben.
Der Erfindung liegt die Aufgabe zugrunde, eine integrierte Schaltung mit einer Verzögerungseinheit mit einstellbarer Verzögerungszeit anzugeben, bei der ein Einstellen der Verzö­ gerungszeit auf einfache Weise erfolgt.
Diese Aufgabe wird mit einer integrierten Schaltung gemäß Pa­ tentanspruch 1 gelöst. Vorteilhafte Aus- und Weiterbildungen der Erfindung sind Gegenstand abhängiger Ansprüche.
Die integrierte Schaltung weist neben einer Verzögerungsein­ heit eine Steuereinheit zum Einstellen der Verzögerung der Verzögerungseinheit auf. Die Verzögerungseinheit hat einen Eingang zur Zuführung eines Eingangssignals und einen Ausgang zur Ausgabe eines gegenüber dem Eingangssignal verzögerten Ausgangssignals. Sie hat weiterhin erste Verzögerungselemente mit jeweils einer ersten Verzögerungszeit und zweite Verzöge­ rungselemente mit jeweils einer zweiten Verzögerungszeit, die größer als die erste Verzögerungszeit ist. Die Steuereinheit legt zum Einstellen der Verzögerung fest, wieviele der ersten und zweiten Verzögerungselemente in einem Signalpfad zwischen dem Eingang und dem Ausgang der Verzögerungseinheit in einer Reihenschaltung angeordnet sind. Die Steuereinheit verändert zunächst durch inkrementelles Erhöhen oder durch inkrementel­ les Reduzieren der Anzahl der zweiten Verzögerungselemente im Signalpfad den Istwert der Verzögerung so lange in Richtung eines Sollwertes, bis der Sollwert überschritten wird. An­ schließend verändert die Steuereinheit durch inkrementelles Reduzieren beziehungsweise durch inkrementelles Erhöhen der Anzahl der ersten Verzögerungselemente im Signalpfad den Ist­ wert der Verzögerung solange in Richtung des Sollwertes, bis der Sollwert erneut überschritten wird. Dabei verändert die Steuereinheit bei anschließenden Änderungen des Sollwertes oder des Istwertes der Verzögerung die Anzahl der ersten Ver­ zögerungselemente im Signalpfad inkrementell, während sie die Anzahl der zweiten Verzögerungselemente im Signalpfad kon­ stant hält. In diesem Zusammenhang bedeutet "inkrementell", daß nacheinander jeweils nur eine der Verzögerungselemente der Reihenschaltung innerhalb des Signalpfades hinzugefügt beziehungsweise von ihr entfernt wird.
Bei der erfindungsgemäßen integrierten Schaltung kann durch das Festlegen der Anzahl der zweiten Verzögerungselemente in der Reihenschaltung des Signalpfades zu Beginn des Einstell­ vorganges der Verzögerungszeit der Istwert der Verzögerung in großen Schritten an den Sollwert angenähert werden. Sobald der Sollwert in positiver oder negativer Richtung überschrit­ ten worden ist, erfolgt eine Feineinstellung der Verzöge­ rungszeit durch Hinzufügen beziehungsweise Entfernen von er­ sten Verzögerungselementen im Signalpfad. Nachdem der Istwert so gut wie möglich auf den Sollwert eingestellt worden ist, erfolgt eine Anpassung auf Änderungen des Ist- oder Sollwer­ tes nur noch durch Änderung der Anzahl der ersten Verzöge­ rungselemente innerhalb des Signalpfades. Daher eignet sich die Erfindung besonders für Anwendungen, bei denen nach einer Initialisierung die Verzögerungszeit auf einen unbekannten Sollwert eingestellt werden soll, der sehr unterschiedliche Werte annehmen kann, und bei denen nach einer anfänglichen Einstellung des Istwertes auf den Sollwert nur noch geringfü­ gige Schwankungen des Istwertes oder Sollwertes auftreten. Schwankungen des Istwertes sind bei Verzögerungselementen oft beispielsweise durch Temperaturänderungen bedingt.
Außerdem ist bei der Erfindung die Summe der ersten Verzöge­ rungszeiten aller ersten Verzögerungselemente wenigstens dreimal so groß wie die zweite Verzögerungszeit. Hierdurch ist bedingt, daß beim Konstanthalten der Anzahl der zweiten Verzögerungselemente im Signalpfad die Verzögerung der Verzö­ gerungseinheit auch bei Schwankungen des Ist- oder Sollwertes um mehr als die zweite Verzögerungszeit noch ein Einstellen des Istwertes über die ersten Verzögerungselemente möglich ist.
Besonders günstig ist es, wenn zu Beginn der Einstellung der Verzögerung die Anzahl der ersten Verzögerungselemente im Signalpfad so gewählt ist, daß die Summe ihrer ersten Verzö­ gerungszeiten wenigstens gleich der zweiten Verzögerungszeit und höchstens gleich der Summe der ersten Verzögerungszeiten aller ersten Verzögerungselemente abzüglich der zweiten Ver­ zögerungszeit ist. Das bedeutet, daß in jedem Fall ein genau­ es Einstellen des Istwertes auf den Sollwert möglich ist, da bei Überschreiten des Sollwertes während der Veränderung der Anzahl der zweiten Verzögerungselemente zum Feineinstellen des Istwertes in jedem Fall so viele erste Verzögerungsele­ mente vom Signalpfad entfernt beziehungsweise diesem hinzuge­ fügt werden können, daß der gesamte Verzögerungsbereich zwi­ schen Vielfachen der zweiten Verzögerungszeit abgedeckt wird.
Wenn zu Beginn der Einstellung der Verzögerung entweder kei­ nes der oder alle zweiten Verzögerungselemente im Signalpfad angeordnet sind, läßt sich mit der integrierten Schaltung je­ de beliebige Verzögerungszeit zwischen Null und der Summe der ersten und zweiten Verzögerungszeiten aller ersten und zwei­ ten Verzögerungselemente einstellen.
Die Erfindung wird im folgenden anhand der Figuren näher er­ läutert.
Fig. 1 zeigt ein Ausführungsbeispiel der integrierten Schaltung,
Fig. 2 zeigt weitere Komponenten der integrierten Schal­ tung aus Fig. 1 und
Fig. 3 zeigt das Einstellen der Verzögerungszeit der Ver­ zögerungseinheit aus Fig. 1.
Fig. 1 zeigt eine Verzögerungseinheit T mit einem Eingang IN und einem Ausgang OUT. Zwischen dem Eingang IN und dem Aus­ gang OUT ist ein erster Multiplexer MUX1 mit ersten Verzöge­ rungselementen I1 und ein zweiter Multiplexer MUX2 mit zwei­ ten Verzögerungselementen I2 angeordnet. Die Verzögerungsele­ mente I1, I2 sind Inverter. Bei anderen Ausführungsbeispielen der Erfindung können jedoch auch beliebige andere Verzöge­ rungselemente mit jeweils definierter Verzögerungszeit zum Einsatz kommen. Die ersten Verzögerungselemente I1 weisen je­ weils die gleiche erste Verzögerungszeit t1 auf. Die zweiten Verzögerungselemente I2 weisen jeweils eine zweite Verzöge­ rungszeit t2 auf. In Fig. 1 sind nur jeweils vier erste und zweite Verzögerungselemente I1, I2 dargestellt. In Wirklich­ keit weist die Verzögerungseinheit T wesentlich mehr erste und zweite Verzögerungselemente auf.
Die Verzögerungselemente I1, I2 sind in jeweils einer Reihen­ schaltung angeordnet, wobei die Eingänge und Ausgänge jedes Verzögerungselementes I1, I2 mit Eingängen des zugehörigen Multiplexers MUX1, MUX2 verbunden sind. Während der Eingang IN der Verzögerungseinheit mit dem Eingang der Reihenschal­ tung der ersten Verzögerungselemente I1 verbunden ist, ist der Ausgang OUT der Verzögerungseinheit T mit dem Ausgang des zweiten Multiplexers MUX2 verbunden. Der Ausgang des ersten Multiplexers MUX1 ist mit dem Eingang der Reihenschaltung der zweiten Verzögerungselemente I2 verbunden.
Fig. 1 zeigt auch eine Steuereinheit CTR der integrierten Schaltung, die über eine ersten Steuerleitung 1 mit einem Steuereingang des ersten Multiplexers MUX1 und über eine zweiten Steuerleitung 2 mit einem Steuereingang des zweiten Multiplexers MUX2 verbunden ist. Die Steuereinheit CTR emp­ fängt Steuersignale UP, DOWN, in deren Abhängigkeit sie eine Ansteuerung der Multiplexer MUX1, MUX2 vornimmt. Je nach An­ steuerung durch die Steuereinheit CTR verbindet jeder Multi­ plexer MUX1, MUX2 seinen Ausgang mit einem seiner Eingänge. Je nach Einstellung der Multiplexer ergibt sich damit ein Si­ gnalpfad zwischen dem Eingang IN und dem Ausgang OUT der Ver­ zögerungseinheit T, in dem eine bestimmte Anzahl der ersten Verzögerungselemente I1 und der zweiten Verzögerungselemente I2 angeordnet ist. Die zweite Verzögerungszeit t2 der zweiten Verzögerungselemente I2 ist wesentlich größer als die erste Verzögerungszeit t1 der ersten Verzögerungselemente I1. Die Verzögerungszeit eines CMOS-Inverters läßt sich beispielswei­ se durch das Weiten-zu-Längen-Verhältnis seiner Transistoren einstellen. Hat der Hauptstrompfad eine große Länge, ist die Verzögerungszeit relativ lang. Hat er eine große Weite, ist die Verzögerungszeit relativ gering.
Fig. 2 zeigt, daß die in Fig. 1 dargestellten Komponenten innerhalb eines Regelkreises einer Delay-Locked-Loop (DLL) angeordnet sind. Die DLL erzeugt aus einem Eingangstakt CLK am Ausgang OUT der Verzögerungseinheit T einen verzögerten Ausgangstakt, der phasengleich mit dem Eingangstakt CLK ist. Einem Phasendetektor Δϕ wird der Eingangstakt CLK und der Ausgangstakt zum Feststellen der Phasendifferenz zugeführt. Stellt der Phasendetektor Δϕ fest, daß das Ausgangssignal dem Eingangssignal CLK voreilt, also eine positive Phasendif­ ferenz aufweist, erzeugt er das Steuersignal UP mit einem ho­ hen Pegel und das Steuersignal DOWN mit einem niedrigen Pe­ gel. Er führt diese beiden Steuersignale der Steuereinheit CTR zu. Somit erkennt die Steuereinheit CTR, daß die Verzöge­ rungszeit der Verzögerungseinheit T erhöht werden muß, und bewirkt über die Steuerleitungen 1, 2 eine entsprechende An­ passung. Stellt der Phasendetektor Δϕ ein Nacheilen der Pha­ se des Ausgangstaktes gegenüber dem Eingangstakt CLK fest, also eine negative Phasendifferenz, gibt er das Steuersignal UP mit einem niedrigen und das Steuersignal DOWN mit einem hohen Pegel an seinem Ausgang aus. Daraufhin erniedrigt die Steuereinheit CTR über die Steuerleitungen 1, 2 die Verzöge­ rungszeit der Verzögerungseinheit T.
Anhand von Fig. 3 wird im folgenden erläutert, auf welche Weise die Verzögerungszeit der Verzögerungseinheit T bei ei­ ner Initialisierung der integrierten Schaltung so eingestellt wird, daß die Phase des Ausgangstaktes am Ausgang OUT mit der Phase des Eingangstaktes CLK am Eingang IN übereinstimmt. Zu Beginn des Einstellvorgangs sind die beiden Multiplexer MUX1, MUX2 in Fig. 1 über die Steuerleitungen 1, 2 von der Steuer­ einheit CTR so angesteuert, daß keines der zweiten Verzöge­ rungselemente I2 und acht der ersten Verzögerungselemente I1 im Signalpfad zwischen dem Eingang IN und dem Ausgang OUT an­ geordnet sind. Fig. 3 zeigt im linken Teil für jeden Ein­ stellschritt die Summe der zweiten Verzögerungszeiten t2 der im Signalpfad befindlichen zweiten Verzögerungselemente I2 und im rechten Teil die Summe der ersten Verzögerungszeiten t1 der sich im Signalpfad befindlichen ersten Verzögerungs­ elemente I1. Die in Fig. 3 zeilenweise eingezeichneten Pfei­ le symbolisieren jeweils die Summe der Verzögerungszeit der jeweils im Signalpfad befindlichen ersten und zweiten Verzö­ gerungselemente I1, I2, die proportional zur Anzahl der im Signalpfad befindlichen ersten beziehungsweise zweiten Verzö­ gerungselemente ist.
Der Einstellvorgang erfolgt zunächst durch Konstanthalten der Anzahl der ersten Verzögerungselemente I1 und durch inkremen­ telle Veränderung der Anzahl der zweiten Verzögerungselemente I2 im Signalpfad. Die Steuereinheit CTR empfängt vom Phasen­ detektor Δϕ die Information, daß die Phase des Ausgangstak­ tes dem Eingangstakt CLK vorauseilt. Daher erhöht sie über die zweite Steuerleitung 2 die Anzahl der zweiten Verzöge­ rungselemente I2 im Signalpfad von Null auf Eins. Der zweite Multiplexer MUX2 verbindet dann den Ausgang des ersten Inver­ ters I2 innerhalb der Reihenschaltung der zweiten Verzöge­ rungselemente mit seinem Ausgang OUT. Anschließend beträgt die Gesamtverzögerungszeit der Verzögerungseinheit T 3t2. So­ lange der Ausgangstakt noch eine positive Phasendifferenz zum Eingangstakt CLK aufweist, erhöht die Steuereinheit CTR die Anzahl der zweiten Verzögerungselemente I2 im Signalpfad, bis sie Vier beträgt. Die Gesamtverzögerungszeit der Verzöge­ rungseinheit T setzt sich dann zusammen aus der Verzögerungs­ zeit 4t2 dieser vier zweiten Verzögerungselemente I2 und der Verzögerungszeit 2t2 = 8t1 der acht ersten Verzögerungsele­ mente I1. Der Phasendetektor Δϕ detektiert nun eine negati­ ve Phasendifferenz, so daß die Steuereinheit CTR von nun an die Anzahl der zweiten Verzögerungselemente I2 auf Vier kon­ stant hält. Gleichzeitig reduziert sie zur Feineinstellung der Phase des Ausgangstaktes die Anzahl der ersten Verzöge­ rungselemente I1 im Signalpfad. Dies geschieht wiederum in­ krementell, bis der Phasendetektor Δϕ wiederum einen Vorzei­ chenwechsel in der Phasendifferenz feststellt. Die weitere Feinregelung erfolgt ausschließlich über eine Veränderung der Anzahl der ersten Verzögerungselemente I1 im Signalpfad.
Da bei diesem Ausführungsbeispiel die Anzahl der zweiten Ver­ zögerungselemente I2 zu Beginn der Einstellung der Verzöge­ rung der Verzögerungseinheit T Null ist, kann die Verzögerung durch die im Signalpfad befindlichen zweiten Verzögerungsele­ mente I2 bis zur Gesamtverzögerungszeit aller zweiten Verzö­ gerungselemente I2 erhöht werden, bevor ihre Anzahl im Si­ gnalpfad konstant gehalten wird. Wie bereits erwähnt, wird die Verzögerungseinheit T in der Praxis eine größere Anzahl von ersten und zweiten Verzögerungselementen I1, I2 aufwei­ sen. Die Anzahl der ersten Verzögerungselemente I1 ist bei diesem Ausführungsbeispiel so gewählt, daß die Summe ihrer Verzögerungszeiten t1 im wesentlichen gleich dem Dreifachen der zweiten Verzögerungszeit t2 ist.
Es ist günstig, wenn die ersten Verzögerungszeit t1 sehr viel kleiner ist als die zweite Verzögerungszeit t2. Dann läßt sich nach einer groben, aber schnell durchzuführenden Vorein­ stellung durch Veränderung der Anzahl der zweiten Verzöge­ rungselemente I2 im Signalpfad in weiteren Schritten eine sehr genaue Einstellung des Istwertes der Verzögerungszeit der Verzögerungseinheit T erreichen.
Zu dem Zeitpunkt, zu dem die Steuereinheit CTR gemäß Fig. 3 die Anzahl der zweiten Verzögerungselemente I2 im Signalpfad auf Vier erhöht, stellt der Phasendetektor Δϕ, wie bereits erwähnt, einen Vorzeichenwechsel der Phasendifferenz fest. Es ist dann möglich, daß die Verzögerungszeit der Verzögerungs­ einheit T nur sehr geringfügig, beispielsweise nur um die er­ ste Verzögerungszeit t1, oder auch sehr stark, beispielsweise um nahezu die zweite Verzögerungszeit t2 zu groß geworden ist. Der letztgenannte Fall ist in Fig. 3 gezeigt. Es wird deutlich, daß die Summe der ersten Verzögerungszeiten t1 al­ ler Verzögerungselemente I1 der Verzögerungseinheit T minde­ stens gleich der zweiten Verzögerungszeit t2 sein muß, um auch diese großen Phasenabweichungen nach dem Konstanthalten der Anzahl der zweiten Verzögerungselemente I2 im Signalpfad ausgleichen zu können.
Die zweite Verzögerungszeit t2 ist so gewählt, daß sie der aufgrund von Temperatureinflüssen sich ergebenden maximalen Schwankungsbreite der Verzögerungszeit der Verzögerungsein­ heit T entspricht. Daher ist es günstig, wenn, wie in Fig. 3 gezeigt, die Summe der ersten Verzögerungszeiten t1 aller er­ sten Verzögerungselemente I1 dem Dreifachen der zweiten Ver­ zögerungszeit t2 entspricht. Dann ist es nämlich möglich, daß Temperatureinflüsse, die sich erst nach dem Konstanthalten der Anzahl der zweiten Verzögerungselemente I2 bemerkbar ma­ chen, sowohl in positiver als auch negativer Richtung allein durch Veränderung der Anzahl der ersten Verzögerungselemente I1 ausgeglichen werden können, da im vorliegenden Fall acht der ersten Verzögerungselemente I2 sich zu Beginn der Ein­ stellung der Verzögerungszeit im Signalpfad befinden und ins­ gesamt zwölf erste Verzögerungselemente vorhanden sind.

Claims (3)

1. Integrierte Schaltung mit einer Verzögerungseinheit (T) und mit einer Steuereinheit (CTR) zum Einstellen der Verzöge­ rung der Verzögerungseinheit,
  • - deren Verzögerungseinheit (T) einen Eingang (IN) zur Zufüh­ rung eines Eingangssignals und einen Ausgang (OUT) zur Aus­ gabe eines gegenüber dem Eingangssignal verzögerten Aus­ gangssignals aufweist,
  • - deren Verzögerungseinheit (T) erste Verzögerungselemente (I1) mit jeweils einer ersten Verzögerungszeit (t1) und zweite Verzögerungselemente (I2) mit jeweils einer zweiten Verzögerungszeit (t2), die größer als die erste Verzöge­ rungszeit (t1) ist, aufweist,
  • - deren Steuereinheit (CTR) zum Einstellen der Verzögerung festlegt, wieviele der ersten (I1) und zweiten (I2) Verzö­ gerungselemente in einem Signalpfad zwischen dem Eingang (IN) und dem Ausgang (OUT) der Verzögerungseinheit (T) in einer Reihenschaltung angeordnet sind,
  • - deren Steuereinheit (CTR) zunächst durch inkrementelles Er­ höhen oder Reduzieren der Anzahl der zweiten Verzögerungs­ elemente (I2) im Signalpfad den Istwert der Verzögerung so­ lange in Richtung eines Sollwertes verändert, bis der Soll­ wert überschritten wird,
  • - deren Steuereinheit (CTR) danach durch inkrementelles Redu­ zieren beziehungsweise Erhöhen der Anzahl der ersten Verzö­ gerungselemente (I1) im Signalpfad den Istwert der Verzöge­ rung so lange in Richtung des Sollwertes verändert, bis der Sollwert erneut überschritten wird,
  • - deren Steuereinheit bei anschließenden Änderungen des Soll­ wertes oder des Istwertes der Verzögerung die Anzahl der ersten Verzögerungselemente (I1) im Signalpfad inkrementell verändert, während sie die Anzahl der zweiten Verzögerungs­ elemente (I2) im Signalpfad konstant hält,
  • - und bei der die Summe der ersten Verzögerungszeiten (t1) aller ersten Verzögerungselemente (I1) wenigstens dreimal so groß ist wie die zweite Verzögerungszeit (t2).
2. Integrierte Schaltung nach Anspruch 1, bei der zu Beginn der Einstellung der Verzögerung die Anzahl der ersten Verzögerungselemente (I1) im Signalpfad so gewählt ist, daß die Summe ihrer ersten Verzögerungszeiten (t1) we­ nigstens gleich der zweiten Verzögerungszeit (t2) und höchs­ tens gleich der Summe der ersten Verzögerungszeiten (t1) al­ ler ersten Verzögerungselemente (I1) abzüglich der zweiten Verzögerungszeit (t2) ist.
3. Integrierte Schaltung nach einem der vorstehenden Ansprü­ che, bei der zu Beginn der Einstellung der Verzögerung entweder keines der oder alle zweiten Verzögerungselemente (I2) im Signalpfad angeordnet sind.
DE19845115A 1998-09-30 1998-09-30 Integrierte Schaltung mit einer einstellbaren Verzögerungseinheit Expired - Fee Related DE19845115C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19845115A DE19845115C2 (de) 1998-09-30 1998-09-30 Integrierte Schaltung mit einer einstellbaren Verzögerungseinheit
US09/408,687 US6194928B1 (en) 1998-09-30 1999-09-30 Integrated circuit with adjustable delay unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19845115A DE19845115C2 (de) 1998-09-30 1998-09-30 Integrierte Schaltung mit einer einstellbaren Verzögerungseinheit

Publications (2)

Publication Number Publication Date
DE19845115A1 DE19845115A1 (de) 2000-04-13
DE19845115C2 true DE19845115C2 (de) 2000-08-31

Family

ID=7882984

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19845115A Expired - Fee Related DE19845115C2 (de) 1998-09-30 1998-09-30 Integrierte Schaltung mit einer einstellbaren Verzögerungseinheit

Country Status (2)

Country Link
US (1) US6194928B1 (de)
DE (1) DE19845115C2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10003532C1 (de) * 2000-01-27 2001-08-16 Siemens Ag Taktgenerator
DE10241982A1 (de) * 2002-09-11 2004-04-01 Infineon Technologies Ag Digitale Signal-Verzögerungs-Einrichtung

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3467446B2 (ja) * 2000-03-30 2003-11-17 Ｎｅｃエレクトロニクス株式会社 デジタル位相制御回路
US7805628B2 (en) * 2001-04-02 2010-09-28 Credence Systems Corporation High resolution clock signal generator
EP1410504A2 (de) * 2001-05-21 2004-04-21 Acuid Corporation Limited Programmierbares, selbstkalibrierendes verzögerungsfeinregelungssystem und verfahren dazu
US6696897B1 (en) * 2002-08-14 2004-02-24 Applied Microcircuits Corp. System and method for voltage controlled oscillator phase interpolation
US7009433B2 (en) * 2003-05-28 2006-03-07 Lattice Semiconductor Corporation Digitally controlled delay cells
US7920665B1 (en) 2005-09-28 2011-04-05 Cypress Semiconductor Corporation Symmetrical range controller circuit and method
US7224199B1 (en) 2005-11-04 2007-05-29 National Semiconductor Corporation Circuit and method for digital delay and circuits incorporating the same
US7495495B2 (en) * 2005-11-17 2009-02-24 Lattice Semiconductor Corporation Digital I/O timing control
US7620839B2 (en) * 2005-12-13 2009-11-17 Lattice Semiconductor Corporation Jitter tolerant delay-locked loop circuit
US7605625B2 (en) * 2007-10-07 2009-10-20 Intel Corporation Device, system and method of delay calibration
US7639054B1 (en) * 2008-01-16 2009-12-29 Altera Corporation Techniques for generating programmable delays
EP2242178A1 (de) * 2009-04-15 2010-10-20 Nxp B.V. Digitalphasenverschiebung zum Vermitteln einer Sollverzögerung an ein Eingangssignal, um ein Ausgangssignal zu erzeugen
US8004329B1 (en) * 2010-03-19 2011-08-23 National Semiconductor Corporation Hardware performance monitor (HPM) with variable resolution for adaptive voltage scaling (AVS) systems
US8572426B2 (en) 2010-05-27 2013-10-29 National Semiconductor Corporation Hardware performance monitor (HPM) with extended resolution for adaptive voltage scaling (AVS) systems

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE6931246U (de) * 1969-08-07 1972-04-13 Schaub Georg Von Elektronische hoeranordnung.
EP0208049A2 (de) * 1985-07-10 1987-01-14 Advantest Corporation Taktgeber
DE4110340C2 (de) * 1990-04-16 1993-11-25 Tektronix Inc Aktive ansteuerbare digitale Verzögerungsschaltung
US5376849A (en) * 1992-12-04 1994-12-27 International Business Machines Corporation High resolution programmable pulse generator employing controllable delay
US5604775A (en) * 1994-09-29 1997-02-18 Nec Corporation Digital phase locked loop having coarse and fine stepsize variable delay lines
US5670904A (en) * 1994-09-21 1997-09-23 Sgs-Thomson Microelectronics S.R.L. Programmable digital delay unit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5451894A (en) 1993-02-24 1995-09-19 Advanced Micro Devices, Inc. Digital full range rotating phase shifter
US5552726A (en) * 1993-05-05 1996-09-03 Texas Instruments Incorporated High resolution digital phase locked loop with automatic recovery logic
KR100237567B1 (ko) * 1997-05-07 2000-01-15 김영환 지연잠금 회로
US6069506A (en) * 1998-05-20 2000-05-30 Micron Technology, Inc. Method and apparatus for improving the performance of digital delay locked loop circuits
US6100735A (en) * 1998-11-19 2000-08-08 Centillium Communications, Inc. Segmented dual delay-locked loop for precise variable-phase clock generation

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE6931246U (de) * 1969-08-07 1972-04-13 Schaub Georg Von Elektronische hoeranordnung.
EP0208049A2 (de) * 1985-07-10 1987-01-14 Advantest Corporation Taktgeber
DE4110340C2 (de) * 1990-04-16 1993-11-25 Tektronix Inc Aktive ansteuerbare digitale Verzögerungsschaltung
US5376849A (en) * 1992-12-04 1994-12-27 International Business Machines Corporation High resolution programmable pulse generator employing controllable delay
US5670904A (en) * 1994-09-21 1997-09-23 Sgs-Thomson Microelectronics S.R.L. Programmable digital delay unit
US5604775A (en) * 1994-09-29 1997-02-18 Nec Corporation Digital phase locked loop having coarse and fine stepsize variable delay lines

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10003532C1 (de) * 2000-01-27 2001-08-16 Siemens Ag Taktgenerator
DE10241982A1 (de) * 2002-09-11 2004-04-01 Infineon Technologies Ag Digitale Signal-Verzögerungs-Einrichtung
DE10241982B4 (de) * 2002-09-11 2004-10-07 Infineon Technologies Ag Digitale Signal-Verzögerungs-Einrichtung
US6906569B2 (en) 2002-09-11 2005-06-14 Infineon Technologies Ag Digital signal delay device

Also Published As

Publication number Publication date
US6194928B1 (en) 2001-02-27
DE19845115A1 (de) 2000-04-13

Similar Documents

Publication Publication Date Title
DE19845115C2 (de) Integrierte Schaltung mit einer einstellbaren Verzögerungseinheit
DE69113083T2 (de) Digitale Taktpufferschaltung mit regelbarer Verzögerung.
DE69822479T2 (de) Impedanzsteuerungsschaltung
DE102005008151B4 (de) DLL-Schaltkreis zum Bereitstellen einer einstellbaren Phasenbeziehung zu einem periodischen Eingangssignal
DE102008064766B3 (de) Schaltungsanordnung und Verfahren zum Überwachen einer Versorgungsspannung
DE10320794B3 (de) Vorrichtung und Verfahren zur Korrektur des Tastverhältnisses eines Taktsignals
DE69520960T2 (de) Zeitgeber für ein automatisches testsystem mit hohen datenraten
DE3427669C2 (de) Signalverarbeitungsschaltung
DE10320792B3 (de) Vorrichtung zur Synchronisation von Taktsignalen
DE68915732T2 (de) Verfahren und Anordnung zur automatischen Phasenregelung in einer Phasenregelschleife.
DE4205346C2 (de) Taktgeber
DE60221893T2 (de) Digital gesteuerte pulsbreiteneinstellungschaltung
EP0590323A1 (de) Filter zur Einstellung der Bandbreite eines Regelkreises
DE102006002735B3 (de) Vorrichtung zur Korrektur des Tastverhältnisses in einem Taktsignal
EP0213584B1 (de) Schaltungsanordnung mit einer matrixförmigen Speicheranordnung zur variabel einstellbaren Verzögerung digitaler Signale
DE2717383A1 (de) Schaltungsanordnung zur regelung des bremsdruckes in der einsteuerphase bei blockiergeschuetzten fahrzeugbremsanlagen
DE10313026B4 (de) Vorrichtung mit Phasenregelkreis und Phasenverzögerung sowie Verfahren zum Erzeugen eines Taktsignals
DE3715163A1 (de) Elektrische pruefschaltung
DE102004001030B4 (de) Verschachtelte Hochauflösungsverzögerungskette
DE3843261A1 (de) Schaltungsanordnung zur steuerung der phase eines taktsignals
EP0463206B1 (de) Verfahren zum Messen kleiner Phasendifferenzen und Schaltungsanordnung zur Durchführung des Verfahrens
DE69330976T2 (de) Regelungsmethode zur Erreichung eines Sollwertes
DE3240175A1 (de) Adaptives analog/digital-konvertersystem
EP0735679B1 (de) Flankendetektor
DE10306619B4 (de) DLL-Schaltung zur Stabilisierung der Einschwingphase

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee