DE3924503C2 - - Google Patents

Description

Die Erfindung bezieht sich auf einen hochgenauen Digital/Analog-Umsetzer, insbesondere für die Anwendung in rückgekoppelten Anordnungen zur A/D- oder D/A-Umsetzung gemäß Oberbegriff des Patentanspruches 1.

In diesen Systemen, sog. "interpolative Umsetzer", welche z. B. zur hochgenauen Audio-Signalverarbeitung eingesetzt werden können, wird ein D/A-Umsetzer geringer Wortlänge, aber sehr hoher Genauigkeit des das anliegende Digitalwort repräsentierenden analogen Strom- oder Spannungswertes benötigt. Darüber hinaus muß die Umsetzungszeit sehr klein sein, da diese Systeme mit Überabtastung arbeiten (typisch einige MHz) und in der Rückkopplungsschleife aus Stabilitätsgründen die Totzeit minimiert werden muß.

Tewksbury hat 1978 in dem Aufsatz "Oversampled, Linear Predictive and Noise-Shaping Coders of Order N < 1", IEEE Trans. on Circuits and Systems 25, S. 436- 447, eine sehr einfache Realisierung des in der Rückkopplungsschleife eines interpolativen A/D-Umsetzers benötigten D/A-Umsetzers vorgeschlagen. Dieser arbeitet im Prinzip so, daß die von TTL-Flipflops gelieferten digitalen Ausgangssignale direkt über parallel angeordnete Widerstände mit Hilfe eines Operationsverstärkers aufsummiert werden. Von Adams ("Design and Implementation of an Audio 18 Bit Analog-to-Digital Converter Using Oversampling Techniques", JAES, Vol. 34, März 1986, 153-166) wurde dieser Vorschlag aufgegriffen und praktisch erprobt. Der entscheidende Nachteil dieser Methode besteht darin, daß die Genauigkeit des analogen Ausgangssignals durch Abweichungen der vorhandenen TTL-Signale von einer idealen Rechteckform beeinträchtigt wird (Einschwingvorgänge beim Umschalten, Unsymmetrie, Rauschen), so daß dadurch die erzielbare Gesamtgenauigkeit auf etwa 17-18 Bit begrenzt ist.

Aufgabe der vorliegenden Erfindung war es deshalb, einen schnellen, hochgenauen Digital/Analog-Umsetzer der eingangs genannten Art anzugeben, welcher eine Realisierung insbesondere eines rückgekoppelten A/D- oder D/A-Umsetzers mit einer höheren Gesamtgenauigkeit und mit vertretbarem Aufwand zuläßt.

Die Aufgabe wurde gelöst durch die Merkmale des Anspruchs 1. Vorteilhafte Ausbildungen der Erfindung ergeben sich durch die Unteransprüche.

Das Prinzip des vorliegenden hochgenauen D/A-Umsetzers besteht darin, daß ein binäres Digitalwort der Länge w in einen analogen Strom- oder Spannungswert überführt wird, indem über eine Dekoderschaltung 2^w-1 Stromschalter angesteuert werden, welche zum Schalten von jeweils gleichen Strömen vorgesehen sind, völlig gleich aufgebaut sind und eine hohe Genauigkeit aufweisen, und wobei 0m2^w-1 und m ε N ist, wenn m der Zahlenwert des umzusetzenden Digitalwortes ist.

Es ergeben sich folgende Vorteile gegenüber einer üblichen Realisierung mit gewichteten Stromquellen (R-2R-Leiternetzwerk):

• 1. Bei Umsetzern mit R-2R-Leiternetzwerk muß die Genauigkeit der Widerstände, welche die höherwertigen Bits repräsentieren, der zu erzielenden Gesamtgenauigkeit entsprechen. Daher ist ein hoher Abgleichaufwand erforderlich; maximal 18 Bit sind derzeit erreichbar. Demgegenüber sind die hier gestellten Toleranzanforderungen an die Genauigkeit der 2^w-1 Teilströme geringer, weil der einzelne Teilstrom nur einen Beitrag von jeweils einem LSB (Least Significant Bit) bezogen auf die Wortlänge w liefert. So wird z. B. bei w = 6 eine Genauigkeit von 20 Bit bezogen auf Vollaussteuerung erreicht, wenn die Teilströme entsprechend einer Genauigkeit von 14 Bit übereinstimmen.
• 2. Bei üblichen D/A-Umsetzern mit R-2R-Netzwerk treten sogenannte "Glitches" auf, das sind Amplitudensprünge, hervorgerufen durch unzulässige Zustände bei den Übergängen der umzusetzenden Digitalwerte von einem zum nächsten Taktzeitpunkt. Besonders kritisch ist dies bei Nulldurchgängen, wenn z. B. von einem Codewort 011 111 auf ein Codewort 100 000 gewechselt wird. Ein einziges falsch umgeklapptes Bit erzeugt hierbei eine Störamplitude, die ungleich größer ist als das Signal. Die Vorteile des vorliegenden hochgenauen Digital/Analog-Umsetzers liegen darin, daß aufgrund der Schaltung von gleichgewichtigen Strömen ein "Glitch" nur eine größte Fehleramplitude erzeugen kann, die der momentanen Änderung der Signalamplitude entspricht. Der Einsatz eines "Deglitchers" (analoge Halteschaltung) am Ausgang ist nicht möglich, da dadurch die Umsetzungszeit unzulässig erhöht würde.

Der erfindungsgemäße D/A-Umsetzer benutzt ein Verfahren, das etwa der Umkehrung des Zählverfahrens entspricht (letzteres ist beschrieben in "Neue Prinzipien zur Analog-Digital-Umwandlung und deren optimale Auslegung" von Karl Euler, Frequenz Bd. 17/1963 Nr. 10, S. 364 ff.). Daß ein solcher erfindungsgemäßer oder ihm ähnlicher D/A-Umsetzer bisher nicht realisiert wurde, lag wohl mit an den Gründen, daß ein solcher Umsetzer bei Ausführung in diskreter Schaltungstechnik sehr teuer, voluminös und energiefressend ausgefallen wäre.

Durch eine immer weitergehende Verfeinerung und Miniaturisierung der Hochintegrationsschaltungstechnik werden diese Hemmschwellen jedoch so stark erniedrigt, daß ein als Chip-Baustein realisierter erfindungsgemäßer Umsetzer nicht teuer ist, viel Platz und Energie einspart und darüber hinaus sehr kleine Toleranzen und damit hohe Genauigkeit aufweist.

Es folgt die Beschreibung der Erfindung anhand der Figuren.

Die Fig. 1 zeigt das Prinzip des D/A-Umsetzers.

Die Fig. 2 gibt den Aufbau des Dekoderteils wieder.

In der Fig. 3 sind die Wahrheitstafeln für den Dekoder 1 bzw. Dekoder 2 wiedergegeben.

Fig. 4 beinhaltet das Schaltbild eines Stromschalters im Detail.

Fig. 5 gibt das Blockschaltbild eines interpolativen A/D-Umsetzers wieder, in dessen Rückkoppelschleife ein D/A-Umsetzer eingefügt ist.

In Fig. 6 ist das Blockschaltbild einer D/A-Umsetzer-Anordnung mit Rückkoppelschleife und Quantisierer aufgezeichnet.

Aus Fig. 1 geht das Prinzip des D/A-Umsetzers hervor. Links steht das digitale Eingangswort an den Eingängen A0 bis A5 an, welches durch den Dekoder mit 63 Ausgängen B1 bis B63 dekodiert wird. Jede dieser 2^w-1 = 63 Stufen mit w = 6 wird durch eine eigene Stromquelle I₀ mittels Stromschalter, wie das 6-Bit-Eingangswort als Zahl angibt. Die analoge Ausgangsspannung entspricht dann der Summe dieser Ströme, multipliziert mit dem Wert des Widerstandes R im Gegenkopplungszweig des Ausgangsoperationsverstärkers.

Aus Fig. 2 ist erkennbar, daß je acht Stromquellen von einer identischen Dekoderschaltung angesteuert werden, nämlich dem Dekoder 2, diese wiederum von einem weiteren Dekoder, Dekoder 1, welcher die oberen drei Bits 4, 5, 6 verarbeitet.

In Fig. 3 sind die zugehörigen Wahrheitstafeln gezeigt. Über einen Taktimpuls werden die Ausgangsregister aktiviert. Diese sind erforderlich, weil in der Dekoderschaltung unterschiedliche Laufzeiten auftreten.

Die Realisierung der Dekoder kann sowohl mit TTL-Bausteinen als auch mittels PAL erfolgen.

Fig. 4 zeigt die Schaltungsanordnung der Stromschalter. Die Schaltung benötigt keinen Feinabgleich durch Trimmwiderstände. Im Zusammenhang mit dem Einsatz des D/A-Umsetzers in einem rückgekoppelten System zur hochgenauen A/D-Umsetzung (Fig. 5) wird eine Genauigkeit der Teilströme I₀ = 0,32 mA von 0,01% gefordert. Dazu muß der Widerstand R₁ eine Toleranz von 0,005% und den Temperaturkoeffizienten 2,5 ppm aufweisen, geeignet ist z. B. Vishay Typ 102. Aufgrund der hohen Anforderungen an die Präzision des Operationsverstärkers IC1 (Offset <50 µV bei kleinem Drift, hohe DC-Verstärkung) wurde der Typ PMI 0P07 E gewählt.

In Fig. 5 ist der erfindungsgemäße D/A-Umsetzer in der Rückkoppelschleife einer A/D-Umsetzer-Anordnung eingesetzt. Das analoge Eingangssignal V₀(t) gelangt über ein Schleifenfilter mit der Übertragungsfunktion H_c(s) auf einen inneren A/D- Umsetzer der Wortlänge w = 6 Bit, welcher mit Überabtastung arbeitet und das Digitalsignal y(k) erzeugt. Dieses wird über den erfindungsgemäßen D/A-Umsetzer auf den Eingang des Schleifenfilters zurückgekoppelt. Die Differenz seines Ausgangssignals und des analogen Eingangssignals bildet das Eingangssignal des Schleifenfilters. Das Signal y(k) wird über ein Dezimationsfilter mit der Übertragungsfunktion H₁(z) geführt. Am Ausgang steht nach Reduzierung der Abtastrate um den Faktor r das gewünschte Signal y₁(k) zur Verfügung.

Die Fig. 6 zeigt den erfindungsgemäßen Digital/Analog-Umsetzer in einer D/A-Umsetzer-Anordnung. Das eingangsseitige Digitalsignal mit der Abtastrate 46,8 kHz wird über ein Interpolationsfilter mit der Übertragungsfunktion H(z) geführt, wodurch eine Überabtastung von beispielsweise r = 64 erzielt wird. Die digitale Weiterverarbeitung erfolgt dann mit der Taktfrequenz 3 MHz. Die Differenz des überabgetasteten Signals y(k) und des Ausgangssignals eines Quantisierers Q wird auf ein digitales Schleifenfilter mit der Übertragungsfunktion H_s(z) gegeben, welches das Eingangssignal des Quantisierers bereitstellt. Durch diese "Noise Shaping"-Struktur wird das durch den Quantisierer eingespeiste Rauschen im Nutzfrequenzbereich stark unterdrückt. Das Quantisiererausgangssignal wird nun dem erfindungsgemäßen Digital/Analog-Umsetzer zugeführt, welcher ebenso wie der Quantisierer mit w = 6 Bit arbeitet, so daß das Quantisierungsrauschen unverändert bleibt, d. h. eine stark reduzierte Leistung im Nutzfrequenzbereich aufweist. Das Analogtiefpaßfilter mit der Übertragungsfunktion H_T(s) unterdrückt die Rauschleistung außerhalb des Nutzbandes. Unter der Voraussetzung, daß die Wortlänge der digitalen Eingangswerte y₁(k) größer 20 Bit beträgt, ist am Ausgang ein Signal-/Geräuschverhältnis von mehr als 120 dB erzielbar.

Claims (7)

1. Hochgenauer D/A-Umsetzer mit Dekoder und Stromschaltern, zur Umsetzung eines binären Digitalwortes der Länge w in einen analogen Strom- oder Spannungswert, wobei von den Stromschaltern geschaltete Ströme addiert werden, dadurch gekennzeichnet, daß die verwendeten Stromschalter jeweils eine hohe und gleiche Genauigkeit aufweisen,
daß die Stromschalter jeweils die gleiche Schaltungsanordnung mit gleichen Bauelementen aufweisen und entsprechend der vorgegebenen maximalen Ungenauigkeitstoleranz gleiche Ströme zu schalten imstande sind,
daß insgesamt 2^w-1 Stromschalter vorgesehen sind und
daß durch den Dekoder m von diesen 2^w-1 Stromschaltern aktiviert werden, mit 0 m 2^w-1 und m ε N, wenn m der Zahlenwert des umzusetzenden Digitalwortes ist.

2. Digital/Analog-Umsetzer nach Anspruch 1, dadurch gekennzeichnet, daß 2^w-1 Speicherzellen vorgesehen sind, daß zwischen dem Dekoder und den Stromschaltern jeweils eine Speicherzelle eingefügt ist, die durch den Dekoder einspeicherbar und durch die jeweils der zugeordnete Stromschalter ansteuerbar ist.

3. Digital/Analog-Umsetzer nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die von den Stromschaltern geschalteten Ströme mittels hochpräziser Widerstände der Genauigkeit 0,005% festgelegt werden und daß die Wortlänge zu w = 6 gewählt wird.

4. Digital/Analog-Umsetzer nach Anspruch 3, dadurch gekennzeichnet, daß der Dekoder zweistufig realisiert ist, daß die erste Stufe durch einen ersten Dekoder (1) gebildet wird, der die drei oberen Bits 4-6 dekodiert und sieben Ausgänge (A1, . . ., A7) aufweist, daß die zweite Stufe durch acht gleiche Dekoder (2) gebildet wird, wobei jeder dieser Dekoder fünf Eingänge (1, 2, 3, A0, A1) aufweist, die drei unteren Bits 1-3 dekodiert und acht Ausgänge (B1, . . ., B8; . . .; B57, . . ., B64) aufweist und wobei drei Eingänge (1, 2, 3) mit den drei unteren Bits beaufschlagt sind, und die beiden anderen Eingänge (A0, A1) jeweils mit zwei der sieben Ausgänge des ersten Dekoders oder mit dem Pol einer Versorgungsspannung verbunden sind.

5. Digital/Analog-Umsetzer nach Anspruch 4, dadurch gekennzeichnet, daß der Dekoder 1 nach folgender Wahrheitstabelle und die Dekoder 2 nach der folgenden Wahrheitstabelle arbeiten:

6. Digital/Analog-Umsetzer nach einem der vorhergehenden Ansprüche, gekennzeichnet durch den Einsatz in einer Digital/Analog-Umsetzer-Anordnung, bei der das umzusetzende Digitalsignal mittels eines digitalen Interpolationsfilters überabgetastet wird, anschließend über ein Additionsglied einer Schleife zugeführt wird, die aus einer Ringkaskade eines digitalen Schleifenfilters und eines Quantisierers Q besteht, dessen Ausgang invertiert auf den Schleifenfiltereingang zurückgeführt und direkt auf den Digital/Analog- Umsetzer-Eingang geführt wird, und wobei der Ausgang des Digital/Analog-Umsetzers mittels analogem Tiefpaßfilter gefiltert wird.

7. Digital-Analog-Umsetzer nach einem der vorhergehenden Ansprüche, gekennzeichnet durch den Einsatz in der Rückkoppelschleife einer Analog/Digital- Umsetzer-Anordnung, wobei die Rückkoppelschleife aus der Kaskade eines Schleifenfilters, des Digital/Analog-Umsetzers und eines Analog/Digital- Umsetzers besteht, wobei die Differenz aus dem analogen Eingangssignal und dem Ausgangssignal des D/A-Umsetzers dem Schleifenfiltereingang zugeführt wird und die Umsetzer bezüglich des bandbegrenzten Eingangssignals mit Überabtastung betrieben werden.