DE10310081A1

DE10310081A1 - Mehrfinger-Chipausgangstreiber mit Einzel-Pegelumsetzer

Info

Publication number: DE10310081A1
Application number: DE10310081A
Authority: DE
Inventors: John A Fifield; Wolfgang Hokenmaier
Original assignee: Infineon Technologies AG; International Business Machines Corp
Current assignee: Qimonda AG; International Business Machines Corp
Priority date: 2002-03-07
Filing date: 2003-03-07
Publication date: 2003-09-25
Also published as: US20030169069A1; US6667633B2

Abstract

Ein Mehrfinger-Chipausgangstreiber (OCD) besitzt einen Einzel-Pegelumsetzer für jeden der mehreren PFET-Finger und NFET-Finger, die die Änderung der Impedanz des OCD ermöglichen, um sie an die Impedanz einer angesteuerten Last anzupassen. Mehrere PFET- und NFET-Fingerauswahlvorrichtungen werden verwendet, um verschiedene Kombinationen von Ausgangs-FETs und Lastwiderstandsfingern zu wählen, um ein Ausgangssignal mit einem gewünschten Impedanzpegel anzusteuern. Die Lastwiderstände sind hinsichtlich ihres Ohmschen Wertes auf die Größe des Ausgangsfingers, mit dem sie verbunden sind, skaliert. In dieser Konfiguration wird in jeder Treiberstufe (Finger) ein konstantes Verhältnis der FET-Impedanz zum Lastwiderstand aufrechterhalten. Durch Auswählen verschiedener Kombinationen von Fingern können verschiedene Treiberimpedanzen gewählt werden.

Description

Die Erfindung betrifft allgemein Chipausgangs- Treiberschaltungen ( = OCD = Off Chip Treiber) und insbesondere OCD-Schaltungen mit programmierbarer variabler Impedanz.

In elektrischen Systemen werden Ausgangstreiber verwendet, um Eingangs/Ausgangs-Vorrichtungen (E/A-Vorrichtungen) oder ähnliche Lasten anzusteuern. Für eine effiziente Leistungsübertragung ist es wichtig, dass die Impedanz des Treibers genau an die Impedanz der Last angepaßt ist, wobei die Last die Impedanz der angesteuerten Vorrichtung sowie die Impedanz der Übertragungsleitung umfaßt. Jeder Ausgangstreiber besitzt eine bestimmte Spannungs/Impedanz-Kennlinie, die an die Stärke der Übertragungsleitung angepaßt ist, wobei die E/A-Vorrichtung durch diesen bestimmten Treiber angesteuert wird. Somit erfordern E/A-Vorrichtungen mit niedriger Ansteuerungsstärke einen Ausgangstreiber mit hoher Impedanz, während E/A-Vorrichtungen mit hoher Stärke einen Treiber mit niedriger Impedanz erfordern. Da jeder Ausgangstreiber typischerweise nur einen einzigen Impedanznennwert hat, würde ein Ausgangstreiber, der eine Last ansteuert, die von jener verschieden ist, für die er entworfen ist, zu einer Stärke führen, die im Vergleich zu der geforderten Stärke zu hoch oder zu niedrig wäre.

Hochleistungs-Ausgangstreiberschaltungen erfordern eine sorgfältige Steuerung sowohl der Stromschalt- als auch der Ausgangsimpedanz-Kennlinien. Die erste Forderung, die gewöhnlich als dI/dT-Steuerung bezeichnet wird, erfordert das Einschalten des Treibers während einer bestimmten Zeitspanne oder das Einschalten mehrerer Stufen des Treibers nacheinander. Solche Ausgangsstrom-Steuertechniken sind notwendig, um das chipinterne induktive Rauschen minimal zu machen, das aufgrund der hohen Stromanforderungen der Ausgangstreiberschaltungen während des Schaltens auftritt. Die Treiberimpedanzanforderungen führen zu Treibern mit "programmierbarer Impedanz", deren Ausgangswiderstand unter Verwendung komplizierter digitaler Steuerungen geändert wird. Diese Impedanzanpassung ist notwendig, um Signalverschlechterungen aufgrund von Busreflexionen bei hohen Frequenzen zu vermeiden, wenn der Ausgangsdatenbus als eine Übertragungsleitung dient.

Mit der Abnahme der Produktzykluszeiten müssen die Aspekte der Stromsteuerung und des Entwurfs mit programmierbarer Impedanz für Ausgangstreiber sorgfältig berücksichtigt werden, um eine Begrenzung der Leistung des Treibers zu vermeiden. Es sind OCDs mit variabler Impedanz notwendig geworden, da sich E/A-Busarchitekturen von einer Einzeldatenrate ( = SDR = Single Data Rate) von 66 MHz zu 133 MHz und höheren Doppeldatenraten-Systemen ( = DDR = Double Data Rate) entwickelt haben.

Einfache OCDs mit programmierbarer Impedanz des Standes der Technik enthielten einfach mehrere Chipausgangs- Treiber mit fester Impedanz, die parallelgeschaltet waren, wobei jeder Treiber im Gebiet gewöhnlich als "Finger" bezeichnet wird. Durch Freigeben oder Sperren einer ausgewählten Anzahl von Fingern, gewöhnlich mittels eines Steuerwortes, wird die kombinierte Impedanz des OCD geändert. Bei diesem Lösungsweg bestehen mehrere Probleme, etwa der Bedarf an mehreren Pegelumsetzern (LT) für Datensignale und für die Steuerung. Einerseits muß die Treiberimpedanz von einem Steuerwort inkrementierend geändert werden und einen großen Impedanzbereich abdecken. Andererseits ist es schwierig, die Impedanzlinearität über Vdq in Abhängigkeit von der Anzahl der ausgewählten Finger beizubehalten. Ein idealer Ausgangstreiber mit Vdq-Linearität würde die Impedanzkennlinie eines Widerstandes haben. Das heißt, dass der Strom, den er liefert oder den er zieht, zu der Spannung über dem DQ-Ausgangsstift direkt proportional wäre. In einem solchen idealen Treiber würde Vdq = Rdq × Idq gelten. Praktische Ausgangstreiber des Standes der Technik sind jedoch aus Transistoren konstruiert, die einen linearen und einen gesättigten Betriebsbereich haben. Wenn der Ausgangstransistor im linearen Bereich mit einer Vorspannung beaufschlagt wird, sind die DQ-Strom- und die DQ- Spannungskennlinien im wesentlichen linear. An den Rändern dieses linearen Bereichs tritt der Transistor jedoch in eine Sättigung ein, so dass sich der Strom nicht proportional zur Spannung ändert und die Ausgangsimpedanz um mehrere Größenordnungen ansteigt. Es ist daher wünschenswert, dass ein OCD eine vorhersagbar kleine prozentuale Änderung der Impedanz in seinem Vdq- Bereich und daher eine hochgradige Linearität besitzt. Es ist außerdem wünschenswert, dass diese prozentuale Impedanzänderung unabhängig von der Anzahl der ausgewählten Finger konstant ist. Mit anderen Worten, wenn sich bei einer 7 Ω-Einstellung die Impedanz um 2% ändert, ändert sie sich für eine 17 Ω-Einstellung vorzugsweise um 2%.

Abriss der Erfindung

Die Erfindung ist auf einen Mehrfinger-Chipausgangstreiber (MEHRFINGER-OCD) mit einem Einzel-Pegelumsetzer für jeden von mehreren PFET-Fingern und von NFET-Fingern, die eine Änderung der Impedanz des OCD ermöglichen, um die Impedanz einer getriebenen Last anzupassen, gerichtet. Ein DATAIN-Eingangssignal mit VSS-VDD-Pegel wird sowohl an einen PFET-Pegelumsetzer (Shifter) als auch an einen NFET-Pegelumsetzer geliefert. Der PFET-Pegelumsetzer setzt das DATAIN-Signal in einen VDDQ-Pegel um, während der NFET-Pegelumsetzer das DATAIN-Signal in einen VSSQ- Pegel umsetzt. Die Pegelumsetzer können entweder eine einzelne Stufe oder zwei Stufen umfassen. In dem einstufigen Umsetzer wird das DATAIN-Signal in einem ersten Zwischenspeicher gespeichert, der durch PFET-Pull- Up-Vorrichtungen und NFET-Pull-Down-Vorrichtungen gebildet ist, wobei die NFETs so bemessen sind, dass sie die PFETs hinsichtlich der Leistung übertreffen. Folglich wird ein DATAIN-Signal mit einem Hochpegel von 1 Volt in einen VDDQ-Pegel von 3 Volt umgesetzt, da die Drains der PFETs auf der VDDQ-Spannung von 3 Volt liegen. Ein TRIP- Eingangssignal führt eine Freigabefunktion aus, die auf einem logischen Tiefpegel liegen muß, damit der Zwischenspeicher das DATAIN-Signal akzeptiert. Der zweistufige Umsetzer arbeitet weitgehend in der gleichen Weise wie der oben beschriebene einstufige Umsetzer, um den DATAIN- Pegel von 1 Volt (VDD) in den VDDQ-Pegel von 3 Volt umzusetzen. Weiterhin wird anschließend ein VSS-Massepegel durch einen zweiten Zwischenspeicher in einen VSSQ- Massepegel umgesetzt, so dass das Ausgangssignal auf einen Pegel zwischen dem VSSQ-Pegel und dem VDDQ-Pegel bezogen ist.

Es können mehrere PFET- und NFET-Finger-Auswahlvorrichtungen verwendet werden, um verschiedene Kombinationen von Ausgangs-FETs und von Lastwiderstand-Finger-Kombinationen auszuwählen, um das VDDQ-VSSQ-Ausgangssignal auf einen gewünschten Impedanzpegel zu steuern. Die Lastwiderstände sind in Ohmschen Werten auf die Größe des Ausgangsfingers, mit dem sie verbunden sind, skaliert. In dieser Konfiguration wird in jeder Treiberstufe (Finger) ein konstantes Verhältnis zwischen der FET-Impedanz (die von der FET-Breite abhängt) und dem Lastwiderstand aufrechterhalten. Durch Auswählen verschiedener Kombinationen von Fingern können verschiedene Treiberimpedanzen gewählt werden.

Weitere Merkmale und Vorteile der Erfindung werden deutlich beim Lesen der folgenden Beschreibung bevorzugter Ausführungsformen, die auf die Zeichnungen Bezug nimmt; es zeigen:
Fig. 1 einen Schaltplan der programmierbaren Chipausgangstreiberschaltung (OCD-Schaltung) gemäß der Erfindung;
Fig. 2 einen Schaltplan der Ausgangs-FETs und der Lastwiderstand-Schaltung;
Fig. 3 einen Schaltplan der PFET-Pegelumsetzer;
Fig. 4 einen Schaltplan der NFET-Pegelumsetzer;
Fig. 5 ein Diagramm der OCD-PFET-Impedanzkurven für die verschiedenen Kombinationen ausgewählter Finger; und
Fig. 6 ein Diagramm der OCD-NFET-Impedanzkurven für die verschiedenen Kombinationen ausgewählter Finger.
Mit Bezug auf die Zeichnungen, insbesondere auf Fig. 1; ist ein Schaltplan der programmierbaren Chipausgangstreiberschaltung gemäß der Erfindung gezeigt, die allgemein mit dem Bezugszeichen 10 bezeichnet ist. Die OCD 10 setzt ein Datensignal DATAIN 12 in ein Ausgangstreibersignal DQ 14 mit einer gewünschten Impedanzkennlinie um. Da das Eingangssignal DATAIN 12 typischerweise einen logischen Spannungspegel besitzt, der von jenem verschieden ist, der durch die anzusteuernde Vorrichtung erkannt wird, sind Pegelumsetzer (Shifter) erforderlich. Hierbei wird ein Paar von Pegelumsetzern verwendet, die einen PFET- Pegelumsetzer 16 und einen NFET-Pegelumsetzer 18 umfassen. Beispielsweise können die Logikpegel des Eingangssignals DATAIN 12 auf VDD und auf Masse bezogen sein, wobei VDD eine logische "1" von 1,9 Volt repräsentiert. Dies muss in ein auf VDDQ und Masse bezogenes Logiksignal umgesetzt werden, wobei VDDQ eine logische "1" von 3,3 Volt repräsentiert. Einzelheiten des PFET-Pegelumsetzers 16 und des NFET-Pegelumsetzers 18 sind mit Bezug auf die Fig. 3 bzw. 4 angegeben.
Wie weiterhin in Fig. 1 gezeigt ist, liefert der Ausgang 30 des PFET-Pegelumsetzers 16 ein Signal an gemeinsame Gate-Knoten mehrerer PFET-Wiederherstellungsvorrichtungen 34. Wie gezeigt sind vier PFET-Wiederherstellungsvorrichtungen 34 vorhanden, eine für jeden Pull-Up-Finger, der zwischen VDDQ und die PFET-Gate-Leitungen 40 3 geschaltet ist. Der Ausgang 14 wird durch Halten der PFET-Gate-Leitungen 40 _0-3 auf VDDQ und durch Halten der NFET-Gates 52 _0-3 auf VSSQ in einem Dreifachzustand (Tristate) gehalten. Wenn die Pegelumsetzer 16 und 18 durch ein Tristate-Signal TRIP in der Tristate-Position gehalten werden, gibt der PFET-Pegelumsetzer 16 auf die Leitung 30 ein VSS-Signal aus. Dadurch werden die PFET- Wiederherstellungsvorrichtungen 34 freigegeben und die PFET-Gate-Leitungen 40 _0-3 auf VDDQ getrieben. Ebenso gibt der NFET-Pegelumsetzer 18 im Dreifachzustand einen VDDQ- Pegel aus, wodurch die NFET-Wiederherstellungsvorrichtungen 50 freigegeben werden und die NFET-Gate-Leitungen 52 _0-3 auf VSSQ getrieben werden.
Im aktiven Betrieb wird das TRIP-Signal deaktiviert und wird das DATAIN-Signal für einen "1"-Datentyp auf einen VDDQ-Pegel auf der Leitung 42 oder für einen "0"-Datentyp auf einen VSSQ-Pegel auf der Leitung 42 umsetzt. Die PFET-Finger-Auswahlleitungen 20 _0-3 und die NFET-Fingerauswahlleitungen 22 _0-3 werden für eine gewünschte Pull- Up- bzw. Pull-Down-Ausgangsimpedanz freigegeben oder gesperrt. Bei einem hohen Zustand an einer PFET-Auswahlvorrichtung 38 wird ein PFET-Gatter 40 _0-3 über die Pull- Down-Vorrichtung 36 mit VSS verbunden, wenn die Pegelumsetzer-Ausgangsleitung 30 auf VDDQ liegt. Ein freigegebener PFET-Finger in der Ausgangs- FET/Lastwiderstand-Gruppe 24 steuert das Ausgangssignal DQ 14 auf VDDQ an.
In ähnlicher Weise werden NFET-Auswahlleitungen 22 _0-3 für eine gewünschte Pull-Down-Impedanz freigegeben oder gesperrt, wobei eine ausgewählte NFET-Gate-Leitung 52 _0-3 über die Vorrichtung 46 freigegeben wird, wenn der NFET- Pegelumsetzer auf der Leitung 42 einen VSSQ-Pegel ausgibt, wenn sie über die Pull-Up-Vorrichtung 48 mit VDDQ verbunden wird. Ausgewählte NFET-Finger in Ausgangs- FETs 24 steuern den DQ-Ausgang 14 auf VSSQ. Wenn sich die FET-Auswahlleitungen 20 und 22 in ihrem gesperrten Zustand befänden, blieben die entsprechenden PFET-Gate- Leitungen 40 und NFET-Gate-Leitungen 52 schwebend, ohne dass ein Wiederherstellungspfad oder ein Freigabepfad leitend wäre. Schwebende Knoten sind nicht vorhersagbar, um die Betriebsfähigkeit und die Zuverlässigkeit sicherzustellen, außerdem werden PFET-Klemmen 26 und NFET- Klemmen 28 mit Signalen 20 _0-3 bzw. 22 _0-3 decodiert, um ein nicht verwendetes Ausgangs-Gate 40 oder 52 auf seinem eigentlichen Tristate-Pegel festzuklemmen.
Fig. 2 ist ein Schaltplan der Ausgangs-FETs und der Lastwiderstandsschaltung 24. Die Lastwiderstände 58, 60, 62 und 64 sind hinsichtlich ihrer Ohmschen Werte auf die Größe des Ausgangsfingers, an den sie angeschlossen sind, skaliert. Beispielsweise sind in Fig. 2 mit den vier Ausgangs-NFET/PFET-Paaren 56 _0-3 und 54 _0-3 Widerstände mit 72 Ω, 36 Ω, 18 Ω bzw. 9 Ω verbunden. Gemäß einem Merkmal der Erfindung ist eine Ausgangsvorrichtung mit einer vorgegebenen Ansteuerungsstärke oder linearen Nennimpedanz mit einem Widerstand gepaart, der einen vorgegebenen Bruchteil dieser linearen FET-Nennimpedanz darstellt. In dieser Konfiguration wird ein konstantes Verhältnis der FET-Impedanz zu dem Lastwiderstand in jeder Ansteuerungsstufe (Finger) aufrechterhalten. Genauer ist in diesem Beispiel das Produkt aus der FET- Impedanz und dem Lastwiderstand ein konstanter Wert (d. h.: FET-Breite × Widerstandswert = konstant). In diesem Beispiel beträgt das Produkt 8640, wie in der folgenden Tabelle gezeigt ist:
Selbstverständlich stellt die obige Tabelle lediglich ein Beispiel dar, wobei viele andere Kombinationen von FET- Impedanzen, Widerstandswerten und Konstanten gewählt werden können.
Es ist wünschenswert, die Größe der Ausgangsfinger (und ihres entsprechenden Lastwiderstandes) in einer binären Progression zu proportionieren. Dies ermöglicht die Impedanzauswahl über einen weiten Bereich und schafft eine im wesentlichen konstante Änderung der Impedanz pro Änderungsschritt.
In der bevorzugten Ausführungsform sind in einer binären Progression der Stärke vier Gruppen von NFET-Pull-Down- Vorrichtungen und von PFET-Pull-Up-Vorrichtungen skaliert, wobei jede einen proportionalen Lastwiderstand besitzt. Bei Lastwiderstandswerten von 9, 18, 36 und 72 Ω kann die Ausgangsimpedanz dieses Treibers einfach zwischen 12 Ω und 100 Ω geändert werden.
Fig. 3 ist ein Schaltplan der PFET-Pegelumsetzer 16. Das ankommende Signal DATAIN ist ein Datensignal, das zwischen VSS und VED (etwa 1 Volt) wechselt. Das Signal DATAIN wird in dem Zwischenspeicher gespeichert, der durch PFET-Vorrichtungen 88 und 90 und durch Pull-Down- NFETs 80, 82, 84 und 86 gebildet ist. Die NFET- Herunterziehvorrichtungen sind geeignet dimensioniert, damit sie hinsichtlich der Leistung die PFET-Pull-Up-Vorrichtungen 88 und 90 übertreffen. Daher wird ein DATAIN- Signal mit einem Hochpegel von 1 Volt in einen VDDQ-Pegel von 3 Volt umsetzt, da die Drains der PFETs auf VDDQ (3 Volt) liegen. Das TRIP-Eingangssignal führt eine Freigabefunktion aus und muß für den Zwischenspeicher auf einem logischen Tiefpegel liegen, damit DATAIN akzeptiert wird. Invertierer 68, 70, 72 und 74 bilden eine Verzögerungskette, mit der das Zurücksetzen des Zwischenspeichers gegebenenfalls verzögert wird, um die Datenhaltezeit zu verlängern. Invertierer 76 und 78 werden dazu verwendet, die Polarität der Eingangssignale für die komplementäre Seite des Zwischenspeichers zu ändern. Obwohl der PFET- Umsetzer 16, der in Fig. 3 gezeigt ist, als Einzelstufen- Umsetzer dargestellt ist, könnte er selbstverständlich auch als zweistufiger Pegelumsetzer implementiert sein, wie im folgenden für den Fall des NFET-Pegelumsetzers 18 beschrieben wird.
Fig. 4 zeigt einen zweistufigen NFET-Pegelumsetzer 18. Ein erster Zwischenspeicher ist durch FETs 130, 132, 110, 112, 114 und 116 mit Invertierern 100, 102, 104, 106 und 108 gebildet und arbeitet im wesentlichen in der gleichen Weise wie der oben beschriebene Einzel-Pegelumsetzer, um den DATAIN-Pegel VDD = 1 Volt in den VDDQ-Pegel von 3 Volt umzusetzen. Dann wird der VSS-Massepegel über den zweiten Zwischenspeicher, der durch FETs 126, 128, 118, 120, 122 und 124 gebildet ist, zu dem VSSQ-Massepegel umsetzt. Wenn die Sources der NFETs 122 und 124 auf VSSQ liegen, wird der logische Tiefpegel in VSSQ umgesetzt. Das Ausgangssignal OUT ist nun auf einen Wert zwischen dem VSSQ-Pegel und dem VDDQ-Pegel bezogen.
In diesem System aus zwei Zwischenspeichern sind die Gate-Pegel der Steuereingänge auf den Source-Pegel der Zwischenspeicher-Steuervorrichtungen bezogen. Im ersten Zwischenspeicher ist das Signal DATAIN auf VSS bezogen, ebenso wie die Sources der NFET-Steuervorrichtungen 110, 112, 116 und 114. Im zweiten Zwischenspeicher besitzen die PFET-Steuervorrichtungen 126 und 128 eine Gate- Source-Spannung, die auf VDDQ bezogen ist. Wenn daher eine Steuervorrichtung in ihrem nicht vorgespannten Zustand ist, ist das an seiner Source-Versorgung vorhandene Rauschen auch dem Gate-Pegel gemeinsam und wird als Gleichtaktrauschen zurückgewiesen. Die FETs 118 und 120 werden als Beschleunigungsvorrichtungen verwendet, um die Antwort auf die DATAIN- und TRIP-Eingänge zu beschleunigen. Diese direkte Kopplung zwischen den primären Eingängen DATAIN und TRIP mit dem zweiten Zwischenspeicher verbessert die Ansprechzeit, da die Ausbreitungsverzögerung durch den ersten Zwischenspeicher umgangen wird.
Fig. 5 ist ein Diagramm, das die PFET-I/V-Impedanzkurven gemäß der Erfindung für das Beispiel zeigt, in dem VDDQ = 2,25 Volt beträgt. Durch Auswählen verschiedener Kombinationen von Fingern (20_1-3 aus Fig. 1) können verschiedene Treiberimpedanzen ausgewählt werden. Die fünfzehn (15) wählbaren Fingerkombinationen sind in dem Diagramm gegen beispielhafte Sollkurven von 17 Ω und 34 Ω aufgetragen. In Verbindung mit Fig. 2 ist ersichtlich, dass die Werte auf der linken Seite des Diagramms die Summe der ausgewählten FET-Impedanzen (54 _1-3) kombiniert mit der Summe der zugeordneten Lastwiderstände (58-64), die parallel hinzugefügt sind, angeben. Falls beispielsweise der PFET-Finger (0) gewählt ist, wird die zugeordnete I/V-Kurve durch die FET-Impedanz 120 und durch einen Lastwiderstandswert von 72 Ω beeinflußt. Falls beispielsweise die PFET-Finger (0, 1, 2, 3) ausgewählt sind, wird die zugeordnete Kurve durch die FET-Impedanzen beeinflußt, die in Abhängigkeit von der FET-Breite (120 µm + 240 µm + 480 µm + 960 µm = 1800 µm), kombiniert mit den Lastwiderständen (72/36/18/9 = 4,8 Ω) ausgedrückt werden können. Falls daher beispielsweise der OCD eine Ausgangsimpedanz von 17 Ω besitzen soll, würden die PFET-Finger (0, 3) gewählt, da Finger zwischen 1,25 V und 2,25 V den Wert von 17 Ω am besten approximieren. In ähnlicher Weise würde, falls der OCD eine Ausgangsimpedanz von 34 Ω besitzen sollte, der PFET-Finger (2) ausgewählt, da der Finger (2) zwischen 1,25 V und 2,25 V den Wert von 34 Ω am besten approximiert.
Fig. 6 ist ein Diagramm, das die NFET-I/V-Impedanzkurven für VDDQ = 2,25 V ähnlich wie oben zeigt. Durch Auswählen verschiedener Kombinationen der Finger 22 _1-3 aus Fig. 1 können verschiedene Treiberimpedanzen gewählt werden. Die fünfzehn (15) wählbaren Fingerkombinationen sind gegen beispielhafte 17 Ω- und 34 Ω-Sollkurven aufgetragen. In Verbindung mit Fig. 2 geben die Werte auf der linken Seite des Diagramms die Summe der ausgewählten FET-Impedanzen (56 _1-3), kombiniert mit der Summe der zugeordneten Lastwiderstände (58-64), die parallel hinzugefügt sind, direkt wie oben für den Fall der PFET-I/V-Impedanzkurven an. Falls beispielsweise der NFET-Finger (0) gewählt ist, wird die zugeordnete I/V-Kurve durch die FET-Impedanz 120 und einen Lastwiderstandswert von 72 Ω beeinflußt. Falls die NFET-Finger (0, 1, 2, 3) ausgewählt sind, wird die zugeordnete Kurve durch die FET-Impedanzen (120 µm + 240 µm + 480 µm + 960 µm = 1800 µm), kombiniert mit den Lastwiderständen (72/36/18/9 = 4,8 Ω) beeinflußt. Falls daher beispielsweise der OCD eine Ausgangsimpedanz von 17 Ω haben soll, werden die PFET- Finger (0, 1, 2) ausgewählt, da die Finger (0, 1, 2) zwischen 0 Volt und 1,25 Volt den Wert von 17 Ω am besten approximieren. Falls in ähnlicher Weise der OCD eine Ausgangsimpedanz von 34 Ω haben soll, werden die PFET-Finger (0, 1) gewählt, da die Finger (0, 1) zwischen 0 Volt und 1, 25 Volt den Wert von 34 Ω am besten approximieren.
Obwohl die Erfindung anhand einer einzigen bevorzugten Ausführungsform beschrieben worden ist, erkennt der Fachmann, dass die Erfindung innerhalb des Erfindungsgedankens und des Umfangs der beigefügten Ansprüche abgewandelt werden kann.

Claims

1. Chipausgangs-Treibervorrichtung mit einstellbarer Ausgangsimpedanz, mit:
mehreren Fingern, um ein Eingangsdatensignal zu empfangen;
mehreren Fingerauswahlvorrichtungen, wovon jede der Auswahl eines entsprechenden Fingers dient; und
einer Ausgangsschaltung, die für jeden der mehreren Finger einen Transistor und einen Lastwiderstand umfaßt, wobei für jeden der mehreren Finger der Lastwiderstand einen Wert besitzt, der zu dem Impedanzwert des Transistors umgekehrt proportional ist.

2. Chipausgangs-Treibervorrichtung mit einstellbarer Ausgangsimpedanz nach Anspruch 1, dadurch gekennzeichnet, dass das Produkt aus dem Lastwiderstandswert und dem Impedanzwert des Transistors für jeden der Finger ein konstanter Wert ist.

3. Chipausgangs-Treibervorrichtung mit einstellbarer Ausgangsimpedanz nach Anspruch 2, dadurch gekennzeichnet, dass die Auswahl von Kombinationen der Finger die Ausgangsimpedanz des Chipausgangs-Treibers ändert.

4. Chipausgangs-Treibervorrichtung mit einstellbarer Ausgangsimpedanz nach Anspruch 2, dadurch gekennzeichnet, dass die mehreren Finger eine Gruppe aus PFET-Fingern und eine zugehörige Gruppe aus NFET-Fingern umfassen.

5. Chipausgangs-Treibervorrichtung mit einstellbarer Ausgangsimpedanz nach Anspruch 4, gekennzeichnet durch
einen einzelnen PFET-Pegelumsetzer, der für die Gruppe von PFET-Fingern das Eingangsdatensignal von einem ersten Spannungspegel in einen zweiten Spannungspegel umsetzt; und
einen einzelnen NFET-Pegelumsetzer, der das Eingangsdatensignal von dem ersten Spannungspegel in einen dritten Spannungspegel umsetzt.

6. Chipausgangs-Treibervorrichtung mit einstellbarer Ausgangsimpedanz nach Anspruch 5, dadurch gekennzeichnet, dass ein einzelner PFET-Pegelumsetzer eine einzige Zwischenspeicherschaltung umfaßt.

7. Chipausgangs-Treibervorrichtung mit einstellbarer Ausgangsimpedanz nach Anspruch 5, dadurch gekennzeichnet, dass ein einzelner PFET-Pegelumsetzer eine doppelte Zwischenspeicherschaltung umfaßt.

8. Chipausgangs-Treibervorrichtung mit einstellbarer Ausgangsimpedanz nach Anspruch 5, dadurch gekennzeichnet, dass ein einzelner NFET-Pegelumsetzer eine einzige Zwischenspeicherschaltung umfaßt.

9. Chipausgangs-Treibervorrichtung mit einstellbarer Ausgangsimpedanz nach Anspruch 5, dadurch gekennzeichnet, dass ein einzelner NFET-Pegelumsetzer eine doppelte Zwischenspeicherschaltung umfaßt.

10. Chipausgangs-Treibervorrichtung mit einstellbarer Ausgangsimpedanz, mit:
mehreren Pull-Up-Fingern, wovon jeder einen Transistor eines ersten Typs umfaßt, der einen entsprechenden Lastwiderstand zuschaltet; und
mehreren Pull-Down-Fingern, wovon jeder einen Schalttransistor eines zweiten Typs umfaßt, der den entsprechenden Lastwiderstand zuschaltet;
wobei die Lastwiderstände für jeden Hochziehfinger und jeden Pull-Down-Finger umgekehrt proportional zur Stärke der Schaltvorrichtung des ersten Typs bzw. zur Stärke der Schaltvorrichtung des zweiten Typs skaliert sind und für alle Finger ein konstantes Verhältnis haben.

11. Chipausgangs-Treibervorrichtung mit einstellbarer Ausgangsimpedanz nach Anspruch 10, dadurch gekennzeichnet, dass die Pull-Up-Finger und die Pull-Down-Finger gemäß einer binären Gewichtung skaliert sind.

12. Chipausgangs-Treibervorrichtung mit einstellbarer Ausgangsimpedanz nach Anspruch 10, dadurch gekennzeichnet, dass eine Ausgangsspannung größer als eine Spannung eines Eingangssignals in den Chipausgangs-Treiber ist.

13. Chipausgangs-Treiber nach Anspruch 12, gekennzeichnet durch
einen ersten Pegelumsetzer, der den Spannungspegel des Eingangssignals für die mehreren Pull-Up-Finger umsetzt; und
einen zweiten Pegelumsetzer, der den Spannungspegel des Eingangssignals für die mehreren Pull-Down- Finger umsetzt.

14. Chipausgangs-Treiber nach Anspruch 12, dadurch gekennzeichnet, dass sowohl der erste als auch der zweite Pegelumsetzer wenigstens einen Zwischenspeicher enthält.

15. Chipausgangs-Treiber nach Anspruch 10, gekennzeichnet durch eine Klemmschaltung zum Festklemmen nicht gewählter Finger.

16. Chipausgangs-Treibervorrichtung mit einstellbarer Ausgangsimpedanz, mit:
einem PFET-Pegelumsetzer und einem NFET- Pegelumsetzer, die einen Spannungspegel eines Eingangssignals umsetzen;
mehreren PFET-Fingerwiederherstellungsvorrichtungen, die ein Ausgangssignal von dem PFET-Pegelumsetzer empfangen;
mehreren NFET-Fingerwiederherstellungsvorrichtungen, die ein Ausgangssignal von dem NFET-Pegelumsetzer empfangen; und
mehreren PFET-Fingerauswahlvorrichtungen zum Auswählen eines oder mehrerer PFET-Finger;
mehreren NFET-Fingerauswahlvorrichtungen zum Auswählen eines oder mehrerer NFET-Finger;
Klemmen zum Festklemmen nicht gewählter PFET- Finger und nicht gewählter NFET-Finger; und
einer Ausgangsstufe, die mehrere Ausgangsfinger umfaßt, wovon jeder umfaßt:
einen PFET, der durch eine entsprechende der PFET-Fingerauswahlvorrichtungen ausgewählt wird, und einen NFET, der durch eine entsprechende der NFET- Fingerauswahlvorrichtungen ausgewählt wird; und
einen Lastwiderstand, der mit einem ersten Ende zwischen den PFET und den NFET geschaltet ist und mit einem zweiten Ende mit einem Ausgangsanschluß der Chipausgangs-Treibervorrichtung verbunden ist, wobei ein Wert des Lastwiderstandes eine inverse Beziehung zu einem Impedanzwert des PFET und des NFET besitzt.

17. Chipausgangs-Treibervorrichtung mit einstellbarer Ausgangsimpedanz nach Anspruch 16, dadurch gekennzeichnet, dass ein Produkt aus dem Impedanzwert entweder des NFET oder des PFET mit dem Lastwiderstandswert für sämtliche Ausgangsfinger gleich ist.

18. Chipausgangs-Treibervorrichtung mit einstellbarer Ausgangsimpedanz nach Anspruch 16, dadurch gekennzeichnet, dass der PFET-Pegelumsetzer wenigstens einen Zwischenspeicher umfaßt.

19. Chipausgangs-Treibervorrichtung mit einstellbarer Ausgangsimpedanz nach Anspruch 16, dadurch gekennzeichnet, dass der NFET-Pegelumsetzer wenigstens einen Zwischenspeicher umfaßt.

20. Chipausgangs-Treibervorrichtung mit einstellbarer Ausgangsimpedanz nach Anspruch 16, dadurch gekennzeichnet, dass der NFET-Pegelumsetzer zwei Zwischenspeicher umfaßt.