KR100605587B1

KR100605587B1 - 내부적으로 출력 드라이버의 구동력을 조절할 수 있는반도체메모리소자

Info

Publication number: KR100605587B1
Application number: KR1020050027384A
Authority: KR
Inventors: 전준현
Original assignee: 주식회사 하이닉스반도체
Priority date: 2005-03-31
Filing date: 2005-03-31
Publication date: 2006-07-28
Also published as: US7355448B2; US20060220683A1; US20080150582A1; US7463053B2

Abstract

본 발명은 자체적으로 출력 드라이버의 구동력을 조절할 수 있는 반도체메모리소자를 제공하기 위한 것으로, 이를 위한 본 발명으로 EMRS와 어드레스 입력을 디코딩하여 복수의 외부 구동력-제어신호 또는 내부-구동신호를 생성하기 위한 OCD 제어신호 생성수단; 상기 내부-구동신호에 응답하여 구동전압의 레벨을 감지하여 복수의 내부 구동력-제어신호를 생성하기 위한 셀프 제어신호 생성수단; 상기 외부 구동력-제어신호 또는 상기 내부 구동력-제어신호에 응답하여 드라이버의 구동력을 조절하기 위한 구동력-조절신호를 생성하기 위한 조절신호 생성수단; 및 상기 구동력-조절신호에 따라 자신의 구동력을 조정하여 데이터를 외부로 출력하는 데이터 출력 드라이버를 구비하는 반도체메모리소자를 제공한다.

OCD(Off Chip Driver), 구동력, 내부, 감지, 조절

Description

내부적으로 출력 드라이버의 구동력을 조절할 수 있는 반도체메모리소자{SEMICONDUCTOR MEMORY DEVICE FOR INTERNALLY CONTROLLING STRENGTH OF OUTPUT-DRIVER}

도 1은 종래기술에 따른 반도체메모리소자의 블록 구성도.

도 2는 본 발명의 일 실시 예에 따른 반도체메모리소자의 블록 구성도.

도 3은 도 2의 셀프 제어신호 생성부의 내부 블록 구성도.

도 4는 도 3의 VDD 레벨 감지부의 내부 회로도.

도 5는 도 3의 샘플링부의 내부 회로도.

도 6은 도 3의 펄스 생성부의 내부 회로도.

도 7은 도 2의 DQ 출력 드라이버의 내부 회로도.

도 8은 도 2의 반도체메모리소자가 자체적으로 출력 드라이버의 구동력을 조절하는 경우에 따른 동작 파형도.

* 도면의 주요 부분에 대한 부호의 설명

420 : 셀프 제어신호 생성부

440 : VDD 레벨 감지부

460 : 샘플링부

480 : 펄스 생성부

본 발명은 반도체 설계 기술에 관한 것으로, 특히 자체적으로 출력 드라이버의 구동력을 조절할 수 있는 반도체메모리소자에 관한 것이다.

도 1은 종래기술에 따른 반도체메모리소자의 블록 구성도이다.

도 1을 참조하면, 종래기술에 따른 반도체메모리소자는 데이터를 저장하기 위한 메모리어레이영역(10)과, 읽기커맨드에 의해 메모리어레이영역(10)으로 부터 출력되는 데이터가 거치는 소자 내 읽기경로(20)와, EMRS설정(EMRS1)과 어드레스(A<7:9>) 입력을 디코딩하여 복수의 구동력-제어신호를 생성하기 위한 OCD 제어신호 생성부(30)와, 복수의 구동력-제어신호(PU_INC, PU_DEC, PD_INC, PD_DEC)에 따라 드라이버의 구동력을 조절하기 위한 복수의 구동력-조절신호(OCD_PU<0:3>, OCD_PD<0:3>)를 생성하기 위한 조절신호 생성부(40)와, 읽기경로(200)를 지난 출력 데이터를 구동력-조절신호(OCD_PU<0:3>, OCD_PD<0:3>)에 따른 구동력으로 DQ 패드로 출력시키기 위한 DQ 출력 드라이버(50)를 구비한다.

동작을 간략히 살펴보면, DQ 출력 드라이버(50)는 구동력-조절신호(OCD_PU<0:3>, OCD_PD<0:3>)에 따라 조정된 구동력으로 출력 데이터를 DQ 패드로 출력시키게 된다.

이때, DQ 출력 드라이버(50)의 구동력은 EMRS 설정(EMRS1) 및 어드레스(A<7:9>) 입력을 통해 조절된다. 구체적으로는, OCD 제어신호 생성부(30)가 EMRS 설정(EMRS1) 및 어드레스 입력(A<7:9>)을 디코딩하여 그에 따른 복수의 구동력-제어신호를 생성하면, 조절신호 생성부(40)가 복수의 구동력-제어신호에 따라 구동력-조절신호(OCD_PU<0:3>, OCD_PD<0:3>)를 생성하므로서, DQ 출력 드라이버(50)의 구동력을 조절하게 된다.

전술한 바와 같은 EMRS 설정 및 어드레스 입력은 반도체메모리소자를 사용하는 외부소자에서 구동전압의 레벨을 감지하여 인가하는 것으로, 이는 외부 소자가 OCD 스킴(Scheme)을 채택하는 경우에 따른 것이다.

반면, 외부소자가 OCD 스킴을 지원하지 않는 경우에는 EMRS 및 어드레스가 인가되지 않기 때문에, 종래에 따른 반도체메모리소자는 구동전압에 따라 적정한 구동력으로 출력 데이터를 출력시키지 못하게 된다. 따라서, 구동전압의 레벨이 하강하게 되면, 고주파 동작이 불가능해져 반도체메모리소자의 동작이 불안정해지는 단점이 있다.

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 자체적으로 출력 드라이버의 구동력을 조절할 수 있는 반도체메모리소자를 제공하는데 그 목적이 있다.

상기의 기술적 과제를 달성하기 위한 본 발명의 일측면에 따른 반도체메모리소자는 EMRS와 어드레스 입력을 디코딩하여 복수의 외부 구동력-제어신호 또는 내부-구동신호를 생성하기 위한 OCD 제어신호 생성수단; 상기 내부-구동신호에 응답하여 구동전압의 레벨을 감지하여 복수의 내부 구동력-제어신호를 생성하기 위한 셀프 제어신호 생성수단; 상기 외부 구동력-제어신호 또는 상기 내부 구동력-제어신호에 응답하여 드라이버의 구동력을 조절하기 위한 구동력-조절신호를 생성하기 위한 조절신호 생성수단; 및 상기 구동력-조절신호에 따라 자신의 구동력을 조정하여 데이터를 외부로 출력하는 데이터 출력 드라이버를 구비한다.

본 발명의 다른 측면에 따른 반도체메모리소자는 EMRS와 어드레스의 입력에 따라 드라이버의 구동력을 조절하기 위한 제1 구동력-조절신호를 생성하는 외부 구동력 조절수단; 내부-구동신호에 응답하여 구동전압의 레벨을 자체적으로 감지 및 판별하여 드라이버의 구동력을 조절하기 위한 제2 구동력-조절신호를 생성하는 내부 구동력 조절수단; 및 상기 제1 및 제2 구동력-조절신호에 따라 자신의 구동력을 조정하여 데이터를 외부로 출력하는 데이터 출력 드라이버를 구비한다.

또한, 바람직하게 상기 셀프 제어신호 생성부는 상기 구동전압의 레벨을 감지하기 위한 레벨 감지부와, 상기 내부-구동신호에 응답하여 상기 레벨 감지부의 복수의 감지신호를 샘플링하기 위한 샘플링부와, 상기 샘플링부의 샘플링-감지신호를 펄스형태의 구동력-증가신호 및 구동력-감쇠신호로 출력하기 위한 펄스 생성부를 구비한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도 2는 본 발명의 일 실시 예에 따른 반도체메모리소자의 블록 구성도이다.

도 2를 참조하면, 본 발명의 일 실시 예에 따른 반도체메모리소자는 데이터를 저장하기 위한 메모리어레이영역(100)과, 읽기커맨드에 의해 메모리어레이영역(100)으로 부터 출력되는 데이터가 거치는 소자 내 읽기경로(200)와, EMRS(EMRS1)와 어드레스(A<7:9>) 입력을 디코딩하여 복수의 외부 구동력-제어신호(PU_INC, PU_DEC, PD_INC, PD_DEC) 또는 OCD 내부-구동신호(OCD_DEF)를 생성하기 위한 OCD 제어신호 생성부(320)와, OCD 내부-구동신호(OCD_DEF)에 응답하여 구동전압의 레벨을 감지하여 복수의 내부 구동력-제어신호(DV_INCP<1:M>, DV_DECP<1:M>)를 생성하기 위한 셀프 제어신호 생성부(420)와, 외부 구동력-제어신호(PU_INC, PU_DEC, PD_INC, PD_DEC) 또는 내부 구동력-제어신호(DV_INCP<1:M>, DV_DECP<1:M>)에 응답하여 드라이버의 구동력을 조절하기 위한 복수의 구동력-조절신호(OCD_PU<0:3>, OCD_PD<0:3>)를 생성하기 위한 조절신호 생성부(340)와, 읽기경로(200)를 지난 출력 데이터를 구동력-조절신호(OCD_PU<0:3>, OCD_PD<0:3>)에 따라 조정된 구동력으로 DQ 패드(600)로 출력시키기 위한 DQ 출력 드라이버(500)를 구비한다.

여기서, 조절신호 생성부(340)는 논리합게이트와 같은 논리조합을 통해 외부 구동력-제어신호(PU_INC, PU_DEC, PD_INC, PD_DEC), 또는 내부 구동력-제어신호 (DV_INCP<1:M>, DV_DECP<1:M>)를 인가받으므로, 종래와 동일한 회로적 구현 및 동작을 유지한다.

이는 외부 구동력-제어신호(PU_INC, PU_DEC, PD_INC, PD_DEC) 및 내부 구동력-제어신호(DV_INCP<1:M>, DV_DECP<1:M>)가 구동 전압의 레벨에 따라 DQ 출력 드라이버(500)의 구동력을 조절하기 위해 생성되는 동일한 신호이기 때문이다. 특히, 외부 구동력-제어신호(PU_INC, PU_DEC, PD_INC, PD_DEC)는 외부소자의 입력신호에 의해 생성되며, 외부 구동력-제어신호(PU_INC, PU_DEC, PD_INC, PD_DEC)가 생성되지 않을 때에 자체적으로 내부 구동력-제어신호(DV_INCP<1:M>, DV_DECP<1:M>)가 생성되기 때문에, 이들 신호는 외부소자에 따라 어느 한 신호만이 활성화된다.

따라서, 조절신호 생성부(340)는 외부 구동력-제어신호(PU_INC, PU_DEC, PD_INC, PD_DEC)와 내부 구동력-제어신호(DV_INCP<1:M>, DV_DECP<1:M>)를 함께 인가받아도 종래와 동일한 회로적 구현 및 동작을 유지할 수 있다.

한편, OCD 제어신호 생성부(320) 및 셀프 제어신호 생성부(420)가 조절신호 생성부(340)를 각각 별도로 구비하는 경우에는, OCD 제어신호 생성부(320)와 조절신호생성부를 포함하는 외부 구동력 조절부(300)와, 셀프 제어신호 생성부(420)와 조절신호 생성부를 포함하는 내부 구동력 조절부(400)로 구분된다.

이때, 외부 구동력 조절부(300)는 EMRS(EMRS1)와 어드레스(A<7:9>)의 입력에 따라 DQ 출력 드라이버(500)의 구동력을 조절하며, 내부 구동력 조절부(400)는 외부 구동력 조절부(300)의 동작이 없는 경우 자체적으로 구동전압(VDD)의 레벨을 자체적으로 감지 및 판별하여 드라이버의 구동력을 조절한다.

이와같이, 제어신호 생성부를 각각 구비하여 외부 및 내부 구동력 조절부(300, 400)로 나뉘는 경우에, DQ 출력 드라이버(500)는 논리합게이트와 같은 논리조합을 통해 이들의 각 출력신호를 인가받으므로, 종래와 동일한 회로적 구현 및 동작을 유지한다. 이는 전술한 바와 같이, 외부 및 내부 구동력 조절부(300, 400)가 동일한 동작을 갖되, 구동되는 시점이 다르기 때문이다.

참고적으로, OCD 제어신호 생성부(320)는 디코딩부로 구현되어, 입력된 EMRS(EMRS1) 및 어드레스(A<7:9>)를 디코딩하여 구동력-제어신호(PU_INC, PU_DEC, PD_INC, PD_DEC) 또는 OCD 내부-구동신호(OCD_DEF)를 생성한다.

이와같이, 본 발명에 따른 반도체메모리소자는 셀프 제어신호 생성부(420)를 더 구비하여, 디폴트 경우의 EMRS(EMRS1) 및 어드레스(A<7:9>) 조합이 인가되는 경우에 자체적으로 구동전압(VDD)의 레벨을 감지하여 출력 드라이버의 구동력을 조절하게 된다. 자체적으로 구동력을 조절하는 과정에 관련해서는 각 블록의 내부 회로도를 참조하여 살펴보도록 한다.

도 3은 도 2의 셀프 제어신호 생성부(420)의 내부 블록 구성도이다.

도 3을 참조하면, 셀프 제어신호 생성부(420)는 구동전압(VDD)의 레벨을 감지하기 위한 VDD 레벨 감지부(440)와, VDD 레벨 감지부(440)의 출력신호(VD<1:n>)를 OCD 내부-구동신호(OCD_DEF)에 응답하여 샘플링하기 위한 샘플링부(460)와, 샘플링부(460)의 샘플링-감지신호(VD_SMP<1:n>)를 펄스형태의 구동력-증가신호(DV_INCP<1:M>) 및 구동력-감쇠신호(DV_DECP<1:M>)로 출력하기 위한 펄스 생성부(480)를 구비한다.

전술한 바와 같은 셀프 제어신호 생성부(420) 내 각 블록의 구체적 실시 회로도 및 동작을 도면을 참조하여 구체적으로 살펴보도록 한다.

먼저, 도 4는 도 3의 VDD 레벨 감지부(440)의 내부 회로도로서, VDD 레벨 감지부(440)는 구동전압(VDD)를 직렬 연결된 저항을 통해 다양한 레벨의 전압으로 디바이딩하여 출력하기 위한 전압 분배부(442)와, 구동전압(VDD)의 기준이 되는 기준전압(VREFI)을 생성하기 위한 기준전압 생성부(444)와, 전압 분배부(442)의 각 출력과 기준전압(VREFI)의 전압레벨 차이를 증폭하여 해당 감지신호(VD<1:n>)로 출력하기 위한 신호 증폭부(446)를 구비한다.

바람직하게는, 신호 증폭부(446)는 전압 분배부(442)의 출력과 기준전압(VREFI)을 각각 차동 입력으로 갖는 복수의 차동증폭기로 구현된다.

동작을 간략히 살펴보면, 구동전압(VDD)의 레벨이 상승하게 되면 전압 분배부(442)에 의해 디바이딩되는 복수의 출력전압의 레벨 역시 상승하는 반면, 기준전압(VREFI)은 항상 일정한 레벨을 유지하기 때문에, 기준전압(VREFI) 보다 높은 전압레벨을 갖는 전압분배부(442)의 출력전압의 수가 증가하게 된다. 따라서, 신호 증폭부(446)에 의해 출력되는 감지신호(VD<1:n>) 중 + 전압레벨을 갖는 신호의 수가 증가한다.

반대로, 구동전압(VDD)의 레벨이 하강하게 되면, 기준전압(VREFI) 보다 높은 전압레벨을 갖는 전압 분배부(442)의 출력전압 수가 감소하므로, 감지신호(VD<1:n>) 중 + 전압레벨을 갖는 신호의 수 역시도 감소하게 된다.

이와같이, VDD 레벨 감지부(440)는 구동전압(VDD)의 레벨 상승 시에는 + 전 압레벨을 갖는 감지신호(VD<1:n>)의 수를 증가시키며, 구동전압(VDD)의 레벨 하강 시에는 + 전압레벨을 갖는 감지신호(VD<1:n>)의 수를 감소시킨다.

도 5는 도 3의 샘플링부(460)의 내부 회로도이다.

도 5를 참조하면, 샘플링부(460)는 OCD 내부-구동신호(OCD_DEF)를 인가받아 샘플링-개시신호(SMP_STR)를 생성하기 위한 신호 생성부(462)와, 샘플링-개시신호(VDD_SMP)에 응답하여 감지신호(VD<1:n>)를 전달하기 위한 복수의 트랜스퍼게이트(464)와, 리셋신호(RST)에 응답하여 샘플링-감지신호(VD_SMP<1:n>)를 리셋시키거나 해당 트랜스퍼 게이트의 출력신호를 래치하여 샘플링-감지신호(VD_SMP<1:n>)를 출력하기 위한 복수의 래치(466)를 구비한다.

그리고 신호 생성부(462)는 OCD 내부-구동신호(OCD_DEF)를 지연시키기 위한 제1 지연부(462a)와, 제1 지연부(462a)의 출력신호를 지연시키기 위한 제2 지연부(462b)와, 제1 지연부(462a)의 출력신호와 제2 지연부(462b)의 반전된 출력신호를 입력으로 가져 샘플링-개시신호(SMP_STR)를 출력하기 위한 앤드게이트(AD1)를 구비한다.

따라서, 신호 생성부(462)는 OCD 내부-구동신호(OCD_DEF)의 활성화에 응답하여 샘플링-개시신호(SMP_STR)를 제1 지연부(462a)가 갖는 지연시간 뒤에 활성화시킨다. 이때, 샘플링-개시신호(SMP_STR)의 활성화 펄스폭은 제2 지연부(462b)가 갖는 지연시간과 같다.

다음에서는 샘플링부(460)의 동작을 간략히 살펴보도록 한다.

OCD 내부-구동신호(OCD_DEF)가 활성화되면, 신호 생성부(462)가 이에 응답하 여 샘플링-개시신호(SMP_STR)를 활성화시키므로, 감지신호(VD<1:n>)는 샘플링-개시신호(SMP_STR)의 활성화 동안 해당 트랜스퍼 게이트 및 래치를 거쳐 샘플링-감지신호(VD_SMP<1:n>)로 출력된다.

즉, 샘플링부(460)는 OCD 내부-구동신호(OCD_DEF)가 활성화되면, 제1 지연부(462a)가 갖는 지연시간 뒤에 해당 감지신호(VD<1:m>)를 샘플링-감지신호 (VD_SMP<1:n>)로 출력한다.

도 6은 도 3의 펄스신호 생성부(480)의 내부 회로도이다.

도 6에 도시된 바와 같은, 펄스신호 생성부(480)는 복수의 논리게이트의 조합을 통해 OCD 내부-구동신호(OCD_DEF)의 활성화로 부터 소정시간 뒤에 활성화되는 펄스생성신호(OCDCP<0:1>)에 응답하여 복수의 샘플링-감지신호(VD_SMP<1:n>)를 펄스형태의 구동력-증가신호(VD_INCP<1:M>)와 구동력-감쇠신호(VD_DECP<1:M>)로 출력한다.

도 7은 도 2의 DQ 출력 드라이버(500)의 내부 회로도이다.

도 7을 참조하면, DQ 출력 드라이버(500)는 제1 내지 제6 풀업 구동신호에 응답하여 DQ 패드(600)를 드라이빙하기 위한 제1 내지 제6 풀업 드라이버(PM1, PM2, PM3, PM4, PM5, PM6)와, 제1 내지 제6 풀다운 구동신호에 응답하여 DQ 패드(600)를 드라이빙하기 위한 제1 내지 제6 풀다운 드라이버(NM1, NM2, NM3, NM4, NM5, NM6)와, 복수의 풀업 구동력-조절신호(OCD_PU<0:3>, HF_DRV)에 응답하여 데이터(DT)를 제1 내지 제6 풀업 구동신호로 출력하기 위한 풀업 구동제어부(520)와, 복수의 풀다운 구동력-조절신호(OCD_PD<0:3>, HF_DRV)에 응답하여 반전 데이터 (DTB)를 제1 내지 제6 풀다운 구동신호로 출력하기 위한 풀다운 구동제어부(540)를 구비한다.

그러므로, DQ 출력 드라이버(500)는 인가되는 구동력-조절신호( OCD_PU<0:3>, OCD_PD<0:3>, HF_DRV)에 따라 복수의 풀업 드라이버(PM1, PM2, PM3, PM4, PM5, PM6) 및 풀다운 드라이버(NM1, NM2, NM3, NM4, NM5, NM6) 중 일부를 선택적으로 액티브시키므로, DQ 패드(600)를 구동하는 드라이버의 구동력을 조절한다.

한편, 도 8은 도 2의 반도체메모리소자가 자체적으로 출력 드라이버의 구동력을 조절하는 과정에 따른 동작 파형도이다. 그리고 하기 표 1은 VDD 레벨 감지부(440) 및 샘플링부(460)에 의해 감지된 샘플링-감지신호(VD_SMP<1:n>)의 논리조합에 따른 출력 드라이버의 구동력을 함께 도시한 것이다.

따라서, 반도체메모리소자를 사용하는 외부 소자에서 OCD 스킴을 지원하지 않는 경우, 반도체메모리소자가 자체적으로 출력 드라이버의 구동력을 조절하는 과정을 상기 도 8 및 표 1을 참조하여 살펴보도록 한다.

먼저, 반도체메모리소자에 디폴트 경우를 나타내는 EMRS 및 어드레스가 인가되면, OCD 제어신호 생성부는 OCD 내부-구동신호(OCD_DEF)를 활성화시킨다.

이어, VDD 레벨 감지부가 구동전압의 레벨을 감지하여 복수의 감지신호를 출력하면, 샘플링부가 OCD 내부-구동신호의 활성화로 부터 소정시간 뒤 샘플링-개시신호를 활성화시켜 감지신호를 샘플링-감지신호로 출력한다.

그리고 펄스생성부는 OCD 내부-구동신호의 활성화로 부터 소정시간 뒤, 즉 샘플링-개시신호의 활성화 보다 더 늦게 활성화되는 펄스생성신호(OCDCP<0:1>)에 응답하여 복수의 구동력-조절신호(OCD_PU<0:3>, OCD_PD<0:3>, HF_DRV)를 출력한다. 이때, 펄스생성신호 OCDCP<1>는 펄스생성신호 OCDCP<0>보다 소정시간 늦게 활성화된다.

따라서, DQ 출력 드라이버(500)는 인가되는 구동력-조절신호(OCD_PU<0:3>, OCD_PD<0:3>, HF_DRV)에 따라 복수의 풀업 드라이버(PM1, PM2, PM3, PM4, PM5, PM6) 및 풀다운 드라이버(NM1, NM2, NM3, NM4, NM5, NM6) 중 일부를 선택적으로 액티브시키므로, DQ 패드(600)를 구동하는 드라이버의 구동력을 조절한다.

이때, 샘플링-감지신호(VD_SMP<1:5>)의 출력에 따른 DQ 출력 드라이버 구동력의 변동률은 표 1에 도시된 바와 같이 110% ∼ 90%이다. 자세히 살펴보면, 복수의 샘플링-감지신호(VD_SMP<1:5>) 중 논리레벨 'H'가 증가할 수록 DQ 출력 드라이버(500)의 구동력은 감소하며, 논리레벨 'H'를 갖는 신호의 수가 감소할 수록 DQ 출력 드라이버(500)의 구동력이 증가하는 것을 알 수 있다.

한편, 도 9a는 외부소자가 EMRS(EMRS1) 및 어드레스(A<7:9>)의 입력을 통해 DQ 출력 드라이버의 구동력을 직접 조절하는 경우에 따른 동작 파형도이다.

또한, 도 9b는 외부소자가 OCD 스킴을 지원하지 않는 경우에 따른 동작 파형도로서, 반도체메모리소자가 자체적으로 구동전압(VDD)의 레벨을 감지하여, 그에 따라 DQ 출력 드라이버의 구동력을 조절하는 것을 알 수 있다. 이를 외부소자가 구동력을 조절하는 경우에 따른 구동력을 도시한 도 9a와 비교하여 볼 때, 자체적으로 구동력을 조절할 때에도 동일하게 구동됨을 알 수 있다.

전술한 바와 같이 본 발명에 따른 반도체메모리소자는 EMRS 및 어드레스 입력으로 디폴트 경우가 인가되는 경우, 셀프 제어신호 생성부 내 VDD 레벨 감지부를 통해 구동전압의 레벨을 자체적으로 감지하고, 샘플링부 및 펄스 생성부를 통해 내부 구동력-제어신호를 생성한다. 그리고 외부 입력에 의해 생성된 외부 구동력-제어신호의 인가 시 출력 드라이버의 구동력을 조절하기 위한 구동력-조절신호를 출력할 뿐 아니라, 내부 구동력-제어신호의 인가 시에도 구동력-조절신호를 출력하는 조절신호 생성부를 통해 DQ 출력드라이버의 구동력을 조절한다.

즉, OCD 스킴을 지원하지 않는 외부소자에 반도체메모리소자가 사용되는 경우에도 셀프 제어신호 생성부를 더 구비하므로, 자체적으로 출력 드라이버의 구동력을 조절할 수 있다. 따라서, 구동전압의 레벨이 하강하는 경우 이를 감지하여 출력 드라이버의 구동력을 증가시켜, 고주파 동작을 안정적으로 지원해 반도체메모리소자의 동작의 신뢰성을 향상시킨다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

전술한 본 발명은 OCD를 지원하는 않는 시스템에 사용되는 경우인 디폴트 시 자체적으로 구동전압의 레벨을 감지하여 출력 드라이버의 구동력을 조절한다.

Claims

EMRS와 어드레스 입력을 디코딩하여 복수의 외부 구동력-제어신호 또는 내부-구동신호를 생성하기 위한 OCD 제어신호 생성수단;

상기 내부-구동신호에 응답하여 구동전압의 레벨을 감지하여 복수의 내부 구동력-제어신호를 생성하기 위한 셀프 제어신호 생성수단;

상기 외부 구동력-제어신호 또는 상기 내부 구동력-제어신호에 응답하여 드라이버의 구동력을 조절하기 위한 구동력-조절신호를 생성하기 위한 조절신호 생성수단; 및

상기 구동력-조절신호에 따라 자신의 구동력을 조정하여 데이터를 외부로 출력하는 데이터 출력 드라이버

를 구비하는 반도체메모리소자.
제1항에 있어서,

상기 셀프 제어신호 생성부는,

상기 구동전압의 레벨을 감지하기 위한 레벨 감지부와,

상기 내부-구동신호에 응답하여 상기 레벨 감지부의 복수의 감지신호를 샘플링하기 위한 샘플링부와,

상기 샘플링부의 샘플링-감지신호를 펄스형태의 구동력-증가신호 및 구동력- 감쇠신호로 출력하기 위한 펄스 생성부

를 구비하는 것을 특징으로 하는 반도체메모리소자.
제2항에 있어서,

상기 레벨 감지부는

직렬 연결된 저항을 통해 상기 구동전압을 다양한 레벨의 전압으로 디바이딩하여 출력하기 위한 전압 분배부와,

상기 구동전압의 기준이 되는 기준전압을 생성하기 위한 기준전압 생성부와,

상기 전압 분배부의 각 출력과 상기 기준전압의 전압레벨 차이를 증폭하여 상기 해당 감지신호로 출력하기 위한 신호 증폭부

를 구비하는 것을 특징으로 하는 반도체메모리소자.
제3항에 있어서,

상기 신호 증폭부는 상기 전압 분배부의 출력과 상기 기준전압을 각각 차동 입력으로 갖는 복수의 차동증폭기로 구현되는 것을 특징으로 하는 반도체메모리소자.
제4항에 있어서,

상기 샘플링부는,

상기 내부-구동신호를 인가받아 샘플링-개시신호를 생성하기 위한 신호 생성부와,

상기 샘플링-개시신호에 응답하여 상기 감지신호를 전달하기 위한 복수의 트랜스퍼게이트와,

리셋신호에 응답하여 상기 샘플링-감지신호를 리셋시키거나 상기 해당 트랜스퍼 게이트의 출력신호를 래치하여 상기 샘플링-감지신호로 출력하기 위한 복수의 래치

를 구비하는 것을 특징으로 하는 반도체메모리소자.
EMRS와 어드레스의 입력에 따라 드라이버의 구동력을 조절하기 위한 제1 구동력-조절신호를 생성하는 외부 구동력 조절수단;

내부-구동신호에 응답하여 구동전압의 레벨을 자체적으로 감지 및 판별하여 드라이버의 구동력을 조절하기 위한 제2 구동력-조절신호를 생성하는 내부 구동력 조절수단; 및

상기 제1 및 제2 구동력-조절신호에 따라 자신의 구동력을 조정하여 데이터를 외부로 출력하는 데이터 출력 드라이버

를 구비하는 반도체메모리소자.
제6항에 있어서,

상기 내부 구동력 조절수단은,

상기 내부-구동신호에 응답하여 상기 구동전압의 레벨을 감지하여 복수의 내부 구동력-제어신호를 생성하기 위한 셀프 제어신호 생성부와,

상기 내부 구동력-제어신호에 따라 상기 데이터 출력 드라이버의 구동력을 조절하기 위한 상기 제2 구동력-조절신호를 생성하기 위한 제1 조절신호 생성부

를 구비하는 것을 특징으로 하는 반도체메모리소자.
제7항에 있어서,

상기 외부 구동력 조절수단은,

상기 EMRS와 어드레스 입력을 디코딩하여 상기 외부 구동력-제어신호 또는 상기 내부-구동신호를 생성하기 위한 제1 제어신호 생성부와,

상기 외부 구동력-제어신호에 따라 상기 데이터 출력 드라이버의 구동력을 조절하기 위한 상기 제1 구동력-조절신호를 생성하기 위한 제2 조절신호 생성부

를 구비하는 것을 특징으로 하는 반도체메모리소자.
제8항에 있어서,

상기 셀프 제어신호 생성부는,

상기 구동전압의 레벨을 감지하기 위한 레벨 감지부와,

상기 내부-구동신호에 응답하여 상기 레벨 감지부의 복수의 감지신호를 샘플링하기 위한 샘플링부와,

상기 샘플링부의 샘플링-감지신호를 펄스형태의 구동력-증가신호 및 구동력-감쇠신호로 출력하기 위한 펄스 생성부

를 구비하는 것을 특징으로 하는 반도체메모리소자.
제9항에 있어서,

상기 레벨 감지부는

직렬 연결된 저항을 통해 상기 구동전압을 다양한 레벨의 전압으로 디바이딩하여 출력하기 위한 전압 분배부와,

상기 구동전압의 기준이 되는 기준전압을 생성하기 위한 기준전압 생성부와,

상기 전압 분배부의 각 출력과 상기 기준전압의 전압레벨 차이를 증폭하여 상기 해당 감지신호로 출력하기 위한 신호 증폭부

를 구비하는 것을 특징으로 하는 반도체메모리소자.
제10항에 있어서,

상기 신호 증폭부는 상기 전압 분배부의 출력과 상기 기준전압을 각각 차동 입력으로 갖는 복수의 차동증폭기로 구현되는 것을 특징으로 하는 반도체메모리소자.
제11항에 있어서,

상기 샘플링부는,

상기 내부-구동신호를 인가받아 샘플링-개시신호를 생성하기 위한 신호 생성부와,

상기 샘플링-개시신호에 응답하여 상기 감지신호를 전달하기 위한 복수의 트랜스퍼게이트와,

리셋신호에 응답하여 상기 샘플링-감지신호를 리셋시키거나 상기 해당 트랜스퍼 게이트의 출력신호를 래치하여 상기 샘플링-감지신호로 출력하기 위한 복수의 래치

를 구비하는 것을 특징으로 하는 반도체메모리소자.