DE69923097T2

DE69923097T2 - Dreizustandspuffer

Info

Publication number: DE69923097T2
Application number: DE69923097T
Authority: DE
Inventors: David R. Hanson; Gerhard Mueller
Original assignee: Infineon Technologies AG; International Business Machines Corp
Current assignee: Qimonda AG; International Business Machines Corp
Priority date: 1998-03-09
Filing date: 1999-03-09
Publication date: 2006-03-02
Anticipated expiration: 2019-03-10
Also published as: CN1241782A; KR19990077697A; US6181165B1; TW407397B; CN1143314C; JPH11298313A; KR100591520B1; DE69923097D1; EP0942535B1; EP0942535A1

Description

Die vorliegende Erfindung betrifft Pufferschaltungen. Insbesondere betrifft die vorliegende Erfindung Pufferschaltungen, die zum Empfangen eines Eingangssignals mit reduzierter Spannung und Ansteuern eines Ausgangs mit einem Ausgangssignal mit ebenfalls reduzierter Spannung imstande ist.
In einigen Schaltungen und integrierten Schaltungen kann eine Pufferschaltung eingesetzt werden, um ein Eingangssignal zu empfangen, und liefert oder entzieht als Reaktion auf den Signaleingang genügend Strom, um einen Ausgangsleiter (z.B. einen Busleiter) oder das Eingangsgatter einer anderen Schaltung anzusteuern. Eine allgemein bekannte Art von Pufferschaltung ist die Dreizustandspufferschaltung. Eine Dreizustandspufferschaltung weist einen Ausgangsanschluss auf, der entweder im Tristate-Zustand, im Hochpegelzustand oder im Tiefpegelzustand ist. Die Fähigkeit, Pufferschaltungen in den Tristate-Zustand zu versetzen, ist besonders nützlich, wenn mehrere Pufferschaltungen an dieselbe Last gekoppelt sind, da dies den Pufferschaltungen, die beim Ansteuern des Busses nicht aktiv sind, erlaubt, davon entkoppelt zu werden, um eine Signalüberlappung auf dem Bus zu vermeiden.
Um die Erörterung zu erleichtern, veranschaulicht 1 eine vereinfachte invertierende Dreizustandspufferschaltung 100 nach dem Stand der Technik, welche vier Transistoren in Reihe 102, 104, 106 und 108 umfasst. Der p-Feldeffekttransistor (p-FET) 102 ist an die Betriebsspannung V_DD gekoppelt und leitet nur, wenn das Enable-Signal (Freigabesignal) im Hochpegelzustand ist. Es ist zu erwähnen, dass, sofern hierin nicht anderweitig angegeben, alle Transistoren Feldeffekttransistoren (FETs) sind. Der n-Transistor 108 ist an Erde gekoppelt und leitet auch nur, wenn das Enable-Signal im Hochpegelzustand ist, d.h. wenn das Enable-Signal im Tiefpegelzustand ist). Wenn das Enable-Signal im Tiefpegelzustand ist, sind beide Transistoren 102 und 108 außer Betrieb, wodurch der Ausgang in den Tristate-Zustand versetzt wird.
Wenn das Eingangssignal im Hochpegelzustand ist und das Enable-Signal ebenfalls im Hochpegelzustand ist, leiten der n-FET 106 und der n-FET 108, um den Ausgang auf Erde zu ziehen. Gleichzeitig ist der p-FET 104 außer Betrieb, um den Ausgang von der V_DD zu entkoppeln. Wenn dagegen das Eingangssignal im Tiefpegelzustand ist und das Enable-Signal im Hochpegelzustand ist, leiten die p-FETs 102 und 104, um den Ausgang zur V_DD zu ziehen. Gleichzeitig ist der p-FET 106 außer Betrieb, um den Ausgang von der Erde zu entkoppeln. Wie zu erkennen ist, ist der Ausgang der invertierenden Dreizustandspufferschaltung 100 die Inverse seines Eingangswerts.
Obwohl es die Pufferschaltung von 1 schon lange gibt, hat sie Nachteile. Da zum Beispiel die Dreizustandspufferschaltung 100 ihren Eingang invertiert, wird eine Kaskadenschaltungsanordnung benötigt, um eine nicht invertierende Dreizustandspufferschaltung zu erhalten. Um in Kaskade zu schalten, kann der Ausgang der invertierenden Dreizustandspufferschaltung 100 mit dem Eingang einer anderen invertierenden Dreizustandspufferschaltung 100 in Kaskade zusammengeschaltet werden, um eine nicht invertierende Dreizustandspufferschaltung zu erhalten.
Außerdem führt die Verwendung von vier Transistoren in Reihe in der Ausgangsstufe (z.B. die Transistoren 102, 104, 106 und 108 in Reihe) zu einem großen Verlust hinsichtlich der Größe. Dem ist so, da jedes Bauelement auf dem Pull-up- oder Pull-down-Pfad ziemlich groß sein muss, damit genügend Strom die in Reihe geschalteten Bauelemente auf diesen Pfaden durchfließen kann. Dem ist so, da, wenn die Bauelemente klein sind, die Menge der Stromabgabe durch die Pufferschaltung möglicherweise zu niedrig ist, was eine unannehmbare Verzögerung einführen kann, wenn die Ausgangslast auf den gewünschten Spannungspegel gesetzt wird.
Die Verwendung großer Bauelemente erhöht jedoch die kapazitive Last auf den Ausgangsleiter, was wiederum eine noch größere Menge von Leistung im Teil der Ansteuerpufferschaltung erfordert, um die Ausgangslast richtig anzutreiben, da die Ansteuerpufferschaltung sowohl die Kapazität des Ausgangsleiters als auch die Kapazität der anderen Dreizustandspufferschaltungen an die Last angeschlossen sieht.
Ein anderer Nachteil der Konfiguration in 1 betrifft die Tatsache, dass der invertierende Dreizustandspuffer 100 im Allgemeinen nicht imstande ist, als eine Dreizustandspufferschaltung mit einem reduzierten Spannungseingang und einem reduzierten Spannungsausgang zu funktionieren. Reduzierter Spannungseingang bezieht sich auf Eingangsspannungen, welche niedriger sind als die volle V_DD, die dem Chip zugeführt wird. In einigen Fällen kann die reduzierte Spannung niedrig genug (z.B. 1 V) sein, dass sie sich der Schwellenspannung der Transistoren annähert (normalerweise bei 0,7 V oder so). Gleichermaßen bezieht sich reduzierter Spannungsausgang auf Ausgangsspannungen, welche niedriger sind als die volle V_DD, die dem Chip zugeführt wird. Da Signale mit einer reduzierten Spannung (d.h. Signale, deren Amplitude innerhalb des reduzierten Spannungsbereichs liegt) bei der Verringerung des Schaltungsleistungsverbrauchs nützlich sind, stellt die Unfähigkeit des invertierenden Dreizustandspuffers 100, als ein Puffer mit reduzierter Spannung zu funktionieren, ein ernstes Manko dar.
Um die Probleme zu erkennen, welche beim Puffern von Signalen mit einer reduzierten Spannung auftreten, wird die Situation in Betracht gezogen, in welcher der Eingang des invertierenden Dreizustandspuffers 100 logisch zwar im Zustand H ist, aber durch ein Signal mit einer reduzierten Spannung (z.B. ca. 1 V) dargestellt wird. In diesem Fall leitet nicht nur der n-FET 106, wie erwartet, sondern kann auch der p-FET 104 schwach in Betrieb sein und bewirken, dass Verluststrom den p-FET 104 (von der V_DD durch den p-FET 102) durchfließt. Das Vorhandensein des Verluststroms schwächt das Signal am Ausgang der Pufferschaltung ab (und/oder erhöht den Leistungsverbrauch stark).
2 veranschaulicht eine andere Dreizustandspufferschaltung nach dem Stand der Technik, welche von der nicht invertierenden Art ist. Es stellt sich jedoch erneut heraus, dass nicht invertierende Dreizustandspufferschaltung 150 nicht imstande ist, als eine Pufferschaltung mit einem reduzierten Spannungseingang und einem reduzierten Spannungsausgang zu funktionieren. Um die Wirkungsweise der nicht invertierenden Dreizustandspufferschaltung 150 und ihre Unzulänglichkeiten in dieser Hinsicht zu verstehen, wird die Situation in Betracht gezogen, wenn das Eingangssignal einen vollen Spannungsbereich (d.h. von Erde bis V_DD) aufweist. Wenn das EN-Signal auf der Leitung 152 im Tiefpegelzustand ist, ist der p-FET 130 in Betrieb, um den Knoten 154 zur V_DD zu ziehen, und schaltet den Ausgangs-p-FET 156 aus. Gleichzeitig wird der Knoten 158 durch den Betrieb des Inverters 160 in den Hochpegelzustand geschaltet. Der Hochpegelknoten 158 schaltet den n-FET 162 ein, um den Knoten 164 in den Tiefpegelzustand zu ziehen, wodurch der Ausgangs-n-FET 166 ausgeschaltet wird. Demgemäß wird der Ausgang 168 vom Rest der Pufferschaltung entkoppelt, wenn das Freigabesignal EN in den Tiefpegelzustand geschaltet ist. Wie zu sehen ist, versetzt ein EN-Tiefpegelsignal die Pufferschaltung 150 in den Tristate-Zustand.
Wenn das Freigabesignal EN in den Hochpegelzustand geschaltet wird und der Eingang im Hochpegelzustand ist (z.B, auf V_DD), bewirkt der Hochpegeleingang 170, dass der n-FET 172 leitet. Demgemäß wird der Knoten 164 auf Erde gezogen, wodurch der Ausgangs-n-FET 166 ausgeschaltet wird, und entkoppelt den Ausgang 168 von der Erde. Gleichzeitig bewirkt das Hochpegelfreigabesignal EN, dass der n-FET 174 ebenfalls leitet. Daher wird der Knoten 154 in den Tiefpegelzustand gezogen. Es ist zu erwähnen, dass der p-FET 176 außer Betrieb ist, wenn der Eingang 170 im Hochpegelzustand ist, was den Knoten 154 von der V_DD entkoppelt. Der Tiefpegelknoten 154 schaltet den Ausgangs-p-FET 156 ein, um zu bewirken, dass der Ausgang 168 zur V_DD gezogen wird. Demnach bewirken ein Hochpegeleingang 170 und ein Hochpegelfreigabesignal EN, dass der Ausgang 168 zur V_DD in den Hochpegelzustand geschaltet wird.
Wenn dagegen das Freigabesignal EN im Hochpegelzustand ist und der Eingang 170 im Tiefpegelzustand (z.B. etwa auf Erde) ist, bewirkt der Tiefpegeleingang 170, dass der n-FET 172 ausgeschaltet wird, um den Knoten 164 von der Erde zu entkoppeln. Der Tiefpegeleingang 170 bewirkt auch, dass der p-FET 176 eingeschaltet wird. Bei eingeschaltetem p-FET 176 wird der Knoten 154 in den Hochpegelzustand gezogen, und der Ausgangs-p-FET 156 wird ausgeschaltet, wodurch der Ausgang 168 von der V_DD entkoppelt wird. Da der n-FET 174 (auf Grund des Hochpegelfreigabesignals EN) bereits in Betrieb ist, wird der Knoten 164 in den Hochpegelzustand gezogen, wenn der p-FET 176 leitet, wodurch der n-FET 166 eingeschaltet wird, um den Ausgang 168 auf Erde zu ziehen. Demnach bewirken ein Tiefpegeleingang 170 und ein Hochpegelfreigabesignal EN, dass der Ausgang 168 in den Tiefpegelzustand geschaltet wird.
Die nicht invertierende Dreizustandspufferschaltung 150 ist jedoch nicht imstande, zu funktionieren, wenn es notwendig ist, ein Eingangssignal mit einer reduzierten Spannung zu ihrem Ausgang hindurchzuleiten. Diese Unzulänglichkeit der Pufferschaltungen des Standes der Technik ergibt sich zum Teil aus der Tatsache, dass das Eingangssignal eingesetzt wird, um ein oder mehr Transistor-Gates zu steuern. Wenn so eingesetzt, bewirkt der reduzierte Spannungsbereich des Eingangssignals, dass einige p-FETs schwach in Betrieb sind, selbst wenn das Signal logisch im Zustand H ist. Wenn zum Beispiel der logische H-Zustand durch ein Signal mit einer reduzierten Spannung (z.B. 1 V gegenüber 2,5 V oder mehr des vollen Hubes der V_DD) gebildet wird, wird der Eingang im logischen Zustand H zum Beispiel durch Aufweisen der reduzierten Spannung von 1 V bei Eingang 170 dargestellt.
Mit 1 V bei Eingang 170 wäre der n-FET 172 in Betrieb, kann aber der p-FET 176 auch in Betrieb sein, wenngleich in einem schwachen Betrieb. Dem ist so, da, wenn die V_DD von 2,5 Volt an der Quelle des p-FETs 176 ist und die Schwellenspannung des p-FETs 176 0,7 V ist, das Vorhandensein von 1 V am Gate des p-FET 176 bewirkt, dass dieser Transistor ebenfalls schwach in Betrieb ist. Mit anderen Worten, es gibt einen Verluststrom durch den p-FET 176, wenn er außer Betrieb sein sollte. Wenn diese beiden Transistoren leiten, wird der Leistungsverbrauch übermäßig erhöht. Mit den beiden Transistoren 172 und 176 in Betrieb kann die Spannung an den Knoten 154 und 164 instabil und/oder nicht gut genug definiert sein, um den p-FET 156 einzuschalten und den n-FET 166 auszuschalten, um den Ausgang 168 auf den gewünschten Logikwert H zu ziehen.
WO 97 50 176A (to Actel Corp.) offenbart eine Dreizustandspufferschaltung zum Empfangen eines Eingangssignals an einem Puffereingangsknoten und Senden eines Ausgangssignals an einem Pufferausgangsknoten als Reaktion auf ein Pufferfreigabesignal.
Wie aus den vorhergehenden Aussagen zu erkennen ist, werden Dreizustandspufferschaltungen und Verfahren zur Herstellung derselben gewünscht, die in Signalübertragungsanwendungen mit reduzierter Spannung eingesetzt werden können.
Gemäß einem Aspekt der Erfindung wird eine Dreizustandspufferschaltung gemäß Patentanspruch 1 bereitgestellt.
Gemäß einem zweiten Aspekt der Erfindung wird ein Verfahren zur Bereitstellung eines Ausgangssignals als Reaktion auf ein Eingangssignal gemäß Patentanspruch 8 bereitgestellt.
Die Erfindung betrifft in einer Ausführungsform eine Dreizustandspufferschaltung zum Empfangen eines Eingangssignals an einem Puffereingangsknoten und Senden eines Ausgangssignals an einem Pufferausgangsknoten als Reaktion auf ein Pufferfreigabesignal. Die Pufferschaltung umfasst eine Eingangsstufe, welche an den Puffereingangsknoten gekoppelt ist. Die Eingangsstufe ist so konfiguriert, dass sie das Eingangssignal empfängt, wenn das Pufferfreigabesignal aktiviert wird. Die Pufferschaltung umfasst ferner eine Pegelumsetzerstufe, welche an die Eingangsstufe gekoppelt ist. Die Pegelumsetzerstufe ist so ausgelegt, dass sie als Reaktion auf das Eingangssignal einen Satz von Pegelumsetzerstufensteuersignalen ausgibt, wenn das Pufferfreigabesignal aktiviert wird. Ein Spannungsbereich des Satzes von Pegelumsetzerstufensteuersignalen ist höher als ein Spannungsbereich, der mit dem Eingangssignal verbunden ist. Die Pufferschaltung umfasst auch eine Ausgangsstufe, welche an die Pegelumsetzerstufe gekoppelt ist. Die Ausgangsstufe ist so konfiguriert, dass sie als Reaktion auf den Satz von Pegelumsetzerstufensteuersignalen das Ausgangssignal am Pufferausgangsknoten ausgibt, wenn das Pufferfreigabesignal aktiviert wird. Der Spannungsbereich des Ausgangssignals ist niedriger als der Spannungsbereich des Satzes von Pegelumsetzerstufensteuersignalen. Die Ausgangsstufe entkoppelt den Pufferausgangsknoten von der Eingangsstufe und der Pegelumsetzerstufe, wenn das Pufferfreigabesignal deaktiviert wird.
In einer anderen Ausführungsform betrifft die Erfindung ein Verfahren zur Bereitstellung eines Ausgangssignals als Reaktion auf ein Eingangssignal. Das Verfahren umfasst das Empfangen des Eingangssignals unter Verwendung einer Eingangsstufe einer Pufferschaltung. Ferner umfasst es das Bilden eines Satzes von Steuersignalen als Reaktion auf das Eingangssignal unter Verwendung einer Pegelumsetzerstufe der Pufferschaltung. Ein Spannungsbereich des Satzes von Steuersignalen ist höher als ein Spannungsbereich, der mit dem Eingangssignal verbunden ist. Ferner umfasst es das Ausgeben eines Ausgangssignals als Reaktion auf den Satz von Steuersignalen unter Verwendung einer Ausgangsstufe der Pufferschaltung. Der Spannungsbereich, der mit dem Ausgangssignal verbunden ist, ist niedriger als der Spannungsbereich der Steuersignale.
Diese und andere Merkmale der vorliegenden Erfindung werden in der folgenden detaillierten Beschreibung der Erfindung in Verbindung mit den folgenden Figuren ausführlicher beschrieben.
Zum besseren Verständnis der Erfindung und um zu zeigen, wie sie in die Tat umgesetzt werden kann, wird nun zu Veranschaulichungszwecken auf die beiliegenden Zeichnungen Bezug genommen, wobei:
1 zur Erleichterung der Erörterung eine vereinfachte invertierende Dreizustandspufferschaltung nach dem Stand der Technik veranschaulicht.
2 veranschaulicht eine andere Dreizustandspufferschaltung nach dem Stand der Technik, welche ebenso wenig zur Verwendung als eine Pufferschaltung mit einem reduzierten Spannungseingang und einem reduzierten Spannungsausgang anwendbar ist.
3 veranschaulicht eine vereinfachte Dreizustandspufferschaltung gemäß einer Ausführungsform der vorliegenden Erfindung, welche eine Dreizustandspufferschaltung darstellt, die zum Hindurchleiten von Signalen mit einer reduzierten Spannung imstande ist.
4 veranschaulicht ausführlicher eine vereinfachte Dreizustandspufferschaltung gemäß einer Ausführungsform der vorliegenden Erfindung, welche eine Dreizustandspufferschaltung darstellt, die zum Hindurchleiten von Signalen mit einer reduzierten Spannung imstande ist.
5–12 veranschaulichen verschiedene alternative Konfigurationen der Dreizustandspufferschaltung mit einem reduzierten Spannungseingang und einem reduzierten Spannungsausgang gemäß verschiedenen Ausführungsformen der vorliegenden Erfindung.
Die vorliegende Erfindung wird nun unter Bezugnahme auf einige veranschaulichende Ausführungsformen davon, wie in den beiliegenden Zeichnungen dargestellt, ausführlich beschrieben. In der folgenden Beschreibung werden zahlreiche spezifische Einzelheiten dargelegt, um ein vollkommenes Verständnis der Erfindung bereitzustellen. Für Fachleute ist jedoch zu erkennen, dass die vorliegende Erfindung auch ohne einige oder alle dieser spezifischen Einzelheiten ausgeführt werden kann. In anderen Fällen wurden allgemein bekannte Strukturen und/oder Verfahrensschritte nicht im Detail beschrieben, um die vorliegende Erfindung nicht unnötig zu komplizieren.
Die Erfindung betrifft in einer Ausführungsform eine hochwirksame Dreizustandspufferschaltung mit einem reduzierten Spannungseingang und einem reduzierten Spannungsausgang zur Verwendung beim Aktivieren eines Ausgangssignals mit einem reduzierten Spannungsbereich als Reaktion auf ein Eingangssignal mit einem ebenfalls reduzierten Spannungsbereich. In einer Ausführungsform umfasst die erfinderische Dreizustandspufferschaltung mit einem reduzierten Spannungseingang und einem reduzierten Spannungsausgang eine Eingangsstufe zum Empfangen des Eingangssignals mit einer reduzierten Spannung, eine Pegelumsetzerstufe zum Umsetzen des empfangenen Eingangssignals mit einer reduzierter Spannung in interne Pegelumsetzerstufensteuersignale mit einem höheren Spannungsbereich zum Steuern einer Ausgangsstufe der Dreizustandspufferschaltung.
Wenn die Dreizustandspufferschaltung durch Deaktivieren eines Pufferfreigabesignals in den Tristate-Zustand versetzt wird, wird sie im Wesentlichen von der Last entkoppelt. Wenn sie nicht im Tristate-Zustand ist, gibt die Ausgangsstufe als Reaktion auf die internen Pegelumsetzerstufensteuersignale ein Pufferausgangssignal im reduzierten Spannungsbereich entweder im logischen Zustand H oder im logischen Zustand L aus.
In einigen Fällen ist die Pufferschaltung so ausgelegt, dass es nicht nötig ist, das Eingangssignal einzusetzen, welches einen reduzierten Spannungsbereich aufweist, um Transistor-Gates der Eingangsstufe zu steuern. Dies steht im Gegensatz zur Situation von 1 und 2 des Standes der Technik, wobei das Eingangssignal eingesetzt wird, um Transistor-Gates direkt zu steuern. Um die Ausgangsstufe zu steuern, wird das Eingangssignal unter Verwendung der Pegelumsetzerstufe vorzugsweise auf einen höheren Spannungspegel verstärkt. Demgemäß verschlechtert die Tatsache, dass das Eingangssignal einen Spannungsbereich aufweisen kann, der nicht wesentlich größer als die Schwellenspannung der Transistoren ist, die Leistung der Pufferschaltung nicht.
Die Merkmale und Vorteile der vorliegenden Erfindung werden unter Bezugnahme auf die folgenden Figuren besser verständlich. 3 veranschaulicht eine vereinfachte Dreizustandspufferschaltung 200 gemäß einer Ausführungsform der vorliegenden Erfindung, welche eine Eingangsstufe 202, eine Pegelumsetzerstufe 204 und eine Ausgangsstufe 206 umfasst. Wie dargestellt, ist das Pufferfreigabesignal an die Eingangsstufe 202 angelegt, um Transistoren darin zu steuern, welche das Eingangssignal mit einer reduzierten Spannung auf dem Anschluss 208 zur Pegelumsetzerstufe 204 hindurchleiten. Wie hierin später gezeigt wird, wird das Pufferfreigabesignal in einigen Ausführungsformen auch eingesetzt, um die Durchleitung von Signalen innerhalb der Pegelumsetzerstufe 204 und/oder der Ausgangsstufe 206 zu steuern.
Innerhalb der Pegelumsetzerstufe 204 setzen Transistoren darin das empfangene Eingangssignal in einen höheren Spannungsbereich um, um die Gates von Transistoren innerhalb der Ausgangsstufe 206 zu steuern. Die Steuersignale mit einer höheren Spannung erlauben es, dass Transistoren innerhalb der Ausgangsstufe 206 mit einer höheren Übersteuerungsspannung gesteuert werden, wodurch Transistoren innerhalb der Ausgangsstufe 206 eine größere Menge von Strom liefern/entziehen können, um auf diese Weise die Last, die an den Pufferausgang angelegt ist, schnell auf den gewünschten reduzierten Spannungspegel zu setzen.
4 veranschaulicht ausführlicher eine Dreizustandspufferschaltung 300 gemäß einer Ausführungsform der vorliegenden Erfindung, welche einen nicht invertierenden Dreizustandspuffer darstellt, der zum Annehmen eines reduzierten Spannungseingangs und Ansteuern einer Last mit seinem reduzierten Spannungsausgang imstande ist. Die Pufferschaltung 300 umfasst eine Eingangsstufe 302, eine Pegelumsetzerstufe 304 und eine Ausgangsstufe 306. Die Eingangsumsetzerstufe 302 umfasst zwei Feldeffekttransistoren (FETs) 308 und 310, deren Gates durch das Pufferfreigabesignal ENp auf dem Leiter 312 gesteuert werden. Das Eingangssignal mit einer reduzierten Spannung wird am Puffereingangsknoten 314 empfangen und durch die FETs 308 und 310 zu den Knoten 316 und 318 hindurchgeleitet, wenn das Pufferfreigabesignal aktiviert wird (d.h. wenn das Signal ENp im Hochpegelzustand ist).
Es ist zu erwähnen, dass, obwohl die FETs 308 und 310 in der Zeichnung als n-FETs mit niedriger Schwelle dargestellt sind (die Charakteristik der niedrigen Schwelle ist durch den Kreis um das Transistorsymbol dargestellt), dies kein Erfordernis ist, solange die Schwellenspannung dieser Eingangstransistoren niedriger als der Eingangsspannungsbereich ist. Transistoren mit niedriger Schwelle werden für diese Transistoren jedoch bevorzugt (aber nicht vorausgesetzt). Im Allgemeinen können FETs mit niedriger Schwelle eine niedrigere Schwellenspannung (z.B. etwa 0,4 V bis etwa 0,5 V) als typische FETs (welche um die 0,6 V bis 0,7 V haben können) aufweisen.
Die Pegelumsetzerstufe 304 empfängt die Signale von der Eingangsstufe 302 und setzt die empfangenen Signale in einen höheren Spannungsbereich um, um die Gates der FETs 320 und 322 in der Ausgangsstufe 306 zu steuern. In Abhängigkeit vom Wert des Eingangssignals mit einen reduzierter Spannung am Eingangsknoten 314 gibt die Ausgangsstufe 306 entweder einen logischen Tiefpegel (V_SS) oder einen logischen Hochpegel (der H-Wert des reduzierten Spannungsbereichs oder V_REDUCED hierin) aus. Demgemäß wird eine Pufferschaltung mit einem reduzierten Spannungseingang und einem reduzierten Spannungsausgang gebildet.
Wie die Transistoren 310 und 308 sind auch die Ausgangstransistoren 320 und 322 in der Zeichnung als n-FETs mit niedriger Schwelle dargestellt (die Charakteristik der niedrigen Schwelle ist durch den Kreis um das Transistorsymbol dargestellt). Obwohl Transistoren mit niedriger Schwelle für diese Ausgangstransistoren für optimale Leistung bevorzugt werden, können auch Transistoren eingesetzt werden, welche einen typischeren Schwellenspannungsbereich aufweisen können.
Zum besseren Verständnis wird nun die Wirkungsweise des Dreizustandspuffers 300 ausführlich erklärt. Nehmen wir die Situation, in welcher das Pufferfreigabesignal deaktiviert wird, um dem Dreizustandspuffer zu erlauben, in den Tristate-Betriebsmodus zu treten. In der Schaltung von 4 wird in den Tristate-Betriebsmodus eingetreten, wenn das Signal ENp auf dem Leiter 312 im Tiefpegelzustand ist. Bei dem Tiefpegelsignal ENp sind die n-FETs 308 und 310 außer Betrieb, wodurch verhindert wird, dass das Signal am Eingangsknoten 314 zur Pegelumsetzerstufe 304 hindurchgeleitet wird.
Der Inverter 324 bewirkt, dass das Signal ENc (welches die Inverse des Signals ENp ist) auf dem Leiter 326 in den Hochpegelzustand geschaltet wird, wodurch der Dreizustandsinverter 328 in einen hochohmigen Zustand versetzt und der Dreizustandsinverterausgang von seinem Eingang entkoppelt wird. Ein Hochpegelsignal ENc schaltet auch den n-FET 330 ein, um den Knoten 332 in den Tiefpegelzustand zu ziehen, wodurch der n-FET 320 ausgeschaltet wird. Demnach wird der Pufferausgang 334 von der Spannungsquelle V_REDUCED 336 entkoppelt.
Das Tiefpegelsignal ENp auf dem Leiter 312 schaltet den p-FET 338 ein, wodurch der Knoten 318 in den Hochpegelzustand gezogen wird, um den n-FET 340 einzuschalten. Wenn der FET 340 leitet, wird der Knoten 342 zum V_SS gezogen, wodurch der p-FET 344 der Pegelumsetzerstufe 304 eingeschaltet wird. Wenn der FET 344 leitet, wird der Knoten 316 (durch die V_DD-Spannungsquelle 346) zur V_DD gezogen, um den p-FET 348 auszuschalten, wodurch der Knoten 342 von der V_DD-Spannungsquelle 350 entkoppelt und der Knoten 342 (auf Grund dessen, dass der FET 340 leitet) auf dem V_SS-Pegel gehalten wird.
Da der Knoten 342 im Tiefpegelzustand ist, ist auch der FET 322 außer Betrieb, wodurch der Pufferausgang 334 vom V_SS entkoppelt wird. Bei ausgeschalteten FETs 320 und 322 wird der Pufferausgang 334 vom Rest der Pufferschaltung, vom V_REDUCED und vom V_SS entkoppelt. Mit anderen Worten, die Pufferschaltung 300 wird in den Tristate-Zustand versetzt und von der Last entkoppelt.
Wenn das Pufferfreigabesignal aktiviert wird (d.h. wenn das Signal ENp von 4 im Hochpegelzustand ist), wird die Pufferschaltung 300 aus dem Tristate-Betriebsmodus genommen. Demgemäß variiert der Spannungswert am Pufferausgang 334 innerhalb des Bereichs 0 bis V_REDUCED als Reaktion auf den Spannungswert am Eingangsknoten 314.
Nehmen wir die Situation, wenn das Signal ENp im Hochpegelzustand ist und ein V_SS-Spannungspegel am Eingangsknoten 314 auftritt. Das Hochpegelsignal ENp bewirkt, dass die FETs 308 und 310 eingeschaltet werden und der V_SS-Spannungspegel zu den Knoten 318 beziehungsweise 316 hindurchgeleitet wird. Da der FET 310 leitet, wird der Knoten 316 in den Tiefpegelzustand geschaltet, um den FET 348 einzuschalten, wodurch der Knoten 342 (durch die V_DD-Spannungsquelle 350) zur V_DD gezogen wird. Da das ENp im Hochpegelzustand ist und sein invertiertes ENc-Signal im Tiefpegelzustand ist, leitet der Dreizustandsinverter 328 den Wert am Knoten 342 zum Knoten 332 hindurch und bewirkt, dass der Knoten 332 in den Tiefpegelzustand geschaltet wird (da der Dreizustandsinverter 328 seinen Ausgang in Bezug auf seinen Eingang invertiert). Das Tiefpegelsignal ENc schaltet den FET 330 aus, wodurch der Knoten 332 vom V_SS entkoppelt wird. Da der Knoten 332 auf dem V_SS ist, wird der FET 320 ausgeschaltet, um den Pufferausgang 33 von der V_REDUCED-Spannungsquelle 336 zu entkoppeln.
Der Tiefpegelknoten 318 (der p-FET 338 wird durch das ENp-Hochpegelsignal ausgeschaltet, um sicherzustellen, dass der Knoten 318 im Tiefpegelzustand verbleibt) schaltet den FET 340 aus, um den Knoten 342 vom V_SS zu entkoppeln und sicherzustellen, dass der Knoten 342 (auf Grund der Tatsache, dass der FET 348 leitet) auf dem V_DD-Pegel bleibt. Mit dem Knoten 342 im V_DD-Hochpegelzustand wird diese volle V_DD-Spannung an das Gate des Ausgangs-FETs 322 angelegt, wodurch der FET 320 über den Pufferausgang 334 Strom an die Last liefern und den Pufferausgang 334 schnell auf den V_SS-Spannungspegel ziehen kann. Demnach ermöglicht es das Vorhandensein der Pegelumsetzerstufe 304, die Gates der Transistoren 320 und 322 durch Steuersignale mit dem vollen Spannungsbereich von V_SS bis V_DD zu steuern. Wie aus den vorhergehenden Aussagen zu erkennen ist, bewirkt ein V_SS-Eingangssignal am Eingangsknoten 314, dass ein V_SS-Ausgangssignal am Ausgangsknoten 334 auftritt, wenn die Pufferschaltung 300 nicht im Tristate-Zustand ist.
Nehmen wir die Situation, wenn das Signal ENp im Hochpegelzustand ist (d.h. die Pufferschaltung ist nicht im Tristate-Zustand) und ein V_REDUCED-Spannungspegel am Eingangsknoten 314 auftritt. Das Hochpegelsignal ENp bewirkt, dass die FETs 308 und 310 eingeschaltet werden und der V_REDUCED-Spannungspegel zu den Knoten 318 beziehungsweise 316 hindurchgeleitet wird. Da der FET 308 leitet, wird der V_REDUCED-Spannungspegel zum Knoten 318 hindurchgeleitet, wodurch der FET 340 eingeschaltet wird, um den Knoten 342 auf den V_SS zu ziehen. Wenn der Knoten 342 auf den V_SS gezogen wird, ist der p-FET 344 voll in Betrieb, um den Knoten 316 (durch die V_DD-Spannungsquelle 346) zur V_DD zu ziehen. Demnach ist der Knoten 316 an der V_DD, obwohl die Leitung des FETs 310 bewirkt, dass nur der V_REDUCED vom Eingangsknoten 314 zum Knoten 316 hindurchgeleitet wird.
Da der Knoten 316 an der V_DD ist, wird diese volle V_DD-Spannung an das Gate des p-FETs 348 angelegt, um den FET 348 ganz auszuschalten, wodurch der Knoten 342 von der V_DD-Spannungsquelle 350 entkoppelt und sichergestellt wird, dass der Knoten 342 auf dem V_SS-Pegel verbleibt. Es sollte zu erkennen sein, dass die Pegelumsetzerstufe 304 auch die Funktion hat, die Spannung am Knoten 342 beim V_SS-Wert zu stabilisieren, um sicherzustellen, dass der FET 322 ganz außer Betrieb bleibt, um den Pufferausgang 334 vom V_SS zu entkoppeln. Andernfalls kann der FET 348 schwach in Betrieb sein, wenn der V_REDUCED durch den FET 310 zum Knoten 316 hindurchgeleitet wird, wodurch die Spannung am Knoten 342 über den gewünschten V_SS-Wert gezogen, die Leistung verschlechtert und/oder bewirkt wird, dass die Pufferschaltung versagt und/oder eine übermäßige Menge von Leistung verbraucht.
Mit dem Signal ENp im Hochpegelzustand und seinem invertierten Signal ENc im Tiefpegelzustand bewirkt der V_SS-Wert am Knoten 342, dass der Knoten 332 zur V_DD geschaltet wird (da der Dreizustandsinverter 328 den invertierten Wert seines Eingangs ausgibt). Das Tiefpegelsignal ENc schaltet auch den FET 330 aus, um den Knoten 332 vom V_SS zu entkoppeln. Mit dem Knoten 332 im V_DD-Hochpegelzustand wird diese volle V_DD-Spannung an das Gate des Ausgangs-FETs 320 angelegt, wodurch der FET 320 über den Pufferausgang 334 Strom an die Last liefern und den Pufferausgang 334 (durch die V_REDUCED-Spannungsquelle 336) schnell auf den V_REDUCED-Spannungspegel ziehen kann. Demnach ermöglicht es das Vorhandensein der Pegelumsetzerstufe 304, dass die Gates der Transistoren 320 und 322 durch Steuersignale mit dem vollen Spannungsbereich von V_SS bis V_DD gesteuert werden. Wie aus den vorstehenden Aussagen zu erkennen ist, bewirkt ein V_REDUCED-Eingangssignal am Eingangsknoten 314, dass ein V_REDUCED-Ausgangssignal am Ausgangsknoten 334 auftritt, wenn die Pufferschaltung 300 nicht im Tristate-Zustand ist.
Es ist zu erwähnen, dass, obwohl die Pufferschaltung 300 als eine Dreizustandspufferschaltung konfiguriert ist, die nicht invertierend ist, dies kein Erfordernis ist. Demgemäß sind die Erfindungen hierin nicht unbedingt auf das invertierende (oder nicht invertierende) Merkmal der Dreizustandspufferschaltung mit einem reduzierten Spannungseingang und einem reduzierten Spannungsausgang beschränkt.
Durch Verwenden von Steuersignalen mit dem vollen Spannungshub (V_SS bis V_DD) zur Steuerung der Gates der Ausgangs-FETs 320 und 322 wird eine höhere Übersteuerungsspannung erhalten, um diese FETs ein- und auszuschalten. Wenn die reduzierte Spannung V_REDUCED zur Steuerung der Gates dieser Ausgangs-FETs eingesetzt worden wäre, müssten die FETs größer sein, um in derselben Zeit dieselbe Strommenge zu liefern/zu entziehen. Da die Erfindung Steuersignale mit dem vollen Spannungshub (V_SS bis V_DD) zur Steuerung der Gates der Ausgangs-FETs 320 und 322 einsetzt, können diese FETs kleiner hergestellt werden, was den Platzbedarf auf dem Chip verringert.
Die Verringerung der Größe der Ausgangs-FETs verringert auch die kapazitive Last, an welche die Pufferschaltung gekoppelt wird. Dies ist bei Anwendungen vorteilhaft, bei welchen mehrere Pufferschaltungen eingesetzt werden, um Signale auf einem gemeinsamen Busleiter zu aktivieren, und mehrere Pufferschaltungsausgangsstufen an diesen gleichen gemeinsamen Bus angekoppelt werden können. Durch Verringern der Größe und der Kapazität im Zusammenhang mit den Ausgangs-FETs der Ausgangsstufe in jeder Pufferschaltung wird weniger Lastkapazität an die Pufferschaltung gegeben, die den Busleiter tatsächlich ansteuert. Bei geringer Lastkapazität werden die Wartezeit und der Leistungsverbrauch vorteilhafterweise reduziert.
5 bis 12 veranschaulichen verschiedene alternative Ausführungsformen, welche die verschiedenen beispielhaften Arten und Weisen darstellen, in welchen die Eingangsstufe, die Pegelumsetzerstufe und die Ausgangsstufe konfiguriert werden können. In jeder dieser Figuren wird die Pegelumsetzerstufe eingesetzt, um das Eingangssignal mit einer reduzierten Spannung auf Steuersignale mit einem größeren Spannungsbereich zu verstärken, um die Ausgangstransistoren in der Ausgangsstufe zu steuern. Die Ausgangstransistoren sind zwischen dem V_REDUCED und dem V_SS in Reihe geschaltet, um Signale in diesem reduzierten Spannungsbereich auszugeben. Indem die Ausgangstransistoren durch die Steuersignale mit der höheren Spannung von der Pegelumsetzerstufe ein- und ausgeschaltet werden, können diese Transistoren vorteilhafterweise eine größere Strommenge liefern oder entziehen, um die Last bei einer geringen Wartezeit anzusteuern.
In 5 ist die Pegelumsetzerstufe durch ein NICHT-ODER-Gatter 392 anstelle des Dreizustandsinverters, wie im Fall von 4, realisiert. In 6 wird stattdessen ein Übertragungsgatter 402 in der Pegelumsetzerstufe eingesetzt. Das Übertragungsgatter 402 hat die Funktion, die Spannung zwischen seinen beiden Knoten, d.h. zwischen den Knoten 404 und 406, als Reaktion auf die Steuersignale 408 und 410 hindurchzuleiten. Wiederum stellt die Pegelumsetzerstufe, welche das Übertragungsgatter 402, die Transistoren 412, 414 und 416 umfasst, sicher, dass der Knoten 404 im Tiefpegelzustand verbleibt, wenn ein Signal im logischen Zustand H mit einer reduzierten Spannung (z.B. 1 V) am Puffereingang auf tritt. Der Rest des Puffers von 6 funktioniert ungefähr auf die gleiche Weise wie der Puffer von 4 und die Wirkungsweise des Puffers von 6 ist für einen Fachmann angesichts dieser Offenbarung leicht verständlich.
In 7 wird ein Inverter 502 in der Pegelumsetzerstufe eingesetzt, um Steuersignale mit dem Spannungsbereich zwischen V_SS und V_DD an die Ausgangstransistoren zu liefern. Zwei Inverter sind an das Gate des Transistors 504 gekoppelt dargestellt, um genügend Strom zum richtigen Steuern des Transistors 504 liefern. Sie können jedoch ausgelassen werden, wenn das Pufferfreigabesignal den Transistor 504 ausreichend steuern kann. Es gibt drei Ausgangstransistoren in der Ausgangsstufe, wobei der Transistor 504 wirkt, um die V_REDUCED-Spannungsquelle vom Ausgang schnell zu entkoppeln, wenn das Signal ENp im Tiefpegelzustand ist. Als ein Kompromiss muss jedoch jeder der Ausgangstransistoren 504 und 506 möglicherweise größer sein, um den Widerstand in Reihe zwischen der V_REDUCED-Spannungsquelle und dem Ausgang zu verringern. Der größere Transistor 506 kann insbesondere, wenn mehrere Dreizustandspuffer an denselben Ausgang gekoppelt sind, zu einer höheren kapazitiven Last beitragen. In 8 ist der Ausgangstransistor 602 hinzugefügt, um sicherzustellen, dass der VSS ebenfalls schnell vom Ausgang entkoppelt wird, wenn das ENp-Signal im Tiefpegelzustand ist. Wiederum führt der Kompromiss zu größeren Transistoren 602 und 604, um den Reihenwiderstand zu überwinden. Der Rest des Puffers von 7 und 8 funktioniert ungefähr auf die gleiche Weise wie der Puffer von 4 und die Wirkungsweise dieser Puffer ist für einen Durchschnittsfachmann angesichts dieser Offenbarung leicht verständlich.
In 9 wird ein Dreizustandsinverter 702 in der Pegelumsetzerstufe eingesetzt. Der Dreizustandsinverter 702 funktioniert auf die gleiche Weise wie der Dreizustandsinverter 328 von 4. In 10 sind die Transistoren 802 und 804 in der Ausgangsstufe an das Signal ENpx (erzeugt durch die Inverter 806 und 808 der Pegelumsetzerstufe) gelegt, um ein schnelles Entkoppeln des Ausgangs sowohl vom V_SS als auch vom V_REDUCED zu ermöglichen. Das Vorhandensein von vier Transistoren in Reihe in der Ausgangsstufe erfordert jedoch möglicherweise, dass größere Bauelemente eingesetzt werden müssen, um den Reihenwiderstand zu überwinden. In 11 erfolgt das Entkoppeln des Ausgangs vom V_SS auf dieselbe Weise, wie dies beim Puffer von 4 geschah. Das Entkoppeln des Ausgangs von V_REDUCED wird durch den Transistor 902 bewerkstelligt, wenngleich auf Kosten der potenziellen Erfordernis, dass größere Bauelemente für die Transistoren 902 und 904 eingesetzt werden müssen. In 12 erfolgt das Entkoppeln des Ausgangs von V_REDUCED auf dieselbe Weise, wie dies beim Puffer von 4 geschah. Das Entkoppeln des Ausgangs von V_SS wird durch den Transistor 1002 bewerkstelligt, wenngleich auf Kosten der potenziellen Erfordernis, dass größere Bauelemente für die Transistoren 1002 und 1004 eingesetzt werden müssen. Der Rest der Puffer von 9 bis 8 funktioniert ungefähr auf die gleiche Weise wie der Puffer von 4 und die Wirkungsweise dieser Puffer ist für einen Durchschnittsfachmann angesichts des Rests dieser Offenbarung leicht verständlich.

Claims

Dreizustandspufferschaltung (300) zum Empfangen eines Eingangssignals an einem Puffereingangsknoten (314) und Senden eines Ausgangssignals an einem Pufferausgangsknoten (334) als Reaktion auf ein Pufferfreigabesignal, umfassend: eine Eingangsstufe (302), welche an den Puffereingangsknoten (314) gekoppelt ist, wobei die Eingangsstufe (302) so konfiguriert ist, dass sie das Eingangssignal empfängt, wenn das Pufferfreigabesignal aktiviert wird; eine Pegelumsetzerstufe (304), welche an die Eingangsstufe (302) gekoppelt ist, wobei die Pegelumsetzerstufe (304) so ausgelegt ist, dass sie einen Satz von Pegelumsetzerstufensteuersignalen als Reaktion auf das Eingangssignal ausgibt, wenn das Pufferfreigabesignal aktiviert wird, wobei ein Spannungsbereich des Satzes von Pegelumsetzerstufensteuersignalen höher ist als der Spannungsbereich, der mit dem Eingangssignal verbunden ist; und eine Ausgangsstufe (306), welche an die Pegelumsetzerstufe (304) gekoppelt ist, wobei die Ausgangsstufe (306) so konfiguriert ist, dass sie das Ausgangssignal an dem Pufferausgangsknoten (334) als Reaktion auf den Satz von Pegelumsetzerstufensteuersignalen ausgibt, wenn das Pufferfreigabesignal aktiviert wird, wobei ein Spannungsbereich des Ausgangssignals niedriger ist als der Spannungsbereich des Satzes von Pegelumsetzerstufensteuersignalen, die Ausgangsstufe den Pufferausgangsknoten (334) von der Eingangsstufe (302) und der Pegelumsetzerstufe (304) entkoppelt, wenn das Pufferfreigabesignal deaktiviert wird, wobei die Eingangsstufe (302) einen ersten Feldeffekttransistor (310) und einen zweiten Feldeffekttransistor (308) umfasst, Gates des ersten und des zweiten Feldeffekttransistors (310, 308) durch das Pufferfreigabesignal gesteuert werden, und erste Anschlüsse des ersten und des zweiten Feldeffekttransistors (310, 308) so konfiguriert sind, dass sie das Eingangssignal empfangen.
Dreizustandspufferschaltung (300) nach Anspruch 1, wobei die Ausgangsstufe (306) an eine erste Spannungsquelle gekoppelt ist und die Pegelumsetzerstufe (304) an eine zweite Spannungsquelle gekoppelt ist, welche eine Spannung liefert, die höher ist als ein Spannungspegel, der durch die erste Spannungsquelle geliefert wird.
Dreizustandspufferschaltung (300) nach Anspruch 2, wobei zweite Anschlüsse des ersten und des zweiten Feldeffekttransistors (310, 308) an einen entsprechenden ersten und einen entsprechenden zweiten Eingangsknoten (316, 318) der Pegelumsetzerstufe (304) gekoppelt sind.
Dreizustandspufferschaltung (300) nach Anspruch 3, wobei die Pegelumsetzerstufe (304) einen dritten Feldeffekttransistor (344), einen vierten Feldeffekttransistor (348) und einen fünften Feldeffekttransistor (340) umfasst, wobei ein Gate des dritten Feldeffekttransistors (344) an den ersten Eingangsknoten (316) der Pegelumsetzerstufe (304) und einen ersten Anschluss des vierten Feldeffekttransistors (348) gekoppelt ist, und ein Gate des vierten Feldeffekttransistors (348) an einen ersten Anschluss des dritten Feldeffekttransistors (340) gekoppelt ist.
Dreizustandspufferschaltung (300) nach Anspruch 4, wobei der dritte und der vierte Feldeffekttransistor (344, 348) p-Feldeffekttransistoren darstellen und der erste, der zweite und der fünfte Feldeffekttransistor (310, 308, 340) n-Feldeffekttransistoren darstellen.
Dreizustandspufferschaltung (300) nach Anspruch 4, ferner umfassend eine Dreizustandsinverterschaltung (328), wobei ein erster Dreizustandsinverterschaltungsanschluss der Dreizustandsinverterschaltung (328) an den ersten Anschluss des dritten Feldeffekttransistors (344) und einen zweiten Anschluss des fünften Feldeffekttransistors (340) gekoppelt ist, ein zweiter Dreizustandsinverterschaltungsanschluss der Dreizustandsinverterschaltung (328) an einen Eingangsknoten (332) der Ausgangsstufe (306) gekoppelt ist und ein dritter Dreizustandsinverterschaltungsanschluss der Dreizustandsinverterschaltung (328) an das Pufferfreigabesignal gekoppelt ist.
Dreizustandspufferschaltung (300) nach Anspruch 6, ferner umfassend einen Inverter (324) mit einem Invertereingang und einem Inverterausgang, wobei der Invertereingang an das Pufferfreigabesignal gekoppelt ist und der Inverterausgang an einen vierten Dreizustandsinverterschaltungsanschluss der Dreizustandsinverterschaltung (328) gekoppelt ist.
Verfahren zum Bereitstellen eines Eingangssignals an einem Puffereingangsknoten (314) und Senden eines Ausgangssignals an einem Pufferausgangsknoten (334) einer Pufferschaltung (300) als Reaktion auf ein Pufferfreigabesignal, wobei das Verfahren die folgenden Schritte umfasst: derartiges Konfigurieren eines Eingangsstufenmittels (302), welches an den Puffereingangsknoten (314) gekoppelt ist, dass es das Eingangssignal empfängt, wenn das Pufferfreigabesignal aktiviert wird; derartiges Auslegen von Pegelumsetzermitteln (304), welche an das Eingangsstufenmittel (302) gekoppelt sind, dass sie einen Satz von Pegelumsetzerstufensteuersignalen als Reaktion auf das Eingangssignal ausgeben, wenn das Pufferfreigabesignal aktiviert wird, wobei ein Spannungsbereich des Satzes von Pegelumsetzerstufensteuersignalen höher ist als ein Spannungsbereich, der mit dem Eingangssignal verbunden ist; derartiges Konfigurieren eines Ausgangsstufenmittels (306), welches an die Mittel der Pegelumsetzerstufe (304) gekoppelt ist, dass es das Ausgangssignal am Pufferausgangsknoten als Reaktion auf den Satz von Pegelumsetzerstufensteuersignalen ausgibt, wenn das Pufferfreigabesignal aktiviert wird, wobei ein Spannungsbereich des Ausgangssignals niedriger ist als der Spannungsbereich des Satzes von Pegelumsetzerstufensteuersignalen; Entkoppeln des Pufferausgangsknotens von dem Eingangsstufenmittel (302) und den Pegelumsetzermitteln (304), wenn das Pufferfreigabesignal deaktiviert wird; Steuern von Gates des ersten und des zweiten Feldeffekttransistors (310, 308) des Eingangsstufenmittels (302) unter Verwendung des Pufferfreigabesignals; derartiges Konfigurieren von ersten Anschlüssen des ersten und des zweiten Feldeffekttransistors (310, 308), dass sie das Eingangssignal empfangen.
Verfahren nach Anspruch 8, wobei der Schritt des Konfigurierens eines Ausgangsstufenmittels (306) ferner Liefern eines Satzes von Steuersignalen an Gates des ersten und des zweiten Feldeffekttransistors (320, 322) des Ausgangsstufenmittels (306) umfasst, wobei der erste und der zweite Feldeffekttransistor (320, 322) zwischen einer ersten Spannungsquelle und Erde in Reihe geschaltet sind, und die erste Spannungsquelle und die Erde so konfiguriert sind, dass sie den Spannungsbereich bereitstellen, welcher mit dem Ausgangssignal an einem Ausgang der Pufferschaltung (300) verbunden ist.
Verfahren nach Anspruch 8 oder 9, ferner umfassend Liefern eines Pufferfreigabesignals, das so konfiguriert ist, dass es die Pufferschaltung (300) in den Tristate-Zustand versetzt, von einer Last, die an die Pufferschaltung (300) gekoppelt ist, wenn das Pufferfreigabesignal deaktiviert wird.