DE2120627B2

DE2120627B2 - Logische schaltung

Info

Publication number: DE2120627B2
Application number: DE19712120627
Authority: DE
Inventors: Yasoji Kawasaki Suzuki (Japan)
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1970-04-27
Filing date: 1971-04-27
Publication date: 1976-09-16
Also published as: DE2120627A1; FR2090822A5; GB1342099A; NL7105647A; CA945641A; US3737673A

Description

Die Erfindung betrifft eine logische Schaltung mit einem logischen Schaltelement,das zur Bildung seiner Ausgangssignale die Eingangssignale umkehrt und das aus wenigstens einem Paar komplementärer Isolierschicht-Feldeffekt-Transistoren, IGFETs, besteht, das von einem N-Kanal-IGFET und einem P-Kanal-IGFET gebildet wird.

Eine derartige aus »radio fernsehen elektronik« 18, 1969, Heft 3, Seite 76 bekannte Schaltung ist aus IGFETs oder Metalloxyd-Halbleitertransistoren, MOSTs, aufgebaut. Zum Schalten des in dieser bekannten Schaltung verwendeten IGFETs ist ein Taktimpuls mit einer Spannung erforderlich, deren Höhe ebenso groß wie die der Gate-Sperrspannung der Substratelektrode des 1(3FETs ist. Wenn die [GFETs

t«.im Empfang eines Eingangssignals und eines Taktimpulses leitend werden, fließt zwischen der Spannungsversorgung und Masse ein Gleichstrom, was zu einem erhöhten Energieverbrauch führt. Dieser Gleichstrom hat seinerseits zur Folge, daß eine hohe Übertragungskonduktanz gm zwischen den IGFFTs beim Abnehmen eines Ausgangssignals von einem IGFET nicht erreichbar ist. Da weiterhin die Streukapazität mit verschiedenen Zeitkonstanten aufgeladen und entladen wird, wird die Arbeitsfrequenz durch die größere Zeitkonstante bestimmt, was einer Beschränkung des oberen Grenzwertes der Arbeitsfrequenz entspricht.

Wenn bei der bekannten Schaltung zwei verschiedene Taktimpulse mit unterschiedlichen Phasen zum Schalten der IGFETs verwandt werden, ergeben sich Schwierigkeiten beim Ausbilden der Schaltung in integrierter Form, insbesondere jedoch beim Aufbau eines Schieberegisters durch Verknüpfen einer großen Anzahl von derartigen logischen Grundschaltungen, die der Reihe nach eine Verzögerung von einem halben Bit liefern. Wenn andererseits nur einer der Taktimpulse zugeführt wird, kann keine Information übertragen werden, was zu einer Verzögerung der Informationsübertragung führt.

Die der Eriindung zugrundeliegende Aufgabe liegt daher darin, eine logische Schaltung der eingangs genannten Art so auszubilden, daß Taktimpulse mit einer geringeren Spannung zum Schalten der IGFETs verwandt werden können.

Diese Aufgabe wird erfindunesgemäß dadurch gelöst, daß ein Paar von Schalt-IGFHTs vom P- und N-Kanal-Typ vorgesehen ist, die jeweils bezüglich der zugehörigen Spannungsversorgung in Reihe mit den entsprechenden Transistoren der komplementären IGFETs vom P- und N-Kanal-Typ des logischen Schaltelementes so geschaltet sind, daß sie den Betrieb der logischen Schaltung steuern, wenn Taktimpulse zu den Gates dieser Schalt-IGFETs zugeführt werden.

Neben der Möglichkeit, Taktimpulse mit einer niedrigeren Spannung zum Schalten der IGFETs zu verwenden, zeigt eine derartig ausgestaltete logische Schaltung einen geringeren Energieverbrauch und eine hohe Übertragungskonduktanz und ist bei sehr hohen Arbeitsfrequenzen zu verwenden. Weiterhin ist die Ausbildung der Schaltung in integrierter Form, insbesondere bei dem Aufbau eines Schieberegisters, aus einer Anzahl von derartigen logischen Grundschaltungen in integrierter Form leichter, wobei zusätzlich eine hohe Geschwindigkeit der Informationsübertragung gewährleistet ist. Dieser Aufbau von Schieberegistern aus logischen Schaltungen, nämlich Invertern, ist aus ETZ-B, Band 31, 1969, Heft 21, Seiten 491 bis 494 bekannt.

Im folgenden wird die Erfindung in beispielsweisen Ausführungsformen an Hand der Zeichnung näher erläutert.

F i g. 1 zeigt einen Schaltplan einer logischen Schaltung gemäß einer Ausführungsform der Erfindung;

Fig. 2A bis 2D zeigt die Wellenfonnen der Betriebsspannung, die an den Hauptteil der logischen Schaltung der Fig. 1 angelegt oder dieser zugeführt wird;

F i g. 3 ist ein Schaltplan einer anderen Ausführungsform der Erfindung;

Fig. 4 ist ein Schaltpian einer weiteren Ausführungsform der Erfindung;

F i g. 5 ist ein Schaltplan noch einer weiteren Ausführungsform der Erfindung;

F i g. 6 ist ein abgewandelter Schaltplan der Ausführungsform der F i g. 5;

F i g. 7 ist ein Schaltplan eines Schieberegisters, das aus der logischen Schaltung der Fig. 1 zusammengesetzt ist;

F i g. 8 A bis 8 G zeigt die Formen der Betriebsspannung, die an den Hauptteil eines Schieberegisters,welches durch die logische Schaltung der Fig.7 gebildet wird, angelegt oder diesem zugeführt wird; Fig. 9 bis 11 sind Schaltpläne, die Abwandlungen des Schieberegisters der F i g. 7 zeigen;

Fig. 12 zeigt die Wellenformen der Betriebsspannung, die an den Hauptteil des Schieberegisters der Fig. 11 angelegt oder diesem zugeführt werden;

Fig. 13 ist ein Schaltplan einer Abwandlung des Schieberegisters der F i g. 7 gemäß einer weiteren Ausführungsform der Erfindung.

Die Drain- und Source-Elektroden des IGFET, wie sie hier im folgenden verwendet werden, sind folgendermaßen definiert.

Die Drain- und Source-Elektroden eines IGFETs, mit Ausnahme der Typen, die für einen speziellen

a5 Zweck hergestellt sind, unterscheiden sich im allgemeinen wenig im Aufbau, anders als die Kollektor- und Emitterelektroden eines bi-polaren Elementes, welches aus einem Transistor besteht. Dieser IGFET ist ein bilaterales Element. Wie es üblich ist, wird die

3c Seite der Spannungsversorgung oder die Ausgangsseite des FET als Drain-Elektrode und die geerdete Seite als Source-Elcktrode bezeichnet. Dies wird nur in dem Fall verwendet, wenn die logische Schaltung aus einem P- oder N-leitendem FET allein gebildet ist. Da jedoch die erfindungsgemäße logische Schaltung eine Mischung aus P- und N-leitenden FETs umfaßt, ist die Ausgangsseite als Drain-Elektrode und die Spannungsversorgung und Erdseite als Source-Elekfodc bezeichnet (Source- und Drain-Elektrode werden im folgenden der Einfachheit halber als Source bzw. Drain bezeichnet).

Es soll nun an Hand der F i g. 1 der Fall beschrieben werden, wo das Element in einer logischen Grundschaltung gemäß einer Ausführungsform der Erfindung enthalten ist und gemeinsam eine Umkehrstufe (Inverter) bildet.

Die logische Grundschaltung 10 gemäß der ersten Ausführungsform der Erfindung enthält einen komplementären Inverter 13, der aus N- und P-leitenden IGFETs 11 und 12 gebildet wird, einen N-leitenden IGFET 14, der als ein Schaltelement zwischen den IGFET 11 und die Spannungsquelle angeordnet ist, und einen P-leitenden IGFET15, der in gleicher Weise als ein Schaltelement zwischen den IGFET12 und Masse geschaltet ist. Die Gate-Elektroden der genannten IGFETs 11 und 12 sind miteinander verbunden und ihr Verbindungspunkt wird als Eingangsanscnluß 16 verwendet. Die Drain-Elektroden der IGFETsIl und 12 sind miteinander verbunden und ihr Verbindungspunkt wird als Ausgangsanschluß 17 verwendet. Die Source des IGFETs 11 ist mit dem Drain des IGFETs 14 verbunden, dessen Source mit einer negativen Vorspannungsquelle V_Dl){ — E) verbunden ist. Die Substratelektroden (im folgenden als Substrat bezeichnet) der IGFETs 11 und 14 sind gemeinsam mit dieser Spannugsquelle V_DÜ( — E) verbunden. Dem Gate des IGFET 14 wird ein erster positiver Taktimpuls Φ, _a zugeführt. Die Source des

IGFETs 12 ist mit dem Drain des IGFETs IS ver- dung, die im anschließenden Eingangsgate-Konden-

bunden, dessen Source geerdet ist oder mit einer po- sator C₂ gespeichert ist, über den Weg Kondensator

sitiven Spannungsquelle V_ss verbunden ist. Die Sub- C-IGFET 12-IGFET 15-Masse entladen. Die Ent-

strate der IGFETs 12 und 15 sind ebenfalls geerdet. ladungszeitkonstante zu diesem Zeitpunkt kann als

Dem Gate des IGFETsIS wird ein erster negativer 5 (A₁₂+ A₁₅)C₂ ausgedrückt werden. R₁₂ und R_x. be-

Taktimpuls Φ_1& zugeführt. Die Taktimpulse Φ₁₀ und zeichnen die Werte der Innenwiderstiinde der IGFET

Φ,,, bestehen aus Impulsfolgen, die nur in der Phase 12 und 15. Daher hat der Ausgangsanschluß 17 eine

umgekehrt sind und eine vorgeschriebene Synchroni- positive Spannung von etwa. OVoIt (Fig. 2D). Wenn

sationsperiode besitzen. zur Zeit t_A dem Eingangsanschluß 16 wieder positive

Wenn den Gates der schaltenden N- und P-Ieiten- io Eingangssignal (Fi g. 2C) zugeführt werden und zur

den IGFETs 14 und 15 positive und negative Takt- Zeit/, dem Tor des IGFET 14 positive Taktimpulse

impulse Φ_1η bzw. </>,,, zugeführt werden,werden diese Φ_1α (Fig. 2A) zugeführt werden, wird der anschlie-

IGFETs 14 und 15 leitend gemacht. Wenn dem Ein- ßende Eingangskondensator C₂ auf etwa — EVoIt

gangsanschluß 16 ein positives Eingangsimpulssignal aufgeladen und dem Ausgangsanschluß 17 wird eine

mit etwa OVoIt zugeführt wird, wird der N-leitende 15 negative Spannung zugeführt (Fig. 2D). Auf diese

IGFETIl geschaltet, während der P-leitende IGFET Weise werden die Eingangs.impulssignale A, die dem

12 nichtleitend gemacht wird. Wenn umgekehrt dem Eingangsanschluß 16 zugeführt werden, unter Steue-

Eingangsanschluß 16 ein negatives Eingangsimpuls- rung von positiven und nejgativen Taktimpulsen <I\ „

signal von etwa — EVoIt zugeführt wird, dann wird und Φ_ι6 umgekehrt und als Ausgangssignale Ά dem

der N-leitende IGFET 11 ausgeschaltet und der P- ao Ausgangsanschluß 17 zugeführt mit dem Ergebnis,

leitende IGFET 12 wird eingeschaltet. Außer wenn daß diese logische Schaltung 10 eine Verzögerung

den Gates der IGFETs 14 und 15 Taktimpulse Φ, „ von einem halben Bit bewirkt.

bzw. Φ₁ _b zugeführt werden, bleiben diese IGFETs Gemäß der beschriebenen Ausführungsform der

14 und 15 nichtleitend, auch wenn dem Eingangsan- Erfindung ist das Substrat des IGFET mit einer

schluß 16 positive oder negative Impulssignale züge- 25 Spannungsquelle oder mit Masse verbunden, was die

führt werden und die beiden IGFETs 11 und 12 ein- Erzeugung einer Gate-Sperrspannung verhindert und

geschaltet werden. Offensichtlich werden beide es ermöglicht, daß der Betrieb mit Taktimpulsen von

IGFETs 11 und 12 nichtleitend und der Ausgangs- niedriger Amplitude ausgeführt wird und die eftek-

anschluß 17 ist von den positiven und negativen tiven Verluste in der Schaltung verringert werden.

Spannungsquellen getrennt. 30 Auch wenn die IGFETs 111 und 14 leitend gemacht

Es soll nun an Hand der Fig. 2A bis 2D die ge- werden, bleiben die IGFETs 12 und 15 ausgeschal-

naue Wirkungsweise der Ausführungsform der tet, so daß kein Gleichstrom zwischen der Spannungs-

Fig. 1 beschrieben werden. quelle —E und Masse fließt, was den Leistungsvcr-

Wenn dem Eingangsanschluß 16 des Inverters 13 brauch verringert. Wenn weiter die Summe R_n 4- R_u Eingangssignale zugeführt werden, wird ein mit 35 der Innenwiderstände der IGFETs 11 und 14, wenn diesem Eingangsanschluß 16 verbundener Eingangs- diese eingeschaltet sind, gleich der Summe R,„ + K₁. gate-Kondensator C₁ aufgeladen oder entladen. Wenn der Innenwiderstände der IGFETs 12 und 15, wenn beim Eintreffen eines positiven Eingangsimpulssignals diese leitend sind, gemacht wird, wird das Auf- und dieser Kondensator C₁ eine positive Spannung (etwa Entladen mil der gleichen Zeitkonstanten durchge-OVoIt) hat (Fig. 2C) dann ist der IGFETIl bereit 40 führt mit der Wirkung, daß Schaltfre""en7en ^u:<; tu zum Schalten und der IGFET 12 wird ausgeschaltet. einem hohen Wert verwendet werden können. Weiter Wenn danach dem Gate des IGFET 14 zur Zeit I₁ ermöglicht die Verwendung von Taktimpulsen, die positive Taktimpulse Φ, _α zugeführt werden (Fig.2 A), nur in der Phase umgekehrt sind, die Herstellung dann wird der IGFET 14 auch leitend gemacht, was eines Taktimpulssteuerkreises. Durch die Verweneine niedrige Impedanz zwischen der Spannungs- 45 dung von oben beschriebenen Taktimpulsen wild eine quelle (-E) und dem Ausgangsanschluß 17 zur Übertragung von Information mit hoher Geschwin-Folge hat. Demzufolge wird ein Eingangskondensa- digkeit erreicht. Da komplementäre IGFETs verwentorC auf der Eingangsseite der darauffolgenden det werden, ist diese logische Schaltung einfach im Halbleiterschaltung durch die Spannunesquelle ( —E) Aufbau und kann leicht als integrierte Schaltung ausüber den Weg Spannungsquelle (— E)-IGFET 14- 5° gebildet werden. Da der Schaltstrom in der loeischen IGFET 11-Kondensator C„-Masse negativ aufgela- Schaltung durch die Schalt-IGFETs. die die Tastimden. Die so aufgeladene Energie wird jedoch durch pulse erhalten, gesteuert wird, kann der Leistunssden Spannungsabfall in den IGFETs 14 und 11 ver- verbrauch auf den reziproken Wert des Tastverhältringert. Die Aufladungskonstante zu dieser Zeit kann nisses der Taktimpulse verringert werden. Diese gedurch (R_n + R₁₁)C₂ ausgedrückt werden. K_n τ R_u 55 nannten vorteilhaften Wirkungen können erfindungsbezeichnen die Werte der der Innenwiderstände der gemäß erhallen werden.

IGFETs 14 und 11. Als Folge davon hat der Aus- Es soli nun mit Bezug auf die Fig. 3 bis 6 der ganesanschluß 17 eine negative Spannung von etwa Fall beschrieben werden, wo einem Element 13. das — EVoIt (Fig. 2D). Wenn zur Zeit t„ dem Ein- in einer logischen Grundschaltung enthalten ist, zahlgangsanschluß 16 ein Eingangssignal mit negativer 60 reiche Eingangssignal zugeführt werden.
Spannung (etwa — E Volt) zugeführt wird (Fig. 2C), Teile der Fig. 3 bis 6, die die gleichen sind wie dann wird der IGFETIl ausgeschaltet und der in Fig. 1, sind mit den gleichen Bezugszeichen be-IGFET12 eingeschaltet. Wenn zur Zeit i₃ dem Gate zexhnet und ihre Beschreibung ist weggelassen, des IGFET15 negative Taktimpulse Φ,,, (Fig. 2B) Wenn in Fig. 3 zwei Eingangssignale A und B zuzugeführt werden, wird dieser IGFET15 leitend ee- 65 geführt werden, dann führt das Element, das aus macht, was eine niedrige Impedanz zwischen der einem Paar von komplementären IGFETs besteht, Snannungsquelle (Masse) und dem Ausgangsanschluß eine logische NAND-Operation durch. Diese logische 17 zur Folge hat. Demgemäß wird die negative La- NAND-Schaltung wird aus einer Kombination von

komplementären IGFETs 41 und 42, deren Gales das Eingangssignal A zugeführt wird, und anderen komplementären IGFETs 43 und 44, deren Gates das Eingangssignal B zugeführt wird, gebildet, mit der Wirkung, daß Ausgangssignale ~ÄB von den Drains der IGFETs 42 und 44 weggeführt werden.

Wenn beide Eingangssignale A und B positiv sind und dem Gate des IGFET 14 positive Taktimpulse Φ, „ zugeführt werden, dann wird der anschließende Eingangsgate-Kondensator C, negativ durch die Spannungsquelle (-E) aufgeladen, wodurch am Ausgangsanschluß 17 negative Signale AB bezüglich dieser Eingangssignal A und B erzeugt werden.

Wenn gemäß der Ausführungsform der F i g. 4 zwei Eingangssignale A und B zugeführt werden, führt ein logisches Grundschaltelement 13. das ein Paar komplementäre IGFETs enthält, eine logische NOR-Operation aus. Dieses logische NOR-Element ist aus einer Kombination von komplementären IGFETs 51 und 52, deren Gates das Eingangssignal A zugeführt wird, und von anderen komplementären IGFETs 53 und 54. deren Gates das Eingangssigna! B zugeführt wird, hergestellt, mit der Wirkung, daß Ausgangssignale A +B von den Drains der IGFETs 51 und 53 weggeführt werden.

Wenn eines dieser Eingangssignale A und B positiv ist und cam Gate des IGFETs 14 positive Taktimpulse Φ, „ zugeführt werden, dann wird der anschließende Eingangskondensator C, durch die Spannungsquelle ( — E) negativ aufgeladen, wobei am Ausgangsanschluß ein Ausgangssigna] A+B bezüglich dieser Eingangssignale A und B erzeugt wird.

Wenn in der Ausführungsform der Fig. 5 vier Eingangssignale A. B. C und D zugeführt werden, führt ein logisches Grundschaltelement 13. das aus vier Paaren von komplementären IGFETs besteht, eine logische AND-NOR-Oneration aus.

Dieses logische AND-NOR-Schaltelement wird aus einer Kombination von komnlementären IGFETs 61 und 62. komplementären IGFETs 63 und 64. kornplementären IGFETs 65 und 66 und komplementären IGFETs 67 und 68 gebildet, wobei den Gates der IGFETs 61 bis 68. die diese Paare bilden, Einqangssignale/1. B, C bzw. D zugeführt werden und Ausgangssienale von den Dra'ns der IGFETs 62. 63. 64 und 67 weggeführt werden. Wenn eines der zwei Paare der Eingangssignale, d. h. A-B und C-D positiv ist, wird der anschließende Eingangskondensator C_n durch die Spannungsauelle (— EVnenativ aufgeladen, so daß negative Signale AB-^CD am Aus- S" gangsanschluß 17 erzeugt werden.

Gemäß einer in Fig. 6 dargestellten Abwandlung der Ausführungsform der F i g. 5 besteht das logische Grund-AND-NOR-Schaltelementl3 aus m-nPaaren von komplementären IGFETs, mit 2-m-n Eingangspates. Wenn den Eingangsgates der komplementären IGFETs EingangssignaleX_m,, X^₂.. .X„,_r, ...X,,. X,„ ... X_1n zugeführt werden, dann werden Auseangsi ^

X„ ... X, „ erhalten.

signale X_m , · X_ma „

Die logischen Schaltungen der Fig. 3 bis 6 können dieselben Vorteile aufweisen wie die Ausführungsform der Fig. 1.

Es sollen nun mit Bezug auf die F i g. 7 bis 13 andere Ausführungsformen beschrieben werden, bei denen zahlreiche logische Grundschaltungen derselben Art, wie sie in F i e. 1 gezeigt ist. in Reibe <*eschaltet sind, um eine Ionische Schaltung zu b^;lden. die als Schieberegister arbeitet. Die Teile der Fig. 7.

die die gleichen sind wie in Fig. 1, sind mit den gleichen Bezugszeichen bezeichnet und ihre Beschreibung ist weggelassen.

Nach Fig. 7 sind zwei logische Grundschaltungen

10 und 110 verbunden, die dieselbe Anordnung wie die der F i g. 1 haben, um eine Schieberegistereinheit 6O₁ zu bilden, um eine Verzögerung von einem Bit auszuführen. Eine Anzahl η dieser Einheiten ist in Reihe geschaltet, um ein Schieberegister zu bilden, um eine Verzögerung von »-Bits insgesamt zu bewirken. Dem Eingangsanschluß 116 der komplementären IGFETs 111 und 112, die den Inverter 113 der zweiten logischen Grundschaltung 110 bilden, werden Ausgangssignale vom Ausgangsanschluß 17 der ersten logischen Grundschaltung 110 zugeführt, um vom Ausgangsanschluß 117 Signale wegzuführen, die um ein halbes Bit verzögert sind. Den Gates der schaltenden IGFETs 114 und 115 werden zweite positive oder negative Taktimpulse </'.,„ und <!>.,,, zugeführt, die in der Phase um einen vorgeschriebenen Betrag von den ersten positiven oder negativen Taktimpulsen </',„ oder <I\_b, welche der ersten logischen Grundschaltung 10 zugeführt werden, verschoben sind.

Es soll nun mit Bezug auf die Fig. 8 A bis 8 G die Wirkungsweise des Schieberegisters der Fig. 7 beschrieben werden. Wenn dem Eingangsanschluß 16 des Inverters 13 der ersten logischen Grundschaltung 10 positive Eingangssignale über einen Eingangsanschluß-Punkt 40 zugeführt werden, wird der Eingangsgate-Kondensator C₁ positiv auf etwa OVoIt aufgeladen (F i g. 8 E). Wenn zur Zeit (j dem Gate des IGFET 14 der erste positive Taktimpuls <■/>, _ü (Fi g. 8 A) zugeführt wird, dann werden die IGFETs

11 und 14 leitend, was bewirkt, daß der Eingangskondcnsator auf der Einsangsseite der anschließenden Halbleiteranordnung oder der Eingangsgaie-Kondensator C₂ des Inverters 113 der zweiten logischen Grundschaltung 110 durch die Spannungsquelle (-E) negativ aufgeladen wird und der Ausgangsanschluß 17 eine negative Spannung von (-E) Volt hat (Fi g. 8 F). Wenn zur Zeit f., dem Eingangsanschluß 16 negative Eingangssignale zugeführt werden, wird der IGFET 11 nicht durchgängig und dei IGFET 12 wird leitend gemacht. Wenn zur Zeit t. dem IGFET 15 der erste negative Taktimpuls </',, (Fig. 8B) zugeführt wird, dann wird auch der IGFET 15 durchgängig gemacht, was bewirkt, daß die negative Ladung des Eingangsgate-Kondensators C₂ zui Masse entladen wird und der Ausgangsanschluß Yi eine positive Spannung (Fig. 8F) hat. Wenn diese positiven Signale dem Eingangsanschluß 116 des Inverters 113 der zweiten logischen Grundschaltung 110 zugeführt werden, wird der IGFET 111 leitenc gemacht und der IGFET 112 wird undurchgängig Wenn zur Zeit r₄ dem Gate des Schalt-IGFETs IU der zweiten logischen Grundschaltung 110 ein zweiter positiver Taktimpuls Φ., ₀ zugeführt wird, wird dei IGFET 114 eingeschaltet, "was bewirkt, daß der Einßangsgate-Kondensator (nicht gezeigt) der anschließenden Schieberegistereinheit 60., durch die Spannungsquelle (— E) negativ aufgeladen wird und dei Ausganpsanschluß 117 eine negative SpannunE hai (Fig. 8G).

Wenn der ersten logischen Grundschaltung IC später wieder em positives Eingangssignal (F i g. 8 E' zugeführt wird und wenn zur Zeit t. dem IGFET 14 der ersten 'ogi'chen Gnundschaltung 10 der erste po-

609 538/42C

shive Taktimpuls Φ_ια (Fig. 8A) zugeführt wird, men der Fig. 10 und 7 ist der, daß die Schaltele-

dann wird dem Ausgangsanschluß 17 dieser Schal- mente 14, 15, 114 und 115 der Fig. 7 durch Schalte:

tung 10 eine negative Spannung (Fig. 8 F) zugetulirt, mit mechanischen Kontakten ersetzt sind, d. h. durch

mit der Wirkung, daß dem Eingangsanschluß 116 Relais. Diese Anordnung kann ebenfalls die gleichen

der zweiten logischen Schaltung 110 ebenfalls eine 5 Wirkungen liefern wie die vorhergehenden Ausfüh-

negativc Spannung zugeführt wird und der IGFET rungsformen. Als andere Möglichkeit können diese

111 ausgeschaltet wird und der IGFET 112 leitend Relais durch andere Schalter, z.B. durch konlakt-

gemacht wird. Wenn zur Zeit i_B dem IGFET 115 der lose, ersetzt werden.

zweiten logischen Schaltung 110 der zweite negative Die Ausführungsform der Fig. 11 verwendet Taktimpuls'/'.„zugeführt wird, wird auch der IGFET io keine zwei Paare von Taktimpulsen Φ _u - - <l>_lb und 115 leitend gemacht, mit der Wirkung, daß die nega- </',„ - ψ.,,, wie in Fig. 7, sondern führt das Verlive Ladung des Eingangsgate-Kondensators der zwei- schiebender Information einfach durch ein Paar von ten Schieberegistereinheit 6O₂ zur Masse entladen Taktimpulsen Φ_ια~Φ_1ϋ aus, die in der Phase umwird, daß dem Ausgangsanschluß 117 eine positive gekehrt zueinander sind. Auch die Ausführungsform Spannung (Fig. 8 G) zugeführt wird und der Aus- 15 der Fig. 11 liefert dasselbe Ergebnis wie die vorhergangsanschluß-Punkt 50 ein positives Signal erzeugt. gehenden. Die Fig. 12 A bis 12E zeigen die Wellen-

Die Eingangssignale, die dem Eingangsanschluß- formen der Betriebsspannung, welche an den Hauptpunkt 40 der ersten Schieberegistereinheit 6O₁ züge- teil einer logischen Schaltung im Falle der Fie. Il führt werden, werden durch die ersten und zweiten angelegt wird.

positiven Taktimpulse </>,„ und Φ._2ί, und die ersten 20 Die vorhergehenden Ausführungsformen der und zweiten negativen Taktimpulse Φ_ιϋ und Φ_2ί), die Fig. 7, 9, 10 und 11 betreffen den Fall wo das in den ersten und zweiten logischen Grundschaltun- Schieberegister aus den ersten und zweiten logischen gen 10 und 110 erzeugt werden, so gesteuert, daß sie Grundschaltungen 10 und 110 zusammen-esem war, jeweils um ein halbes Bit verzögert werden. Demge- die jede einen in Fi ε. 1 «ezeigten komplementären maß werden Ausgangssignale, die um ein Bit ver- 25 Inverter enthält, so daß sie als eine Schieberegisterzögert sind, von dem Ausgangsanschluß 50 der ersten einheit wirkt. Selbstverständlich kann der Zweck der Schieberegistereinheit 6O₁ weggeführt. Daher bildet Erfindung auch erreicht werden indem ein Schiebedie Reihenschaltung von Schieberegistereinheiten register durch verschiedene logische Grundschal-6O₁... 60„ ein Schieberegister, welches Eingangs- tungselemente zusammengesetzt 1st wie sie in den signale fortlaufend um ein Bit verschieben und ins- 30 F i g. 3 bis 6 gezeigt sind '
gesamt eine Verschiebung um η Bits durchführen Es ist weiter möglich, wie in Fig. 13 gezeigt ist, ^ka"ⁿ- . .... . , _. _ . _J. ^zwei Inverter, die aus zwei Paaren von komplemen-

Die Ausfuhrungsform der F 1 g. 7 zeigt dieselben tären IGFETs 71-73 bzw 72-74 bestehen zu

Vorteile wie die der F i g. 1 und insbesondere bietet kombinieren, um eine erste logische Grundschaltung

Sie den Vorteil, daß em Schieberegister in Form 35 10 zu bilden, die eine NAND-Operation durchführt;

einer integrierten Schaltung hergestellt werden kann. zwei anHop* inv»rt», a:„ __: τ>,, ..„ ..... i.„.

Die Ausfuhrungsform der Fig. 7 bezieht sich auf plementären IGFETs 171-173 und 17'-174 be-

<len Fall, wo vier Taktimpulse Φ_]0, Φ₁ „, Ψ,₍₁ und Φ_2ΐ! stehen, zu kombinieren, um eine nvehe louche

rut verschiedenen Phasen verwendet werden. Als Grundschaltung 110 zu bilden die dieselbe Wd-

Alternat.ve ist es möglich, den Zweck der Erfindung ₄o nung wie die erste logische Schaltuno 10 hat dem

dadurch zu erreichen, daß in einer Schsltungsanord- Inverter der ersten logischen Grundschaltuns Ein-

Bung eines der zwei Paare von Taktimpulsen gangssignale A und B zuzuführen und dem Inverter

*',u-«Α.« und <P_lfr-*_sft erzeugt wird und die der zweien logischen Grundschaltuno eine Summe

Phase dieser Taktimpulse durch einen Inverter um- des Ausgangs von dieser ersten logischen Schaltung

gekehrt wird, nämlich daß nur zwei Taktimpulse mit 45 10 und einem anderen Einoan°ssi°nal C zuzuführen"

verschiedenen Phasen verwendet werden. um eine logische AND-OR-SchaltW zu bilden, die

λκ "¹¹V¹ } ^aUe u-^eu ^g- ^{blS n Aus}S^angssignale AB^C von der zweiten logischen

weitere Abwandlungen des Schieberegisters der Grundhaltung 110 liefert und auf diese Weise eine

Fi g. 7 beschrieben werden. Die Teile, die die glei- Schieberegistereinheit 6O₁ aufzubauen. Diese Anord-

chen sind wie m Fig. 7, sind mit den gleichen Be- 50 nung hat ebenfalls die gleichen Vorteile wie die Aus-

zueszeichen bezeichnet, und ihre Beschreibung ist führungsform der F i e 7

weggelassen. Der Unterschied zwischen den F i g. 9 Die Vorhergehende Beschreibung bezieht sich auf

""^{d 7}J^st _f?^er- ^daß,.^{die ers},^{tere dl}f^elbe" ,^PATⁿ^ⁿ ^{den Fal1}- ^{wo die} erfindungsgemäße logische Grund-

^?d « lld ^Very™^dunSj;^ls schaltende EIe- schaltung beim Aufbau eines Schieberegisters ver-

rnentel4. 15. 14 und 115 zum Steuern des Auf-und 55 wendet wird. Diese logische Schaltung kann ebenso

Entladens umfaßt Diese Anordnung erfordert nur verwendet werden, um einen Addier- oder Subtra-

zwei negative Taktimpulse mit verschiedenen Pha- hierkreis oder irgendeinen anderen Kreis aufzubauen,

sen. Wenn umgekehrt diese schaltenden Elemente 14, Weiter wurde bei den vorhergehenden Ausführungs-

15 und 114 und 115 zum Steuern des Auf- und Ent- formen die SpannunosqueHe V mh^ ine^Soarmune

ladens aus denselben N-leitenden IGFETs bestehen, 6_O von (-E) vät gewäffiS Äs^n^qS^f

sind in gleicher Weise nur zwei positive Taktimpulse hatte eine Spannung von + OVoIt. Die Spannungs-

mit verschiedenen Phasen erforderlich. Die Ausfuh- quelle V₀₀ kann jedoch auch - 0 VoIr und die Span-

rungsform der F1 g. 9 bietet die gleichen Vorteile wie nungsquelle F_s, (- £) \ _{o]t haben Fhen<},_o kann die

die vorhergehenden. Die Seiten der IGFETs 14 und SpannLgsquefle Wf - J) _Voh _Und Se Spannt -

114 welche mit der Spannungsquelle verbunden sind, 6₅ quelle F_ss -OVoIt haben. In diesen Fällen sollten

ASS^¹STlJfSA Malsfve b^U Ξ SS £
Der Unterschied zwischen den Ausführung

werden. Die IGFETs in der vorhergehenden Beschreibung waren alle vom Vergrößerungs-(enhancemcnt-)Typ, aber sie können natürlich auch vom Verringerungs-(depression-)Typ sein.

Wie oben ausgeführt wurde, liefert die Erfindung eine logische Schaltung, die aus komplementären IGFETs und schaltenden IGFETs besteht und die

unter Steuerung von Taktimpulsen mit niedriger Amplitude betrieben wird wodurch ermöglicht wird, da£ der Leistungsverbrauch verringert wird, die Betriebsfrequenz bis zu einem hohen Wert verwendet werder kann, Information mit einer hohen Geschwindigkei übertragen werden kann und die Integrierung dei logischen Schaltung erleichtert wird.

Hierzu 10 Blatt Zeichnungen

Claims

Patentansprüche:

1. Logische Schaltung mit einem logischen Schaltelement, das zur Bildung seiner Ausgangssignale die Eingangssignale umkehrt und das aus wenigstens einem Paar komplementärer Isolierschicht-Feldeffekt-Transistoren, IGFETs.. besteht, das von einem N-Kanal-IGFET und einem P-Kanal-IGFET gebildet wird, gekennzeich-η e t durch ein Paar von Schalt-IGFETs (14, 15) vom P- und N-Kanal-Typ, die jeweils bezüglich der zugehörigen Spannungsversorgung (V_DD, V_ss) in Reihe mit dem entsprechenden Transistor der komplementären IGFETs (11, 12) vom P- und N-Kanal-Typ des logischen Schaltelementes (13) so geschaltet sind, daß sie den Betrieb der logischen Schaltung steuern, wenn Taktimpulse zu den Gates dieser Schalt-IGFETs (14, 15) zugeführt werden.

2. Logische Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Drain-Elektroden dieses Paares von Schalt-IGFETs mit den Source-Elektroden der komplementären N- und P-leitenden IGFETs, welche die komplementäre IGFET-Einheit bilden, verbunden sind, daß Source und Substrat des schaltenden N-leitenden IGFETs mit einer negativen Spannungsversorgung verbunden sind, daß Source und Substrat des schaltenden P-leitenden IGFET mit einer positiven Spannungs-Versorgung verbunden sind, daß dem Gate des schaltenden N-leitenden IGFET positive Taktimpulse zugeführt werden und daß dem Gate des schaltenden P-leitenden IGFET negative Taktimpulse, deren Phase umgekehrt ist wie die der positiven Taktimpulse, zugeführt werden

3. Logische Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß das logische Schaltelement eine Umkehrstufe (Inverter), welche komplementäre IGFETs enthält, ist, weiche einen Eingangsanschluß, mit dem die Gates der IGFETs verbunden sind, und einen Ausgangsanschluß, mit dem die Drains der IGFETs verbunden sind, aufweist, daß die Substratelektrode des komplementären N-leitenden IGFET mit einer negativen Spannungsversorgung verbunden ist:, daß die Substratelektrode des komplementären P-leitenden IGFET mit einer positiven Spannungsversorgung verbunden ist, wobei, wenn dem Eingangsanschluß des Inverters positive Signale zugeführt werden, der komplementäre N-leitende IGFET stromdurchlässig gemacht wird und danach, wenn dem N-leitenden Schalt-IGFET positive Taktimpulse zugeführt werden, negative Signale an dem Ausgangsanschluß dieses Inverters erzeugt werden, wobei, wenn dem Eingangsanschluß negative Signale zugeführt werden, der komplementäre P-lcilcnde IGFET stromgängig gemacht wird und danach, wenn dem P-leitcnden Schalt-IGFET negative Taktimpulse zugeführt werden, positive Signale am Ausgangsanschluß des Inverters erzeugt werden, wodurch Ausgangssignale erhalten werden, die um ein halbes Bit verzögert sind.

4. Logische Schaltung iipch Anspruch 2, dadurch gekennzeichnet, daß das logische Schaltelement eine logische NAND-Schaltung ist, die aus zwei Paaren von komplementären IGFETs

besteht, um zwei Eingangssignal logisch zu verknüpfen, und welche zwei Eingangsanschlüsse, mit welchen die Gates eines Paares von komplementären IGFETs verbunden sind, und einen Ausgangsanschluß aufweist, mit welchem die Drains von zwei komplementären P-leütenden IGFETs und das Drain von einem komplementären N-leitenden IGFET verbunden sind, daß Source und Substrat dieses komplementären N-leitenden IGFETs mit einer negativen Spannungsversorgung verbunden sind und daß Source und Substrat des komplementären P-leitenden IGFET mit einer positiven Spannungsversorgung verbunden sind.

5. Logische Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß das logische Schaltelement eine logische NOR-Schaltung ist, welche aus zwei Paaren von komplementären IGFETs besieht, um zwei Eingangssignale logisch zu verknüpfen.

6. Logische Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß das logische Schaltelement eine logische AND-NOR-Schaltung ist, welche aus vier Paaren von komplementären IGFETs besteht, um vier Eingangssignale logisch zu verknüofen.

7. Logische Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß das logische Schaltelement eine logische AND-NOR-Schaltung ist, welche aus m ■ η Paaren von komplementären IGFETs besteht, um m · η Eingangssignale logisch zu verknüpfen.

8. Logische Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Schalt-IGFETs (14, 15) direkt zwischen die komplementären IGFETs(Il, 12) des logischen Schaltekmentes (13) und die Spannungsversorgungen (V₀₀, V_ss) geschaltet sind.

9. Logische Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß sie zum Aufbau eines Schieberegisters angewandt wird.