DE2029566C3 - Schieberegisterstufenschaltung - Google Patents
SchieberegisterstufenschaltungInfo
- Publication number
- DE2029566C3 DE2029566C3 DE2029566A DE2029566A DE2029566C3 DE 2029566 C3 DE2029566 C3 DE 2029566C3 DE 2029566 A DE2029566 A DE 2029566A DE 2029566 A DE2029566 A DE 2029566A DE 2029566 C3 DE2029566 C3 DE 2029566C3
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- field effect
- transistor
- clock pulse
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
- G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Shift Register Type Memory (AREA)
- Logic Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
Die Erfindung betrifft eine Schieberegisterstufen· schaltung für ein Schieberegister mit mehreren hintereinandergeschalteten
solchen Stufenschaltungen, die mehrphasig betrieben ist und mehrere mit Feldeffekttransistoren
betriebene hintereinandergeschaltete Inverterkreise aufweist.
Bei einer bekannten Schaltung dieser Art für zweiphasigen Betrieb, sind insgesamt sechs Transistoren
vorgesehen, von denen zwei Torschaltungen zwischen den Inverterstufen bilden. Für die beiden
vorgesehenen Inverterstufen sind je zwei Transistoren vorgesehen. Bei Betrieb entsteht ein hoher Leistungsbedarf,
wenn die beiden Transistoren eines Inverterkreises gleichzeitig eingeschaltet sind. Abgesehen davon, muß
der eine Transistor eines jeden Inverterkreises wesent-Hch größer ausgestaltet sein als der andere, so daß man,
wenn man diese bekannte Schaltung auf einem Halbleiterblättchen als integrierte Schaltung verwirklichen
will, sehr viel Platz in der Oberfläche des ! lalbleiterelements benötigt.
Es sind auch vierphasig betriebene Schaltungen der eingangs genannten Art bekannt, die mithin vier
Taktimpulse in einem Ueiriebszyklus benötigen und mehr als sechs Transistorschaltungen erfordern. Abgesehen
von dem dadurch bedingten Aufwand, kann diese Schaltung nicht so schnell beirieben werden, wie
/weiphasige Schaltungen.
Aufgabe der Erfindung ist es. die Schaltung der eingangs genannten Art so auszugestalten, daß sie
einfach und mit möglichst wenig Schaltelementen unter geringem Oberflächenplat/bedarf als integriertes
Schaltelement auf einem Flalbleiterbläuchen verwirklicht
werden kann tnui mit möglichst hoher SJetriebsgeschwindigkeit
und möglichst geringem Leistungsverlust betrieben werden kann.
Die Erfindung is? dadurch gekennzeichnet, daß drei Inverterkreise vorgesehen sind mit je einem Feldeffekt-Iransistor,
der zwischen einem Ausgangsanschluß eines dem betreffenden Inverterkreises zugeordneten Taktimpulsgenerators
für Taktimpulse und einen Schaltknoten des betreffenden Inverterkreises geschaltet ist, und
dessen Steuerelektrode für die beiden letzten Inverterkreise an den Schaltknoten des jeweils voraufgehenden
Inverterkreises und für den ersten Inverterkreis an einen vorgesehenen Signalirr;pulseii,gang angeschlossen
ist, und mit je einem zwischen einem synchron /um ersten betriebenen /weiten Ausgatigsanschluß des dem
betreffenden Inverierkreis zugeordneten Taktimpulsgenerators und dem .Schallknoten des zugehörigen
Inverterkreises für die Taktimpulse des zugeordneten Taktimpulsgenerators durchgängig gepolten Gleichrichterelement,
und daß der Knoten des letzten Inverterkreises an einen vorgesehenen Signalimpiilsausgang
angeschlossen ist, und daß die Taktimpulse der drei Taktimpulsgeneratoren in der Reihenfolge der
Hintereinanderschaltung ihrer zugeordneten Inverterkreise drei Betriebsphasen einleitend mit zeitlichem
ALstand aufeinander folgen.
Die Erfindung kann mit Dioden als Gleichrichtereleriienten
verwirklicht werden. Vorzugsweise wird sie jedoch mit Feldeffekttransistoren als Gleichrichterelemente
verwirklicht, deren Steuerelektrode!! mit an die zugehörigen Atisgangsanschlüsse des zugeordneten
Taktimpulsgenerators angeschlossen sind. In einem solchen Fall können alle sechs Feldeffekttransistoren im
wesentlichen gleichartig sein und gleichartige Charakteristik haben, wodurch die Herstellung wegen der damit
verbundenen Vereinheitlichung, insbesondere im Falle der Verwirklichung als integriertes Schaltelement
wesentlich vereinfacht wird. Das gilt insbesondere, wenn man ein Schieberegister aus mehreren Stufenschaltungen
nach der Erfindung als integriertes Schaltelement herstellen will.
Die Erfindung wird nun anhand der Zeichnung näher
erläutert.
In der Zeichnung zeigt
Fig. I die Schaltung eines ersten Ausführungsbeispiels
nach der Erfindung,
Fig.2 ein Iinpulsdiagramm zur Erläuterung des
Ausführungsbeispiels nach F i g. 1 und
Fig. J ein zweites Ausführungsbeispiel nach der Erfindung mit einer Abänderungsmöglichkeit.
In Fig. 1 sind mit 2 bis 4 drei Inverterkreise bezeichnet Der Inverterkreis 2 weist zwei Feldeffekttransistoren
7*1, Tl auf, die in Serie an einen Schaltknoten N1 angeschlossen sind. Die Steuerelektrode
5 des Transistors T1 liegt an der Senkenelektrode des Transistors ΓIl und an einer impulsbetriebenen
Spannungsquelle Φ i. Die Quellenelektrode 7 des Transistors T2 liegt an einer zwei'.en impulsbeiriebenen
Spannungsquelle Φ I. Die beiden Spannungsquellen Φ I
werden gleichzeitig von einem Taktgeber, der nicht dargestellt ist, getastet.
An die Steuerelektrode 8 des Transistors T2 gelangt ein Steuerpo'.en'.iu!, das ausreicht, den Transistor Γ2
ein- oder abzuschalten. Die Steuerelektrode S vird von einer Signalqiielle 9 gespeist, die beispielsweise binare
Datensignal an die Steuerelektrode 8 abgibt. Der Anschluß der Steuerelektrode 8 an die Signalquelle 9 ist
hier nur beispielsweise eingezeichnet, stattdessen kann die Steuerelektrode 8 des Transistors 7 2 auch an den
Ausgang einer .Schieberregisterstufe angeschlossen sein, die genauso ausgebildet ist wie in Fig. 1
dargestellt.
Der Inverterkreis i weist die Transistoren Γ3 und Γ 4
auf, die in Reihe an einen Schaltknoten Λ/2 angeschlossen
sind. Die Steuerelektrode 10 des Transistors TI liegt an der Senkenelektrode Il dieses Transistors und
diese beiden Elektroden sind an eine impulsbetnebene .Spannungsquelle Φ 2 angeschlossen. Die Quellenelektrode
12 des Transistors 7*4 ist ebenfalls an eine impiilsbelriebene Spnnniingsquelle Φ 2 angeschlossen.
Die Steuerelektrode Π des Transistors 7" 4 liegt am Schaltknoier. N 1 des Inverierkreises 2.
Der Inverlerkreis 4 weist die Transistoren Γ5 und Γ6
•Hif, die in Reihe geschaltet an einem .Schaltknoten /Vl
liegen. Die Steuerelektrode 14 des Transistors Γ5 ist mit der Senkenelektrode 15 verbunden und diese beiden
Elektroden liegen an einer iinpulsbetriebenen Spannungsquelle Φ Ϊ. Die Quellenelektrode des Transistors
7~6 liegt an der gleichen impulsbetriebenen Spannungsquelle Φ J. Die Steuerelek'rode des Transistors Γ6 ist
an den Schaltknoten Λ/2 des Inverterkreises J
angeschlossen.
Die beiden Spannungsquellen Φ t bilden mit dem zugehörigeil gemeinsamen Taktgeber einen Taktimpulsgenerator
mit zwei getrennten durch die Spannungsquellen Φ 1 symbolisierten Ausgängen. Entsprechendes
gilt auch für die Tanktinipulsgeneratoren der
anderen Inverterkreise, deren getrennte Ausgänge durch die Spannungsquellen Φ 2 beziehungsweise φ )
symbolisch dargestellt sind.
Nach F i g. I ist an den Schaltknoten N i ein Ausgang 18 angeschlossen. Der Ausgang 18 kann die Steuerelektrode
des ersten Inverterkreises einer nachfolgenden Registerstufe sein, die genauso ausgebildet ist wie die in
F i g. 1 dargestellte, oder eine andere Schaltvorrichtung, die ein- bzw. abgeschalt wird nach Maßgabe des
Ausgangspotcntials am Schaltknoten N 3
Bei den Feldeffekttransistoren handelt es sich um bekannte Ausführungen, ,.um Heispiel können sämtliche
Feldeffekttransistoren rinn Transistoren sein, die leitend werden, wenn an der Steuerelektrode eine Spannung
liegt, die stärker positiv ist als die Senkenelektrode oder die Quellenelektrode. Die Transistoren 7*1 bis 7* G
können auch pnp-Feldeffekttransistoren sein. Wenn dann die positiven Spannungen gegen negative
ausgetauscht werden, ergibt sich wieder die entsprechende Funktion wie nach Fig. 1. Im folgenden wird
nun davon ausgegangen, daü es sich bei den Transistoren um pnp-Transistoren handelt.
to Die Transistoren 7*1 bis Γ6 können in bekannter Weise hergestellt sein. Das kann beispielsweise in der
Weise geschehen, daß ein Substrat des Leitfähigkeitstyps ρ aus Silizium, Germanium oder einem anderen
geeigneten Halbleitermaterial mit einer Isolierschicht
Π aus Silizium-Dioxyd, Aluminium-Oxyd oder Silizium-Nitrid
beschichtet wird. Mit fotolithographischen Ätzverfahren werden dann zwei benachbarte öffnungen in
diese Isolierschicht eingeätzt und dann werden durch diese öffnungen Dotierungen des I.eitfähigkeitstyps n.
μ wie zum Beispiel Arsen oder Bor in il?n Halbleiterkörper
eindiffiindiert, so daß Bezirke des >
eitfähigkeitstyps π entstehen, die dann die Senken- und Quellenbereiche
des fertigen Feldeffekttransistors bilden. Nachdem diese Bezirke des Leitfähigkeitstyps η durch Diffusion ei .'eugt
sind, erfolgt Metallisation des Halbleiters durch entsprechende öffnungen der Isolierschicht, um die
Senkenelektrode und die Quellenelektrode aufzubringen. Die Steuerelektrode wird entsprechend hergestellt
und auf einen dünnen zuvor hergeste'lten oxydierten
ίο Steuerbereich zwischen Senke und Quelle aufgebracht.
Im Falle eines npn-Feldeffekttransistors wird durch
positive Spannung an der Steuerelektrode und der Quellenelektrode ein Kanal des Leilfähigkeitstyps η in
dem Bereich des Leitfähigkeitstyps p, der zwischen den durch Diffusion erzeugten Bereichen für Senke und
Quelle liegt, erzeugt. Dieser Kanal hat eine niedrige Impedanz. Wenn an der Steuerelektrode kein Potential
liegt, wird dieser Kanal «nicht formiert und der Transistor ist abgeschaltet und bildet eine hohe
•»o Impedanz zwischen Quellen- und Senkenelektrode. Alle
in 'ig. 1 dargestellten Transistoren können auf dem gleichen Substrat hergestellt sein, auf dem um die
.Schaltverbindungen zwischen den einzelnen Transistoren herzustellen, dann Leitungen durch oberflächliche
Metallisation aufgebracht werden könuen. Man kann sogar eine größere Anzahl Verschieberegisterstiifen,
derart, wie sie in F i g. 1 dargestellt ist, auf einem einzigen Halbleiterblättchen nach den für die Herstellung
von Feldeffekttransistoren eben erläuterten Prinziso pien erzeugen, und auf diese Weise Verschieberegister
herstellen, die aus einem einzigen Halbleiterblättchen bestehen und hunderte von Registerstufen aufweisen.
Die wesentliche Eigenschaft, die Feldeffekttransistoren für dynamische Schieberegister geeignet machen, liegt
r)5 darin, daß solche Transistoren in der Lage sind.
Ladungen an der Steuerelektrodenkapazität zu speichern. Dies hat seine Ursache darin, daß zwischen der
Steuerelektrode eines Feldeffekttransistors und dem Senken- und Quell.nbereich Isoliermaterial gelegen ist.
Die Arbeitsweise der Schaltung nach F i g. 1 wird nun anhand des Impulsdiagramms nach F i g. 2 näher
erläutert, wobei davon ausgegangen wird, daß die in F i g. I dargestellte Registerstufe 1 die erste Stufe eines
mehrstufigen Registers ist, dessen einzelne Stufen so
b? ausgebildet sind, wie die ih F i g. I dargestellte. Wenn
kein Taktimpuls und kein Informationsimpuls an der Schieberegisterstufe 1 liegt, dann sind alle Steucrkapa/itäten
der Transistoren 71 bis lh entladen. Die
Transistoren 7 I bis 7 6 sind, wie bereits bemerkt.
npn-'I ransistoren und haben im wesentlichen identische
Charakteristik. Die impulsbetriebene .Spannungsquelle
'/' 1 wild nun angestoßen und erzeugt einen Spannungs
impuls 20. der an den Inverterkreis 2 gelangt Dieser s
Spannungsimpuls 20 schaltet den T lansislor 7 1 ein und
lädt unbedingt die Steuerelektrode 13 des Transistors 7 4 über den Schaltknolcn /V 1 des Inverterkreises 2 auf.
Sobald der Impuls 20 abfällt, schaltet der Transistor 7 1 wieder ab und schließt damit den Entladungsweg für die m
in der Slcucrelcklrodcnkapazität des Transistors 7 4 gespeicherte Ladung aus. Wenn nun von der Signalqucl
Ie 9 ein Signalimpuls 21 vorliegt, schaltet dieser über die Steuerelektrode 8 den Transistor 72 ein. Der
eingeschaltete Transistor 72 bilde* einen Lntladungs- \l,
weg für die in der Steuerelcktrodenkapazitäl des 'Transistors 7 4 gespeicherte Ladung, weil die impulsge
Sti'iicr'c S^MMMiirvicucuc Φ ΐ sich 'e!.'! auf Masseri"^-
lential befindet Ls sei hier darauf hingewiesen, daß
diese Entladung der Steuerelektrode des Transistors TA 2<i
über den Transistor 7'2 im Intervall /wischen zwei Taktimpulsen von den Spannungsquellen Φ I und Φ 2
erfolgte. Dies ist ein Umstand, der für die Betriebsgeschwindigkeit
von F3edeutung ist. Bei dem bekannten /weiphasigcn und vierphasigen Schieberegister, das ;s
eingangs erörtert wurde, benötigt man einen Takt- oder l'hascnimpuls, um die an der Steuergitterkapazität der
Transistoren gespeicherte Ladung abzuführen. Fr.s sei nie'1 darauf hingewiesen, daß der Informationsimpuls
21, der beispielsweise eine binäre Eins bedeuten soll, an in
der Steuerelektrode 13 des Transistors TA in Form eines Massenpotentials aufgetaucht. Die Information
wird also bei der Übergabe von einem Inverterkreis /um nächsten invertiert. Ein binärer Fiinszustand am
E.ingang der Schieberegisterstufc 1 führt dann zu einem j,
binären Nullzustand am Ausgang des letzten Inverterkreises der Schieberegisterstufe 1 bzw. umgekehrt. F)er
Informationsimpuls 21 ist in F i g. 2 mit minimaler Dauer, wie sie erforderlich ist für die genannte Funktion,
dargestellt. Der Informationsimpuls 21 kann aber auch länger sein und die Taktimpulse 20 und 22 überlappen,
ohne daß dadurch die Betriebsweise der Registerstufen gestört wird.
Die unbedingte Aufladung der Steuergitterkapazität des Transistors TA und Entladung über den Transistor
7'2 haben stattgefunden, bevor der Taktimpuls 22 der impulsbetriebenen Spannungsquelle Φ 2 an den Inverterkreis
3 gelangt. Durch diesen Impuls 22 wird der Transistor 73 eingeschaltet, wodurch die Steuerelektrodenkapazität
des Transistors 7"6 über den Knoten N 2 aufgeladen wird. Während der Dauer des
Taktimpulses 22 bleibt der Transistor TA abgeschaltet, weil das Potential der Steuerelektrodenkapazität im
wesentlichen Massenpotential ist. Wenn der Taktimpuls 22 beendet ist, befinden sich die beiden Transistoren Γ3
und TA in abgeschaltetem oder nicht leitendem Zustand, so daß die Ladung der Steuerelektrodenkapazität
des Transistors 76 über zwei hohe Impedanzen an Massenpotential liegt. Die Folge ist, daß die Steuerelektrodenkapazität
des Transistors 76 aufgeladen bleibt eo auf einem Spannungswert entsprechend dem Taktimpuls
22. Der Informationsimpuls an der Steuerelektrode des Transistors 76 ist gegenüber dem der Steuerelektrode
13 des Transistors 74 invertiert, mithin also doppelt invertiert oder der gleiche wie der Informationsimpuls,
der an die Steuerelektrode 8 des Transistors 72 gelangte.
Nun gelangt der Taktimpuls 23 der impulsgesteuerten Spannungsquelli''/' 3 an den Inverterkreis 4 und schaltet
dort die Transistoren Vi und 76 an. da an den
Sti'iiereli'klroden 14 und 17b/w den Elektroden 15 und
16 dieser !'ransistoren positives Potential vorliegt. Die
IOIgC ist. daß der Ausgang 18. bei dem es sich um die
Steuei elekliiulenkapa/itat eines Iraiisistois lies ersten
Inverterkreises emri nachfolgenden Schieberegister
stufe handeln kann, über die Iiansislorcn / ri und lh
und ilen .Schallknoten N 3 aufgeladen wird. Wenn der
I aklimpuls 23 beendet ist. schaltet der Transistor 7'5 ab aber der Transistor 76 bleibt eingeschaltet, da seine
Stcuerclektrodenkapa/iläl etwa auf das Potential des
T aktimpulses 22 aufgeladen ist und an das l'otential des
Taktimpulses 23 vom Ausgang 18 her am Knoten N λ vorliegt. Die Informationsladung am Ausgang 18 entlädt
sich also über den Transistor 7 h in das Massenpotential
Wenn es sich bei dem Ausgang 18 um die der St.ei!Cre!i*kl.r'.»te 8 entt*nrPi'hiiniip Slruprrlrklrfwtr rinn
nachfolgenden Registerstufe handelt, dann set/i sieb die
beschriebene Arbeitsweise aufgrund des an diese Stuft gelangenden, dem Taktimpuls 20 entsprechender
Faktimpulses, fort wie für die vorliegende Stuft beschrieben.
Wenn die Signalquelle 9 auf Massenpotential bleibt entsprechend einer binaren Null, dann bleibt dci
Transistor 7'2 des Inverterkreises 2 abgeschaltet, so daC
am Lnde <'.s Taktimpulses 20 die Steuerelektrode 11
nur über die hohen Impedanzen der abgeschalteter Transistoren 71 und 7'2 an Massenpotential angc
schlossen ist. Die Steucrclektrodcnkc-pazität dcsTransi
stors 7 4 behält mithin ihre Ladung, die sie durch der
Taktimpuls 20 erfahren hat. Durch den Taktimpuls 22 wird der Schallknotcn N 2. der an der Steuerelektrode
17 des Transistors 7'6 liegt, unbedingt aufgeladen, unc
wenn der Steuerimpuls 22 beendet ist, entlädt sich die ladung der Stcuerelektrodenkapazität des Transistor?
7'6 über den .Schaltknoten N 2 durch den Transistor TA
in das Masscnpotcntial. weil der Transistor TA
währenddessen eingeschalte! ist. Durch den Steuerim
puls 23 lädt sich der Schaltknotcn /V3 über die
Transistoren 7'5 und 7 6, die beide eingeschaltet sind auf und nachdem der Taktimpuls beendet ist. entlädi
sich die an dem Knoten Λ/3 angeschlossene Steuerelek
trodenkapazität des Ausganges 18 über den Knoten Nl
und den Transistor 76. der auch nach dem F.nde de; Steuerimpulses 23 eingeschaltet bleibt.
In entsprechender Weise, wie im Falle, daß ein einei
binären Eins entsprechender Signalimpuls von dei Signalquelle 9 an die Steuerelektrode gelangt, wird auch
bei einer binären Null, also bei Massenpotential, an ^ei
Steuerelektrode 8 in der Registerstufe 1 eine Invertie rung vorgenommen und dieser binäre Nullimpuli
erscheint als Impuls am Ausgang 18, dessen Spannungs wert etwa dem des Taktimpulses 23 gleicht.
Nach der Erfindung werden also mindestens dre lnverterkreise benötigt, um einen Bit vom Eingang zurr
Ausgang durchlaufen zu lassen. Wenn man zum Beispie nur zwei Inverterkreise und zwei impulsbetriebenc
Spannungsquellen Φ I und Φ 2 verwendet, dann wire eine Information, die am Knoten des zweiten Inverter.'
gespeichert werden soll, durch einen Taktimpuls aus dei impulsgesteuerten Spannungswelle Φ 1 zerstört. Wenr
nur die Inverterkreise 2 und 3 vorgesehen sind, kanr sich folgendes ergeben. Es sei angenommen, daß dei
Schaltknoten N 2 aufgeladen ist und nach dem Ende de; Taktimpulses aus der impulsgesteuerten Spannungs
quelle Φ 2 in diesem Zustand bleibt, und daß dif impulsgesteuerte Spannungsquelle Φ 1 erneut aktivier
wird, um cine lnformai'iin in dm Inverter 2 /ι bringen.
Hierdurch wird der Schaltknoten /Vl des Irii'ertets 2
aufgeladen miuI die Information, die in Γοππ einer
Ladungsspeicherung an dein Schaltknoten N'l vorließt,
fließt über den Transistor 74 auf Massenpou.'iilial ab.
weil positives-Potential an der Steuerelektrode Π und
am S"!iiillknciten N2 vorliegt. Wenn der Schültknoten
/V 2 ai'f Masscnpotenii.il liegt, wird die Information
nicht zerstört, dagegen wenn der Schaltknote ii N2 auf
höheres Potential geladen ist, wird durch einen Taktimpuls aus der impulsgesteuerten .Spannungsquelle
Φ 1 diese Information über den Transistor 74 in das
Massenpotential entladen und damit gelöscht. Die vorliegende Erfindung ermöglicht es, daß eine Vielzahl
von identischen Inverterkrcisen. die jeweils identische Transistoren aufweisen, in diesem Zusammenhang
verwendet werden können, sie beruht darauf, daß die Schaltknoten der Inverter während der zugehörigen
Taktimpulse unbedingt aufgeladen werden und während des Taktimpulsintervalls bedingt entladen werden,
wobei Störung bzw. Löschung der durch dieii; Ladung niedergelegten Informationen in benachbarten Inverterkreisen
durch Hinzufügen eines dritten Invtirterkreises und Taktintervalls vermieden wird. Wenn man sich
nach diesem Konzept richtet, kann die an den ersten Inverterkreis angelegte Spannung nicht die zuvor
eingegebene Information löschen. Die Erfindung ermöglicht es, die Fabrikation von Schieberegiisterstufen
und damit von ganzen Schieberegistern wesentlich zu verr;nfachen und gelangt zu Schieberegistern, die sehr
viel schneller betrieben werden können «ils solche bekannter Art. Auch ist die Verlustleistung gegenüber
bekannten Schieberegistern wesentlich geringer. Bei bekannten Registerstufen ist ein Zweiphasenbetrieb
möglich, aber dies erfordert zusätzlich Ubettragungs-
oder Isolationstorschaltungen, die die Schieberegisterstufe verteuern und eine wesentlich größere Fläche des
Halbleiterblättchens erfordern als Schaltungen nach der Erfindung und geringere Schallgeschwindigkeit und
höhere Verlustleistungen als Schaltungen nach der Erfindung bedingen.
Nach F i g. 3 sind in der .Schieberegisterstufe 1 aus
F i g. I die drei Transistoren 7Ί, 7'J und 7"5 durch drei
r. Dioden Dl, D3 und D5 ersetzt. Da es sich bei Dioden
um Elemente handelt, die, wenn sie vorwärtig vorgespannt sind, eine niedrigere Impedanz haben,
dagegen wenn sie rückwärtig vorgespannt sind, eine hohe Impedanz haben, ergibt sich in Verbindung mit den
in impiilsgesteuerten Spannungsquellcn Φ I bis Φ 3 die
gleiche Arbeitsweise wie bei Verwendung der Transistoren Tl, 7*3 und 7~5. Durch den Taktimpuls 20 aus der
impulsgesteuerten Spannungsquelle Φ 1, wird der
Knoten N 1 unbedingt in der gleichen Weise wie der
π Knoten N 1 aus F i g. 1 aufgeladen. Die Arbeitsweise der
aus einer Diode und einem Feldeffekttransistor gebildeten Inverterkreise nach F i g. 3 ist im übrigen
exakt die gleiche wie die der Inverterkreise nach Fig. 1.
Die Quellenelektroden 7, 12 und 16 der Transistoren
T2, 74 und 7*6 sind nach F i g. 3, wie gestrichelt
eingezeichnet, über Leitungen 31, 32, 33 an Massenpotential angeschlossen. Diese Anschlüsse entsprechen
einer abgeänderten Ausgestaltung, bei der die Leitfähigkeit der Dioden Di, D 3, D5 wesentlich größer sein
muß als die des zugehörigen Transistors Γ2, 7"4 beziehungsweise Γ6, um sicherzustellen, daß der
Knoten /VI, Λ/2 beziehungsweise Λ/3 sich aufladen
kann, daß also die Steuerelektrodenkapazität beispielsweise des Transistors 7"4 während des Taktimpulses 20
unbedingt aufgeladen wird. Bei dieser abgeänderten Ausgestaltung ist die Ladung der Taktimpulse etwas
größer als bei der nicht abgeänderten Ausgestaltung, die also nicht die Verbindungsleitung 31, 32, 33 aufweist,
weil während der Taktimpulse Gleichstrom abfließen kann. Die Arbeitsweise kann bei dieser Abänderung
aber noch schneller sein, bedingt durch die geringere Impedanz der Dioden, und der Oberflächenbereich des
Halbleiterblättchens, der für eine Registerstufe benötigt wird, wird auf diese Weise noch kleiner.
Hierzu 1 Blatt Zeichnungen
Claims (5)
1. Schieberegisterstufenschaltung für ein Schieberegister mit mehreren hintereinandergeschalteten
solchen Stufenschaltungen, die mehrphasig betrieben ist und mehrere mit Feldeffekttransistoren
betriebene hintereinandergeschaltete Inverterkreise aufweist, dadurch gekennzeichnet, daß
drei Inverterkreise (2, 3, 4) vorgesehen sind mit je einem Feldeffekttransistor (72, 74, 76), der
zwischen einem Ausgangsanschluß eines dem betreffenden Inverterkreis zugeordneten Taktimpulsgenerators
(Φ 1) für Taktimpulse (20,22,23) und
einen Schaltknoten (N 1) des betreffenden Inverterkreises geschaltet ist, und dessen Steuerelektrode (8,
13, 17) für die beiden letzten Inverterkreise an den Schaltknoten (N 1, N 2) des jeweils voraufgehenden
Inverterkreises und für den ersten Inverierkreis an einen vorgesehenen Signalimpulseingang (9) angeschlossen
ist, und mit je einem zwischen einem synchron zum ersten betriebenen zweiten Ausgangsanschluß
des dem betreffenden Inverterkreis zugeordneten Taktimpulsgenerators (Φ 1...) und
dem Schaltknoten (Nl...) des zugehörigen Inverterkreises
für die Taktimpuls^- (20, 22, 23) des zugeordneten Taktimpulsgenerators (Φ I .. ) durchgängig
gepolten Gleichrichterelement, und daß der Knoten (N3) des letzten Inverterkreises an einen
vorgesehenen Signalinipulsausgang (18) angeschlos- ω sen ist, und dal' die Taktimpulse (20, 22, 2)) der drei
Taktimpulsgeneratoren (Φ 1, Φ 2, Φ 3) in der Reihenfolge der Hintereinanderschaltung ihrer
zugeordneten Inverterkreise drH Betriebsphasen
einleitend mit zeitlichem Abstand aufeinander »5
folgen.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Gleichrichterelemente Dioden
(Ol,D3,D5)s\nd.
i. Schaltung nach Anspruch I, dadurch gekenn- 4"
zeichnet, daß die Gleichrichterelemente Feldeffekttransistoren (Ti, 73, 75) sind,deren Steuerelektroden
(5,10,14) mit an den zugeordneten Ausgangsanschluß des zugeordneten Taktimpulsgenerators
(Φ I ...) angeschlossen sind.
4. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß alle sechs vorgesehenen Feldeffekttransistoren
(Ti bis 76) im wesentlichen gleichartig sind und gleichartige Charakteristik haben.
5. Abänderung der Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Gleichrichter (D 1,
D3, D 5) eine im Verhältnis zur Durchlaßimpedanz des dem gleichen Inverterkreis angehörenden
Feldeffekttransistors niederohmige Durchlaßimpedanz haben, und daß die drei Feldeffekttransistoren
(72, 74, 76) in Abänderung mit ihren den Knoten (Ni, N2, N3) gegenüberliegenden Elektroden an
Massenpotential (31,32,33) liegen.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US83773969A | 1969-06-30 | 1969-06-30 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2029566A1 DE2029566A1 (de) | 1971-01-28 |
DE2029566B2 DE2029566B2 (de) | 1977-11-24 |
DE2029566C3 true DE2029566C3 (de) | 1978-07-13 |
Family
ID=25275280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2029566A Expired DE2029566C3 (de) | 1969-06-30 | 1970-06-16 | Schieberegisterstufenschaltung |
Country Status (6)
Country | Link |
---|---|
US (1) | US3648066A (de) |
JP (1) | JPS511102B1 (de) |
CA (1) | CA925953A (de) |
DE (1) | DE2029566C3 (de) |
FR (1) | FR2048037B1 (de) |
GB (1) | GB1313869A (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3747064A (en) * | 1971-06-30 | 1973-07-17 | Ibm | Fet dynamic logic circuit and layout |
US3935474A (en) * | 1974-03-13 | 1976-01-27 | Hycom Incorporated | Phase logic |
US4034301A (en) * | 1974-12-23 | 1977-07-05 | Casio Computer Co., Ltd. | Memory device with shift register usable as dynamic or static shift register |
JPS6143015A (ja) * | 1984-08-07 | 1986-03-01 | Toshiba Corp | デ−タ遅延記憶回路 |
DE4305119C2 (de) * | 1993-02-19 | 1995-04-06 | Eurosil Electronic Gmbh | MOS-Speichereinrichtung zur seriellen Informationsverarbeitung |
US8610183B2 (en) * | 2011-08-04 | 2013-12-17 | Texas Instruments Incorporated | Field controlled diode with positively biased gate |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3252009A (en) * | 1963-10-22 | 1966-05-17 | Rca Corp | Pulse sequence generator |
US3497715A (en) * | 1967-06-09 | 1970-02-24 | Ncr Co | Three-phase metal-oxide-semiconductor logic circuit |
US3524077A (en) * | 1968-02-28 | 1970-08-11 | Rca Corp | Translating information with multi-phase clock signals |
-
1969
- 1969-06-30 US US837739A patent/US3648066A/en not_active Expired - Lifetime
-
1970
- 1970-05-13 JP JP45040216A patent/JPS511102B1/ja active Pending
- 1970-05-21 CA CA083254A patent/CA925953A/en not_active Expired
- 1970-05-22 FR FR7018631A patent/FR2048037B1/fr not_active Expired
- 1970-06-16 DE DE2029566A patent/DE2029566C3/de not_active Expired
- 1970-06-30 GB GB3152770A patent/GB1313869A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
CA925953A (en) | 1973-05-08 |
DE2029566A1 (de) | 1971-01-28 |
FR2048037A1 (de) | 1971-03-19 |
US3648066A (en) | 1972-03-07 |
GB1313869A (en) | 1973-04-18 |
JPS511102B1 (de) | 1976-01-13 |
DE2029566B2 (de) | 1977-11-24 |
FR2048037B1 (de) | 1974-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2759086C2 (de) | ||
DE2222521C3 (de) | N-stufiger Ringzähler | |
DE2225428C3 (de) | Inverterstufe mit einem Paar komplementärer Feldeffekttransistoren und damit aufgebautes Schieberegister | |
DE2120627B2 (de) | Logische schaltung | |
DE2751881A1 (de) | Monolithische digitale halbleiterschaltung mit mehreren bipolartransistoren | |
DE1462952B2 (de) | Schaltungsanordnung zur realisierung logischer funktionen | |
DE2558549C3 (de) | Anordnung zur Regelung des Potentials in einem MOS-CCD-Speicher | |
DE1920077C2 (de) | Schaltungsanordnung zum Übertragen von Ladungen | |
DE1474388B2 (de) | Schieberegisterspeicherstufe mit feldeffekttransistoren | |
DE2343128B2 (de) | R-S-Flip-Flop-Schaltung mit komplementären Isolierschicht-Feldeffekt-Transistoren | |
DE2029566C3 (de) | Schieberegisterstufenschaltung | |
DE1011924B (de) | Schaltungsanordnung fuer Schieberegister unter Verwendung von Transistoren | |
DE3432418C2 (de) | Multiplizierschaltkreis für logische Signale | |
DE2144455A1 (de) | Pufferschaltung | |
DE2025857A1 (de) | Datenspeicherschaltung in der Form einer zweiphasigen Schieberegisterzelle sehr hoher Arbeitsgeschwindigkeit und geringer Leistungsaufnahme | |
DE1953478A1 (de) | Integrierter logischer Kreis | |
DE2703317A1 (de) | Ladungsgekoppelte korrelatoranordnung | |
DE2705429A1 (de) | Festkoerper-abtastschaltung | |
EP0004870B1 (de) | Transversalfilter mit Paralleleingängen. | |
DE2038633C3 (de) | Dynamische,mit Taktimpulsen betriebene logische Verknuepfungsschaltung | |
DE2442773A1 (de) | Integrierte master-slave-flipflopschaltung | |
DE1938468C3 (de) | Dynamische Schaltungsanordnung | |
DE2063639C3 (de) | Verknüpfungsglied | |
DE2262766C3 (de) | Impulserzeuger | |
DE2042783A1 (de) | Logische Schaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |