DE3432418C2 - Multiplizierschaltkreis für logische Signale - Google Patents
Multiplizierschaltkreis für logische SignaleInfo
- Publication number
- DE3432418C2 DE3432418C2 DE3432418A DE3432418A DE3432418C2 DE 3432418 C2 DE3432418 C2 DE 3432418C2 DE 3432418 A DE3432418 A DE 3432418A DE 3432418 A DE3432418 A DE 3432418A DE 3432418 C2 DE3432418 C2 DE 3432418C2
- Authority
- DE
- Germany
- Prior art keywords
- stage
- transistors
- multiplier circuit
- capacitor
- output node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G19/00—Electric power supply circuits specially adapted for use in electronic time-pieces
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
- H03K5/023—Shaping pulses by amplifying using field effect transistors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R25/00—Deaf-aid sets, i.e. electro-acoustic or electro-mechanical hearing aids; Electric tinnitus maskers providing an auditory perception
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Logic Circuits (AREA)
- Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)
- Traffic Control Systems (AREA)
Description
Die Erfindung bezieht sich auf einen Multiplizierschaltkreis
für logische Signale mit niedrigem Leistungsverbrauch
(DE 25 25 057 A1).
Die meisten elektronischen Schaltkreise für tragbare Geräte
geringer Abmessungen wie Uhren, Taschenrechner, Hörhilfen, usw.
werden von Batterien oder Monozellen gespeist, deren Spannung
auf einen Wert von 1,5 V bzw. 3 V für Lithiumbatterien genormt
ist. Zwar wurden die entsprechenden Techniken, insbesondere die
CMOS-Technik so angepaßt, daß eine korrekte Funktion der Schaltkreise
bei diesen relativ niedrigen Spannungen sichergestellt
wurde, doch gibt es immer noch Anwendungsfälle, wo es erforderlich
ist, für die Schaltung über eine höhere Spannung als die
Speisespannung verfügen zu können. Bekannt ist nämlich das Problem,
das die Ansteuerung von Displays darstellt (Flüssigkristallanzeige
oder Schrittschaltmotoren) und das gelöst wurde durch
die Verwendung von Spannungsmultiplikatoren mit Dioden, wie in
der CH-PS 621 917 beschrieben oder mit Hilfe eines Multiplikators,
bei welchem die Dioden des vorgenannten Beispiels durch
MOS-Transistoren ersetzt worden sind, beschrieben in einer
weiteren CH-PS 593 510. Der Hauptnachteil dieses Typs von Multiplizierschaltkreisen
besteht in seinem niedrigen Wirkungsgrad,
der die Anwendung auf die Steuerung relativ langsamer Schaltkreise
beschränkt.
Ein weiterer besonders wichtiger Anwendungsfall, bei dem
es erforderlich ist, daß Spannungsmultiplikatoren bereitgestellt
werden, sind Schaltkreise mit umgeschalteten Kapazitäten.
Diese Schaltkreise beruhen auf der Verwendung von Kondensatoren,
Verstärkern und Unterbrechern, welche den Ladungstransfer zwischen
den Kondensatoren gemäß vorgegebenen Abfolgen sicherstellen.
Derartige Schaltkreise sind beschrieben in dem Artikel
"Microwatt switched capacitor circuit design" von E. Vittoz,
erschienen in Elektro Component-Science and Technology, Band
9, Nr. 4, 1982, Seiten 263-273. Wie oben angegeben, ist eines
der Basiselemente der Unterbrecher, der mit Hilfe von MOS-
Transistoren realisiert wird. Diese letzteren werden allgemein
von Signalen angesteuert, wie Werte annehmen können höchstens
gleich den Versorgungsspannungen, was es nicht ermöglicht, eine
Gesamtdurchschaltung eines MOS-Transistors mit p-Kanal oder
n-Kanal für alle Werte der an seinen Drainanschluß angelegten
Spannung sicherzustellen. Um diesen Nachteil zu vermeiden,
nimmt man häufig Zuflucht zu einem Übertragungsgatter, das
durch die Parallelschaltung eines p-Kanal-MOS-Transistors und
eines n-Kanal-MOS-Transistors gebildet wird, gesteuert von
gegenphasigen Signalen. Eine solche Lösung hat den Nachteil,
zwei Transistoren und zwei Steuersignale pro Unterbrecher zu
erfordern, was bei einer großen Anzahl von Unterbrechern eine
große verwendete Oberfläche impliziert.
Aufgabe der vorliegenden Erfindung ist es, einen Multiplizierschaltkreis
für logische Signale zu schaffen, der die
oben erwähnten Nachteile nicht aufweist, wobei der Multiplizierschaltkreis
einen sehr niedrigen Leistungsverbrauch aufweisen
soll.
Die Lösung dieser Aufgabe ergibt sich aus dem Patentanspruch 1.
Die DE 25 25 057 A1 offenbart eine Spannungsvervielfacherschaltung,
bei der ein erstes komplementäres Paar von MOS-Transistoren
in Serie zwischen ein erstes Potential und ein zweites Potential gelegt
ist. In einem dazu parallelen Zweig ist ein zweites Paar komplementärer
MOS-Transistoren zwischen die zweite Potentialklemme und den Source-Anschluß
eines PMOS-Transistors gelegt. Der Source-Anschluß des PMOS-Transistors
ist über einen Kondensator verbunden mit der gemeinsamen Klemme
der MOS-Transistoren des ersten Paares. Die Gates des ersten komplementären
Transistorpaares und des zweiten komplementären Transistorpaares
werden von Steuerimpulsen angesteuert. Dabei erfolgt ein Anstieg der
Spannung an der mit dem Source des PMOS-Transistors verbundenen Kondensatorplatte
auf das Doppelte der Betriebsspannung, und an dem gemeinsamen
Anschluß des zweiten komplementären MOS-Transistorpaares ist eine
doppelte Spannungsamplitude verglichen mit der Steuerspannung abgreifbar.
Eine ähnliche Schaltung zur Spannungsverdreifachung ist in US-PS
3 975 671 offenbart. Drei Kondensatoren werden getrennt auf die Beriebsspannung
aufgeladen und über MOS-Schalter in Reihe geschaltet, so
daß ihre Ladungen sich addieren.
Weitere Vorteile, Merkmale und Besonderheiten der Erfindung
ergeben sich aus den Unteransprüchen und der nachfolgenden Beschreibung bestimmter
Ausführungsbeispiele.
Dabei wird auf die beigefügten Zeichnungen Bezug
genommen:
Fig. 1 zeigt einen Multiplizierkreis gemäß
der Erfindung;
Fig. 2.a bis 2.c zeigen die Eingangs- und
Ausgangssignale der Schaltung nach Fig. 1.
Fig. 3 zeigt einen weiteren Multiplizierschaltkreis, der nur einen einzigen Steuereingang
benötigt;
Fig. 4.a zeigt einen Multiplizierschaltkreis mit
n Stufen und
Fig. 4.b bis 4.d zeigen die Steuersignale eines
Schaltkreises mit drei Stufen.
Fig. 1 zeigt das Schema des Multiplizierschaltkreises
gemäß der Erfindung. Ein erster Zweig 1 der Schaltung, angeschlossen
zwischen der positiven Klemme VDD und der negativen
Klemme 0 einer Speisespannungsquelle umfaßt in Serie
einen ersten p Kanal MOS Transistor T1, eine erste Diode D1
und einen ersten n-Kanal MOS Transistor T2, wobei die Gates
der Transistoren T1 und T2 miteinander und einer ersten Eingangsklemme
verbunden sind, an der ein Taktsignal Φ1 anliegt.
Ein zweiter Zweig 2 der Schaltung, ebenfalls angeschlossen
zwischen die Versorgungspotentiale 0 und VDD, umfaßt in
Serie einen zweiten p Kanal MOS Transistor T3, eine zweite
Diode D2 und einen zweiten n Kanal MOS Transistor T4, wobei
die Gates der Transistoren T3 und T4 miteinander verbunden
sind sowie mit einer zweiten Eingangsklemme, an der ein Taktsignal
Φ2 anliegt. Die Schaltung umfaßt ferner einen Kondensator
C, der zwischen dem Verbindungspunkt zwischen Diode D1 und Transistor
T2 liegt und dem Verbindungspunkt zwischen Transistor
T3 und Diode D2. Ferner erkennt man in Fig. 1 einen Kondensator
CL, der die Knotenladung des Ausgangs A der Schaltung symbolisiert
und einen Kondensator Cp, der die parasitäre Ladung
des Knotens B symbolisiert.
Die Arbeitsweise dieser Schaltung wird nachstehend unter
Bezugnahme auf Fig. 2.a und 2.b erläutert, welche die Taktsignale
Φ1 bzw. Φ2 darstellen sowie auf Fig. 2.c, die die
Spannungen an den Knoten A bzw. B der Schaltung zeigt.
Während der ersten Phase (oder Phase I) liegt das Signal
Φ2 auf dem Logikpegel "1", während das Signal Φ1 auf
Logikpegel "0" liegt. In dieser Phaser sind die Transistoren
T1 und T4 durchgeschaltet, die Transistoren T2 und T3
sind gesperrt und der Kondensator C wird über den Transistor
T1, Diode D1, Diode D2 und Transistor T4 bis auf
eine Spannung VA-VB=VDD-2VD geladen (wobei VA und VB
Spannungen an den Knoten A bzw. B sind, VDD die Speisespannung
ist und VD der Spannungsabfall in jeder Diode D1 und D2).
Während der zweiten Phase (oder Phase II) sind beide Taktsignale
Φ1 und Φ2 auf Logikpegel "0" und die Transiostoren T1
und T3 sind leitend, während die Transistoren T2 und T4
gesperrt sind. Der Knoten B wird demgemäß auf die Speisespannung
VD gelegt, was zur Folge hat, die Spannung an Knoten A
bis auf den Wert
zu bringen, (wobei
C und CL die Kapazität des Kondensators C sind bzw. der Wert
der kapazitiven Ladung des Knotens A). Das Vorhandensein der
Diode D1 verhindert die Entladung des Kondensators C über den
Transistor T1, der leitend gemacht ist. Während der dritten
Phase (oder Phase III) sind beide Taktsignale Φ1 und Φ2 auf
Logikpegel 1 und die Transistoren T1 und T3 sind gesperrt,
während die Transistoren T2 und T4 leitend sind. Der Knoten A
wird durch die Leitung des Transistors T2 auf Massepotential,
das heißt 0 Volt gelegt, was zur Folge hat, die Spannung am
Knoten B auf einen negativen Wert abfallen zu lassen:
Das Vorhandensein der Diode D2 verhindert
die Entladung des Kondensators C über den leitend gemachten
Transistor T4.
Fig. 2.c zeigt die Entwicklung der Spannungen an den Ausgangsknoten
A bzw. B der Schaltung. Das Ausgangssignal am
Knoten A ändert sich zwischen 0 Volt und praktisch dem zweifachen
Wert der Speisespannung VDD, während das Ausgangssignal
am Knoten B sich praktisch zwischen -VDD und +VDD ändert.
Das Ausgangssignal an Knoten A kann demgemäß verwendet werden
für die Steuerung von Unterbrechern in Form von n Kanal MOS
Transistoren, indem die sichere Funktion der Unterbrecher selbst
dann garantiert wird, wenn diese "schwimmend" sind. Es ist
möglich, das Ausgangssignal am Knoten B für die Steuerung
von p Kanal MOS Transistorunterbrechern zu verwenden, obwohl
in der Praxis es bevorzugt wäre, ein Steuersignal zu
verwenden, dessen Anstiegsflanke so steil wie möglich ist.
Dies läßt sich leicht realisieren mit der Schaltung nach
Fig. 1, wenn sie mit Signalen angesteuert wird, die etwas
zeitversetzt sind, relativ zu jenen nach Fig. 2.a und 2.b.
Bei diesen Signalen wären dann ihre Abstiegsflanken in Phase,
während die Anstiegsflanke von Φ1 um eine Dauer ΔT relativ
zur Anstiegsflanke von Φ2 verzögert wäre.
Vorstehend wurde gezeigt, daß die Phase I dazu diente,
die Ladung des Kondensators C sicherzustellen und Fig. 2.c
zeigt das Vorhandensein eines mittleren Spannungspegels an
den Knoten A und B. In der Mehrzahl der Anwendungsfälle stört
dieser mittlere Pegel nicht. Es ist aber klar, daß die Dauer
ΔT dieser Phase I verringert werden kann, wenn man einen
Kondensator C geringer Größe wählt, Transistoren T1 und T4,
deren Durchschaltwiderstand so niedrig wie nur möglich ist,
also etwa Transistoren mit großem Kanal und Dioden mit geringem
Widerstand.
Das Schema nach Fig. 3 zeigt einen Multiplizierschaltkreis,
bei dem die erforderlichen Steuersignale Φ1 und Φ2 erzeugt
werden, ausgehend von einem einzigen Steuersignal Φ1. Die Elemente
aus Fig. 3, die identisch mit jenen der Fig. 1 sind, wurden
mit den gleichen Bezugsziffern gekennzeichnet. Man findet
demgemäß wieder die Transistoren T1 bis T4, die Kondensator C
die Dioden D1 und D2 und die kapazitive Ladung CL des Knotens A.
Das Steuersignal Φ wird einerseits an die Gates des Transistors
T1 und T2 angelegt und andererseits an die Gates der Transistoren
T5 und T6. Der Transistor T5 ist vom p Typ und in Serie
gelegt mit dem Transistor T3 zwischen diesem und dem Knoten
B. Der Transistor T6 ist vom n Typ und parallel geschaltet dem
Transistor T4. Das Paar der Transistoren T5 und T6 bildet mit
dem Paar der Transistoren T3 und T4 ein logisches Gatter, das
die ODER-Funktion realisiert zwischen Signal Φ einerseits und
dem an den Gittern der Transistoren T3 und T4 vorliegenden Signal.
Dieses letztere Signal ist das Signal des Knotens A, invertiert
durch den Inverter, gebildet von dem komplementären
Transistorenpaar T7 und T8 und verzögert durch den Kondensator
C0. Demgemäß ist für die Schaltung nach Fig. 3 ein einziges
Steuersignal erforderlich, um die Funktion des Multiplizierkreises
zu gewährleisten.
Die Schemata der Fig. 1 und 3 zeigen, daß es erforderlich
ist, eine Technik zu verwenden, die die Realisierung von
"schwimmenden" Dioden gestattet, das heißt von Dioden, die
an irgendeinen Punkt der Schaltung gelegt werden können, abweichend
vom Substrat oder von den Speiseklemmen. Die schweizerische
Patentschrift Nr. 581 904 beschreibt ein Verfahren
zur Herstellung von Dioden, die dieser Bedingung entsprechen.
Eine andere mögliche Lösung bestünde darin, die Basisemitterdiode
eines bipolaren Transistors zu verwenden, dessen Kollektor
mit einem Substrat verbunden ist. Eine solche Anordnung
ist beispielsweise beschrieben in einem Artikel "A CMOS voltage
reference" von Yannis P. Tsividis et al, erschienen in IEEE
J. of Solid-State Circuits, Band SC-13, Nr. 6, Dezember 1978.
Fig. 4.a zeigt einen Multiplizierschaltkreis mit n Stufen.
Die Elemente dieser Figur, die äquivalent jenen aus Fig. 1
sind, tragen die gleichen Bezugszeichen. Man erkennt demgemäß
den Zweig 1, bestehend aus Transistoren T1 und T2, gesteuert
von Signal Φ1 und in Serie mit Diode D1 gelegt und
den Zweig 2, bestehend aus Transistoren T3 und T4, gesteuert
von Signal Φ2 und in Serie geschaltet mit der Diode D2. Die
Schaltung nach Fig. 4.a unterscheidet sich von der nach Fig. 1
durch das Vorhandensein von zwischengeschalteten Zweigen wie
den mit i markierten Zweig, jeweils bestehend aus einem komplementären
Transistorenpaar Ti und Ti+1 in Serie mit zwei Dioden
Di und Di+1 zwischen den Speiseklemmen 0 und VDD gelegt und gesteuert
von einem Signal Φi. Der Punkt I, an dem die Dioden Di
und Di+1 zusammengeschaltet sind, bildet den Knoten des Zwischenzweiges
i und ist einerseits mit einer Klemme eines Kondensators
Ci verbunden, dessen andere Klemme mit dem Knoten
des folgenden Zweiges oder mit dem Knoten B des Zweiges 2 verbunden
ist und andererseits mit einem Anschluß eines Kondensators,
der an den vorhergehenden Zweig oder an den
Kondensator C1 angeschlossen ist.
Die Arbeitsweise der Schaltung nach Fig. 4a ist analog
derjenigen nach Fig. 1. Es ist jedoch festzuhalten, daß es
ebensoviele zusätzliche Steuersignale Φi gibt wie es zwischengeschaltete
Zweige gibt und daß jeder zwischengeschaltete Zweig
i einerseits die Rolle des Zweiges 2 für den Zweig spielt, der
ihm vorausgeht und andererseits die Rolle des Zweiges 1 für
den Zweig, der ihm folgt. Die Fig. 4.b bis 4.c zeigen die
Steuersignale einer Schaltung nach Fig. 4.a, die nur drei
Zweige umfaßt, das heißt den Zweig 1, den Zweig i und den
Zweig 2. Während der Phase I′ sind die Signale Φi und Φ2 auf
Logikpegel "1", während das Signal Φ1 auf Logikpegel "0" liegt.
Der Kondensator C1 wird demgemäß geladen über den Transistor
T1, die Diode D1, die Diode Di+1 und den Transistor Ti+1.
Während der Phase I′′ ist das Signal Φ2 auf Logikpegel "1",
während die Signale Φ1 und Φi auf Logikpegel "0" liegen.
Der Kondensator Ci wird über den Transistor Ti, die Diode Di,
die Diode D2 und den Transistor T4 geladen. Die Phasen I′ und
I′′ dienen dazu, die Kondensatoren C1 und Ci zu laden. Während
der Phasen II sind alle Signale Φ1, Φi und Φ2 auf Pegel "0".
Das Potential am Knoten b steigt bis zu einem Wert nahe der
Speisespannung, das des Knotens des Zweiges i steigt bis zu
einem Wert nahe dem Doppelten der Speisespannung und das Potential
des Knotens A steigt bis zu einem Wert nahe dem Dreifachen
der Speisespannung. Der in der Realität erreichte Wert
am Knoten A hängt ab von den für die verwendete Technik zulässigen
Spannungen (Durchschlagspannung der Dioden) und den
Lecks, die an jedem Knoten vorliegen. Während der Phase III
sind alle Signale Φ1, Φi und Φ2 auf Pegel "1", womit das Potential
am Knoten A auf "0" zurückgebracht wird.
Claims (7)
1. Multiplizierschaltkreis für Logiksignale, der mit Hilfe
der CMOS Technik realisierbar ist und
der umfaßt:
- eine Mehrzahl von Paaren komplementärer MOS-Transistoren (T1-T2, Ti-Ti+1, T3-T4), in Reihe geschaltet zwischen ein erstes (0) und ein zweites (VDD) Speisespannungspotential, wobei jedes Paar eine Inverterstufe bildet, die einen Steuereingang, verbunden mit den Gates der Transistoren, besitzt und einen Ausgangsknoten (A, I, B) aufweist, der in dem Leitungspfad der genannten Transistoren liegt,
- Kondensatoren (C1, Ci), welche den Ausgangsknoten einer Inverterstufe mit dem Ausgangsknoten der folgenden Inverterstufe verbinden,
wobei Steuersignale (Φ1, Φi, Φ2), angelegt an die genannten Steuereingänge, Logikpegel derart aufweisen, daß in einer ersten Phase die genannten Kondensatoren successiv geladen werden, jeder auf einen Wert nahe der Speisespannungsquelle, danach in einer zweiten und dritten Phase die Inverterstufen in Phase gesteuert werden derart, daß sich die Kondensatorspannungen addieren und daß in der genannten zweiten Phase der Ausgangsknoten (B) der letzten Stufe auf eine Spannung gebracht wird, die im wesentlichen gleich der Speisespannung ist sowie in der dritten Phase der Ausgangsknoten (A) der ersten Stufe auf eine Spannung im wesentlichen gleich null, und daß Mittel vorgesehen sind zum Verhindern der Entladung der Kondensatoren während der genannten zweiten und dritten Phase.
- eine Mehrzahl von Paaren komplementärer MOS-Transistoren (T1-T2, Ti-Ti+1, T3-T4), in Reihe geschaltet zwischen ein erstes (0) und ein zweites (VDD) Speisespannungspotential, wobei jedes Paar eine Inverterstufe bildet, die einen Steuereingang, verbunden mit den Gates der Transistoren, besitzt und einen Ausgangsknoten (A, I, B) aufweist, der in dem Leitungspfad der genannten Transistoren liegt,
- Kondensatoren (C1, Ci), welche den Ausgangsknoten einer Inverterstufe mit dem Ausgangsknoten der folgenden Inverterstufe verbinden,
wobei Steuersignale (Φ1, Φi, Φ2), angelegt an die genannten Steuereingänge, Logikpegel derart aufweisen, daß in einer ersten Phase die genannten Kondensatoren successiv geladen werden, jeder auf einen Wert nahe der Speisespannungsquelle, danach in einer zweiten und dritten Phase die Inverterstufen in Phase gesteuert werden derart, daß sich die Kondensatorspannungen addieren und daß in der genannten zweiten Phase der Ausgangsknoten (B) der letzten Stufe auf eine Spannung gebracht wird, die im wesentlichen gleich der Speisespannung ist sowie in der dritten Phase der Ausgangsknoten (A) der ersten Stufe auf eine Spannung im wesentlichen gleich null, und daß Mittel vorgesehen sind zum Verhindern der Entladung der Kondensatoren während der genannten zweiten und dritten Phase.
2. Multiplizierschaltkreis nach Anspruch 1, dadurch
gekennzeichnet, daß die Mittel zum Verhindern der Entladung der Kondensatoren
gebildet werden von:
- einer ersten Diode (D1), die in den leitenden Pfad der Transistoren der ersten Stufe zwischen den Ausgangsknoten (A) dieser ersten Stufe und die positive Speisespannungsquelle (VDD) gelegt ist;
- einer zweiten Diode (D2), die in den leitenden Pfad der Transistoren der letzten Stufe zwischen den Ausgangsknoten (B) dieser letzten Stufe und die negative Speisespannungsquelle (0) gelegt ist;
- dritten (Di) und vierten (Di+1) Dioden, die in die leitenden Pfade der Transistoren der zwischenliegenden Stufen gelegt sind, welche dritten Dioden zwischen die Ausgangsknoten (I) und die positive Speiseklemme (VDD) geschaltet sind, während die vierten Dioden zwischen die genannten Ausgangsknoten (I) und die negative Speiseklemme (0) gelegt sind.
- einer ersten Diode (D1), die in den leitenden Pfad der Transistoren der ersten Stufe zwischen den Ausgangsknoten (A) dieser ersten Stufe und die positive Speisespannungsquelle (VDD) gelegt ist;
- einer zweiten Diode (D2), die in den leitenden Pfad der Transistoren der letzten Stufe zwischen den Ausgangsknoten (B) dieser letzten Stufe und die negative Speisespannungsquelle (0) gelegt ist;
- dritten (Di) und vierten (Di+1) Dioden, die in die leitenden Pfade der Transistoren der zwischenliegenden Stufen gelegt sind, welche dritten Dioden zwischen die Ausgangsknoten (I) und die positive Speiseklemme (VDD) geschaltet sind, während die vierten Dioden zwischen die genannten Ausgangsknoten (I) und die negative Speiseklemme (0) gelegt sind.
3. Multiplizierschaltkreis nach Anspruch 2, dadurch gekennzeichnet,
daß die Dioden in einer polykristallinen Siliziumschicht
realisiert sind, welche aneinander anschließende Bereiche
mit Dotierung durch opponierende Dotierungsmittel aufweist.
4. Multiplizierschaltkreis nach Anspruch 2, dadurch gekennzeichnet,
daß die Dioden von der Basisemitterdiode von bipolaren
Transistoren gebildet sind, deren Kollektor mit dem
Schaltkreissubstrat verbunden ist.
5. Multiplizierschaltkreis nach Anspruch 1, dadurch gekennzeichnet,
daß Mittel vorgesehen sind zum Erzeugen der genannten
Steuersignale, ausgehend von dem Steuersignal der genannten
ersten Stufe.
6. Multiplizierschaltkreis nach Anspruch 5 mit einer
ersten Stufe, gebildet von einem ersten Paar von Transistoren
(T1 und T2), einer zweiten Stufe, gebildet von einem
zweiten Paar von Transistoren (T3 und T4) und einem ersten
Kondensator (C), angeschlossen zwischen der ersten und der
zweiten Stufe, dadurch gekennzeichnet, daß die Mittel zum
Erzeugen des Steuersignals der zweiten Stufe, ausgehend von
dem Steuersignal der ersten Stufe umfassen:
- ein drittes komplementäres Transistorenpaar (T5 und T6), die eine dritte Inverterstufe bilden und derart angeschlossen sind, daß sie mit den Transistoren des genannten zweiten Paares ein logisches ODER-Gatter bilden, welche dritte Inverterstufe von dem Steuersignal (Φ) der ersten Stufe gesteuert ist;
- ein viertes Paar komplementärer Transistoren (T7 und T8), in Serie geschaltet mit den Speisespannungsklemmen derart, daß eine vierte Inverterstufe gebildet wird, deren Eingang mit dem Ausgangsknoten (A) der ersten Stufe verbunden ist und deren Ausgang verbunden ist mit dem Steuereingang der zweiten Stufe und
- einen zweiten Kondensator (CO), angeschlossen an dem Verbindungspunkt des Ausgangs der vierten Inverterstufe und dem Steuereingang der zweiten Stufe unter Sicherstellung einer hinreichenden Verzögerung zum Ermöglichen der Ladung des ersten Kondensators.
- ein drittes komplementäres Transistorenpaar (T5 und T6), die eine dritte Inverterstufe bilden und derart angeschlossen sind, daß sie mit den Transistoren des genannten zweiten Paares ein logisches ODER-Gatter bilden, welche dritte Inverterstufe von dem Steuersignal (Φ) der ersten Stufe gesteuert ist;
- ein viertes Paar komplementärer Transistoren (T7 und T8), in Serie geschaltet mit den Speisespannungsklemmen derart, daß eine vierte Inverterstufe gebildet wird, deren Eingang mit dem Ausgangsknoten (A) der ersten Stufe verbunden ist und deren Ausgang verbunden ist mit dem Steuereingang der zweiten Stufe und
- einen zweiten Kondensator (CO), angeschlossen an dem Verbindungspunkt des Ausgangs der vierten Inverterstufe und dem Steuereingang der zweiten Stufe unter Sicherstellung einer hinreichenden Verzögerung zum Ermöglichen der Ladung des ersten Kondensators.
7. Anwendung des Multiplizierschaltkreises nach einem der
Ansprüche 1 bis 6, dadurch gekennzeichnet, daß das Ausgangssignal
des Multiplizierschaltkreises an das Gate von MOS-
Transistoren angelegt wird, die als Unterbrecher in einem
Schaltkreis mit umschaltbaren Kapazitäten liegen.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CH512783A CH651177GA3 (de) | 1983-09-21 | 1983-09-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3432418A1 DE3432418A1 (de) | 1985-03-28 |
DE3432418C2 true DE3432418C2 (de) | 1995-07-13 |
Family
ID=4288381
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3432418A Expired - Fee Related DE3432418C2 (de) | 1983-09-21 | 1984-09-04 | Multiplizierschaltkreis für logische Signale |
Country Status (5)
Country | Link |
---|---|
US (1) | US4656574A (de) |
JP (1) | JPH07105714B2 (de) |
CH (1) | CH651177GA3 (de) |
DE (1) | DE3432418C2 (de) |
GB (1) | GB2148618B (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8811458D0 (en) * | 1988-05-13 | 1988-06-15 | Am Int | Two phase multiplexer circuit |
JP3000633B2 (ja) * | 1990-07-18 | 2000-01-17 | セイコーエプソン株式会社 | 電子機器 |
DE4103675C2 (de) * | 1991-02-07 | 1993-10-21 | Telefunken Microelectron | Schaltung zur Spannungsüberhöhung von Wechselspannungs-Eingangssignalen |
US5870639A (en) * | 1996-03-04 | 1999-02-09 | Eastman Kodak Company | Optical data recording circuit for a photographic camera |
US5886887A (en) * | 1997-03-27 | 1999-03-23 | Integrated Memory Technologies, Inc. | Voltage multiplier with low threshold voltage sensitivity |
FR2773019B1 (fr) * | 1997-12-24 | 2001-10-12 | Sgs Thomson Microelectronics | Dispositif de generation d'une impulsion de tension |
US8388083B2 (en) * | 2009-03-26 | 2013-03-05 | Xerox Corporation | System and method for efficiently boosting drive capability for high-voltage linear power amplification |
CN108333915B (zh) * | 2018-03-30 | 2023-05-23 | 宗仁科技(平潭)有限公司 | 时间信号赋值电路、减法计数器以及倒计时装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3480796A (en) * | 1966-12-14 | 1969-11-25 | North American Rockwell | Mos transistor driver using a control signal |
US3631267A (en) * | 1970-06-18 | 1971-12-28 | North American Rockwell | Bootstrap driver with feedback control circuit |
JPS574182B2 (de) * | 1974-02-14 | 1982-01-25 | ||
GB1504867A (en) * | 1974-06-05 | 1978-03-22 | Rca Corp | Voltage amplitude multiplying circuits |
CH581904A5 (de) * | 1974-08-29 | 1976-11-15 | Centre Electron Horloger | |
US3975671A (en) * | 1975-02-24 | 1976-08-17 | Intel Corporation | Capacitive voltage converter employing CMOS switches |
JPS51122721A (en) * | 1975-04-21 | 1976-10-27 | Hitachi Ltd | Boosting circuit |
CH593510B5 (de) * | 1975-08-14 | 1977-12-15 | Ebauches Sa | |
JPS5931893B2 (ja) * | 1976-04-05 | 1984-08-04 | 三菱電機株式会社 | 半導体集積回路 |
US4049979A (en) * | 1976-08-24 | 1977-09-20 | National Semiconductor Corporation | Multi-bootstrap driver circuit |
CH621917B (fr) * | 1977-06-27 | Centre Electron Horloger | Dispositif integre de commande. | |
DE2947712C2 (de) * | 1979-11-27 | 1984-07-05 | EUROSIL electronic GmbH, 8057 Eching | Schaltungsanordnung in integrierter MOS-Technik zur impulsartigen Speisung einer Last |
US4346310A (en) * | 1980-05-09 | 1982-08-24 | Motorola, Inc. | Voltage booster circuit |
DE3327393A1 (de) * | 1983-07-29 | 1985-02-14 | Robert Bosch Gmbh, 7000 Stuttgart | Steuereinrichtung zum schnelleren schalten eines elektromagnetischen verbrauchers, insbesondere in verbindung mit brennkraftmaschinen |
-
1983
- 1983-09-21 CH CH512783A patent/CH651177GA3/fr not_active IP Right Cessation
-
1984
- 1984-09-04 DE DE3432418A patent/DE3432418C2/de not_active Expired - Fee Related
- 1984-09-06 GB GB08422543A patent/GB2148618B/en not_active Expired
- 1984-09-17 US US06/651,335 patent/US4656574A/en not_active Expired - Lifetime
- 1984-09-21 JP JP59197014A patent/JPH07105714B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
GB8422543D0 (en) | 1984-10-10 |
US4656574A (en) | 1987-04-07 |
GB2148618A (en) | 1985-05-30 |
GB2148618B (en) | 1987-01-28 |
JPS6087522A (ja) | 1985-05-17 |
JPH07105714B2 (ja) | 1995-11-13 |
DE3432418A1 (de) | 1985-03-28 |
CH651177GA3 (de) | 1985-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69319512T2 (de) | Spannungswandlerschaltung | |
DE69408665T2 (de) | Spannungserhöher vom Ladungspumpentype | |
DE69113399T2 (de) | Integrierte Ladungspumpenschaltung mit reduzierter Substratvorspannung. | |
DE69619534T2 (de) | BICMOS negative Leistungsladungspumpe | |
DE2633512A1 (de) | Spannungsvervielfacher fuer elektronische zeitmessgeraete | |
DE3779789T2 (de) | Gleichspannungsvervielfacher, der in eine halbleiterschicht integriert werden kann. | |
DE69724399T2 (de) | Logische MOS-Schaltung | |
EP0010137B1 (de) | Substratvorspannungs-Generatorschaltung | |
DE1952203B2 (de) | Elektronisch regulierter zeitmesser mit niedrigem energieverbrauch | |
DE2233286A1 (de) | Schaltungsanordnung zur datenuebertragung | |
DE2657948B2 (de) | Logikschaltung | |
CH617800A5 (de) | ||
DE2828017A1 (de) | Steuervorrichtung in integrierter schaltungstechnik | |
DE3432418C2 (de) | Multiplizierschaltkreis für logische Signale | |
DE3048661C2 (de) | ||
DE2165445C3 (de) | Logikschaltung | |
DE2802595C2 (de) | Schaltungsanordnung mit Feldeffekttransistoren zur Spannungspegelumsetzung | |
DE3338206C2 (de) | ||
DE19949628A1 (de) | Spannungspegel-Transfer | |
DE1947937A1 (de) | Inverter mit Isolierschicht-Feldeffekttransistoren | |
DE2539967C2 (de) | Logikgrundschaltung | |
DE69600302T2 (de) | Phasengeneratorschaltung für eine negative Spannungsversorgungsschaltung des Ladungspumpen-Typs | |
DE2640653A1 (de) | Binaere frequenzteilerschaltung | |
DE2165162B2 (de) | CMOS-Halbleiteranordnung als exklusive NOR-Schaltung | |
DE102005048195A1 (de) | Integrierte Halbleiterschaltung mit einer Spannungspumpe und Verfahren zum Betreiben einer integrierten Halbleiterschaltung mit einer Spannungspumpe |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |