DE1952203B2 - Elektronisch regulierter zeitmesser mit niedrigem energieverbrauch - Google Patents

Description

Die Erfindung betrifft einen elektronisch regulierten Zeitmesser mit niedrigem Energieverbrauch, insbesondere zur Verwendung als Armbanduhr, mit einer elektronischen Signalquelle zum Erzeugen eines Hauptfrequenzsignals, einer Zeitanzeigeeinrichtung, einer Einrichtung zur Betätigung der Zeitanzeige in Abhängigkeit vom Hauptfrequen/.signal und einem die elektronische Signalquelle mit der Beiatigungscinrichtung verbindenden Frequenzwandler zur Herabteilung des Hauptfrequenzsignals, wobei der Frequenzwandler aus mehreren hintereinandergeschalteten Stufen besteht und einer Anzahl von Transistoren in integrierter Technik aufweist.

Es wurden bereits beträchtliche Anstrengungen bei der Entwicklung von äußerst genau gehenden Armbanduhren unternommen, die keine elektromechanischen Schwinger als Gangregler verwenden. Eine in Betracht gezogene und in ausgedehnten Versuchen erprobte Konstruktion dieser Art verwendet eine vollständig elektronische Schaltung zur Erzeugung eines Antnebssignals für die Zeitanzeige. Beispielsweise ist bereits vorgeschlagen worden, einen niederfrequenten Schwinger bzw. Impulsgenerator für den unmittelbaren Antrieb der Zeitanzeige über einen elektromechanischen Energiewandler einzusetzen. Bei der Verwirklichung dieses Vorschlags ergaben sich jedoch Schwierigkeiten, insbesondere hinsichtlich der Gewährleistung eines zweckmäßigen, stabilen niederfrequenten Schwingers, welcher in Größe und Leistungsaufnahme zur Verwendung bei einer Armbanduhr geeignet erscheint.

Aus der US-PS 31 94 003 ist ein elektronischer Zeitmesser der eingangs genannten Art mit einer do Hauptfrequenzquelle, einer Frequenzteilereinrichtung und einer Dekodiereinrichtung sowie mit Anzeigemittel und Zeiteinstellmitteln bekannt, die zu einer Einheit zusammengefaßt sind. Auch dieser bekannte elektronische Zeitmesser soll möglichst klein ausführbar sein, so (>> daß er als Armbanduhr verwendet werden kann. Dieser bekannte Zeitmesser enthält keinerlei mechanisch beweete Teile.

Der I ivqucn/wandlLT besieht dabei aus einer 1 imUTi'inanilLTschaliiint: von mehreren binären Einheilen, wie beispielsweise Hip-Hops, die in (iruppen /usammengefal.it sind. Die ersten sechs Hip-Hops stellen beispielsweise eine Zälilereinheit dar, deren Ausgang auf einen Maßstab von bO redu/.ierl ist, so daß bei Hingabe eines Impulssigiuils mit einer Frequenz von I II/ am Ausgang ein Impuls pro Minute erscheint. Dabei wird jedoch das Signal der Signalquclle nicht /usai/hch in komplementärer Form erzeugt, und es sind auch insbesondere keinerlei Maßnahmer, getroffen, um den Stromverbrauch dieses bekannten elektronischen Zellmessers möglichst gering zu hallen.

In der Zeitschrift »RCA Review«, VoI₁XXV, Heft 4, Dezember 19b4, S. 627—661, sind allgemein die bekannten Metalloxid-Halbleiterlransistoren beschrieben, durch die eine Packungsdichte von ca. 2000/inchvon aktiven Elementen möglich wird. In dieser genannten Zeitschrift werden auch eine Reihe von Ausführungsbeispielen für logische NOR- und NAND-Kreise gegeben, wobei sich jedoch irgendwelche I linweise darüber, wie komplementäre MOS-Transisto ren aufgebaut und speziell für einen Zeitmesser eingesetzt werden können, dieser Zeitschrift nicht entnehmen lassen.

Aus der US-PS 32 b7 295 sind schließlich logische Schaltungen, insbesondere Flip-Flops mit zwei Eingängen und zwei Ausgängen, mehrere logische Schaltkreise und mehrere elektronische Übertragungskreise bekannt, welche die logischen Schaltkreise miteinander koppeln, wobei die logischen Schaltkreise und die elektronischen Ubertragungskrcise als aktive Elemente nur komplementäre MOS-Transistoren enthalten. Die logischen Schaltkreise können mit den zwei Ausgängen verbunden sein. Aus dieser US-Patentschrift ist es auch bekannt, daß durch die C-MOS-Tcchnik die Verlustleistung gering gehalten werden kann.

Schließlich ist auch die Verwendung eines hochfrequenten Schwingers als Frequenznormal in Verbindung mit einer Frequenzwandlerschaltung zur Lieferung von Antricbssignalen der entsprechenden Folgefrequenz untersucht worden. Bisher steht jedoch noch keine Schwinger- Frequenzwandlerkombination zur Virfügung, die nicht nur die erforderliche Frequenzstabilität gewährleistet, sondern auch ausreichend niedrigen Leistungsbedarf und geringe Größe besitzt, um sich für die Verwendung in einer batteriegespeisten Armbanduhr zu eignen.

Die der Erfindung zugrunde liegende Aufgabe besteht darin, den elektronisch regulierten Zeitmesser der eingangs definierten Art in Richtung eines außerordentlich niedrigen Leistungsbedarfs zu verbessern.

Diese Aufgabe wird durch die im Patentanspruch 1 angegebene Erfindung gelöst.

Es wird durch die Erfindung ein elektronisch regulierter Zeitmesser geschaffen, der einen vergleichsweise äußerst geringen Stromverbrauch hat, so daß der Zeitmesser bei einer begrenzten verfügbaren Strommenge eine vergleichsweise sehr lange Betriebsdauer besitzt.

Zweckmäßige Ausgestaltungen der Erfindung sind den Unteransprüchen zu entnehmen.

Im folgenden wird die Erfindung anhand eines Ausführungsbeispiels unter Hinweis auf die Zeichnungen näher erläutert. Es zeigt

Fig. 1 ein Blockschaltbild eines elektronisch gesteuerten Zeitmessers,

F i g. 2 ein Schaltbild einer zweckmäßigen Ausführungsform des Frequcnznormals gemäß F i g. I,

F i g. 3 eine graphische Darstellung von für ilen Betrieb der dargestellten Schaltungen geltenden Impulsformen,

Fig.4 ein Blockschaltbild zur Veranschaulichung des Aufbaus des Frequenzwandler gemäß Fi g. I und

F i g. 5 ein Schaltbild einer praktischen Ausfühmngsform einer zur Verwendung beim Frequenzwandler gemäß den Fig. 1 und 4 geeigneten Frequenzteilerschaltung.

Fig. 1 zeigt ein Blockschallbild eines elektronisch geregelten Zeitmessers. F.in Zeitmesser IO weist ein Frequenznormal 12, einen Frequenzwandler 14. eine Anzeigeeinrichtung 16 und eine Anzeigebetätigungsein· richtung 18 auf, welche die Zeitanzeige 16 mit dem Frequenzwandler 14 koppelt. Frequenznormal 12 und F'rcqucnzwandlcr 14 bestehen jeweils aus einer Anzahl von Transistorschaltungen in integrierter Technik zur Gewährleistung von Kompaktheit und niedrigem l.eisiungsbcdarf. Um jedoch einen extrem niedrigen Stromverbrauch zu erzielen, hat es sich als erforderlich erwiesen, die Schaltung derart auszulegen, daß der Strom nur während der Schaltwechscl der Schaltung und nicht während der stabilen Perioden /wischen den Übergängen fließt.

Dies wird am besten durch Realisierung der Schaltung mit Transistoren von komplementärem l.eitfähigkeitslyp erreicht, wobei jeweils ein Transistor eines l.citfähigkeilstyps im l.aslkreis eines Transistors entgegengesetzten l.eitfähigkeitstyps liegt. Diese Schaltungen weisen spannungsgesteuerte Transistoren auf. nämlich MOS-FKT-Transisioren in integrierter Bauweise, wie nachstehend noch näher erläutert wird.

Die Anzeigeeinrichtung 16 kann beliebige Form besitzen und beispielsweise ein herkömmliches Zifferblatt mit Sekunden-, Minuten· und Stundenzeigern sein, wie die·, in Fig. I dargestellt ist. In diesem lall ist die Betätigungseinrichtung 18 meist ein entsprechend in Miniaturbauweise ausgeführter elektromechanischer .|o Fnergiewandlcr. der auf die vom Frequenzwandler 14 gelieferten periodischen Antriebssignale anspricht.

Das Frequenznormal 12 liefert ein priir.äres Signal von wesentlich höherer Frequenz als es für die Betätigung der Anzeigeeinrichtung 16 und der Betäti· .|s gungseinriclitung 18 benötigt wird. Folglieh ist der l'requenzwandler 14 vorgesehen, um die Frequenz des I hiuptsignals herabzusetzen. Hierbei wird das Antriebssignal erzeugt, welches die Betätigungseinrichtung 18 betätigt. In einui praktischen Ausl'ührungslorm werden so eine Normalfrequenz von mindestens etwa 5 kl Iz und eine Antricbsfrcqucnz. von I Hz. für den Direktantrieb des Sekundenzeigers in Verbindung mit einem herkömmlichen Ruderwerk zur Bctlltigimg des Minulen- und des Stundenzeigers benutzt.

Der zweckmllUige Aufbau eines Frequen/normuls 12 ist in I·' i g. 2 dargestellt. Diese Schaltung verkörpert die vorstehend crwllhnten Grundbedingungen, el. h. komplementärer Aufbau mit MOS-PET-Transistoren von entgegengesetztem Ixilfllhigkeitstyp, die gegenseitig in (,₍₎ Lastkrciscn für einander wirken und bei denen nur wllhrend der Sclutllwcchsel, über nicht wllhrcnd der konstanten Schultperloden zwischen den Übergängen Strom fließt.

Bei der Ausführungsfortn des FrcqucnznormaK nach <.<, F i g. 2 weist die Schaltung zwei MOS-Trunsistorstufen 20 und 22 auf. wobei die Transistorstufe 20 einen Transistor 21 mit p-dotiertem Kanal und einen Transistor 24 mit η-dotiertem Kanal aufweist. Der .S'-I'ol 28 des Transistors 23 ist bei 30 an eine positive Stromquelle angeschlossen, während der -S'-Pol 32 des Transistors 24 an Masse liegt und die D-PoIc 36 bzw. 38 der beiden Transistoren bei 40 zusammengeschaltet sind. Außerdem sind auch die G-PoIe 42 und 44 des Transistors 23 bzw. des Transistors 24 bei 46 zusammcngesehaltet.

Die Transistorstufe 22 ist ähnlich aufgebaut und weist einen Transistor 48 mit p-dotiertem Kanal sowie einen Transistor 50 mit n-doliertcm Kanal auf. Der .S-PoI 52 des Transistors 48 ist bei 30 an die Stromquelle angeschlossen, während der 5-PoI 58 des Transistors 50 an Masse 34 liegt. Die /J-PoIe 56 und 54 der Transistoren 48 bzw. 50 sind bei 60 miteinander verbunden, Ebenso sind auch die C-PoIe 62 und 64 der Transistoren 48 bzw. 50 bei 66 zusammcngeschaltet.

Bekanntlich sind MOS-Transistoren für gewöhnlich mit Substratanschlüsscn verschen. Obgleich die besondere Kennzeichnung bei der Darstellung aus Gründen der Übersichtlichkeit weggelassen wurde, ist zu beachten, daß für die Transistoren 23 und 48 Substratanschlüsse mit der positiven Stromquelle bei 30 und für die Transistoren 24 und 50 zu Masse hergestellt sind.

Die Verbindung der D-PoIe 36,38 der Transistorstufe 20 ist unmittelbar an die Verbindung 66 der Ci-PoIe der Transistorstufe 22 angeschlossen, llbenso ist die Verbindung 60 der D-PoIe 54, 56 der Transistorsiule 22 über einen Rückkopplungs-Kondensalor 68 an die G-Pol-Veibindung 46 der Transistorstufe 20 angeschlossen. Fine weitere Rückkopplung wird durch einen Widerstand 70 gebildet, der von den Verbindungspunkten 40 und 66 zum gemeinsamen G-PoI 46 geschaltet ist.

F.rsiehtlichcrwcise wird der frei schwingende Betrieb lies Multivibrators über die beschriebenen Rückkopp lungszweige und die direkte Kopplung erreicht, wobei die Schwingfrequenz durch die für den Kondensator 68 und den Widerstand 70 gewühlten Werte bestimmt wird. __

Der Multivibrator weist zwei Ausgänge /-'und /'auf. von denen der Ausgang /von der Verbindung_60 der D-PoIc der Transisiorstufe 22 und der Ausgang Fan der Verbindung 40 der D-PoIe der Transislorslui'e 20 abgegriffen wird.

Im Betrieb liefert this Frequenznormal 12 die in_ Fig. 5a und 3b dargestellten Rechteckimpulse /'und /■' mit einer durch den Kondensator 68 und den Wiilerstand 709 bestimmten Folgefrequenz. Der Aus· gang /·' liegt dabei ungefähr auf dem Potential der Spannungsquelle, wenn der Ausgang Fauf Müsse liegt.

Die Arbeitsweise der Schaltung lltßl sieh um besten erläutern, wenn zunächst die Trunsistorstufcn 20 und 22 getrennt betrachtet werden. Wenn bei der Transistor· stufe 20 die am gemeinsamen G-PoI 46 liegende Spannung um einen bestimmten Betrag über einer gewissen Mindcst-Sehwell-Spunnung liegt, sperrt der Transistor 23, wllhrend der Transistor 24 leitet. Dabei ist die Verbindung 40 der /J-PoIe 36,38 praktisch über den leitenden Transistor 24 nuch Masse kurzgeschlossen, so daß der Signulausgung T auf niedrigem Potontittl liegt. Dieser Zustund wird im folgenden ttls Null-Zustiiiul bezeichnet. Wenn dagegen die um gemeinsamen Ci-PoI 46 liegende Spannung um einen bestimmten Betrug unter dem Schwellwert liegt, sind die Schullzustllndc umgekehrt, d. h., der Transistor 24 sperrt und der Transistor 23 leitet. Dadurch ist die Verbindung 40 der I) Pole 16, 18 über den leitenden Transistor 23 zur

Stromquelle 30 hin kurzgeschlossen, so daß am Ausgang F eine hohe Spannung liegt, was im folgenden als Eins-Zustand bezeichnet wird. Die Transistorstufe 22 arbeitet genauso wie die Transistorstufe 20.

Wie erwähnt, sind die Transistorstufen 20 und 22 5 zusammengeschüttet, wobei die Verbindungspunkte 40 und 66 auf gleichem Potential liegen. Wenn der Ausgang F EINS ist, liegen die C-PoIe 62, 64 hoch, so daß der Transistor 50 leitet. Der gemeinsame D-PoI 60 ist dann nach Masse kurzgeschlossen und der Ausgang F ist io NULL. Wenn dagegen die Spannung am Verbindungspunkt 40 niedrig ist, leitet der Transistor 48 und ist der Ausgang FEINS.

Zur Erläuterung des Mechanismus des Übergangs 15 zwischen der EINS- und der NULL-Lage sei zunächst angenommen, daß die Verbindung 40 der D-Pole an hoher Spannung liegt, d.h., daß F EINS ist. Der Verbindungspunkt 60 liegt hierbei an niedriger Spannung, d.h.. Fist NULL. In dieser Schaltlage kann sich 20 der Kondensator 68 von der Stromquelle 30 über den Transistor 23, den Widerstand 70, sowie mit dem anderen Anschluß über den Transistor 50 aufladen, wobei sich am Kondensator 68 eine positive Spannung

verbunden ist. steigt die Spannung an Ic 1/ trer mit de.

WHiI-

Spannung ebenfalls ιmit. <- » , _JmkehrunK der

Ausgang/^on NULL auf

mmwm

uiul dadurch auf einen großen pc>s tivui W Hierdurch wird gewährleistet, daß de. Ausgant

Da sich die Spannung über den Kondensator 68 nicht augenblicklich ändern kann, ist der Ausgang F am Verbindungspunkt 60 mit dem Verbindungspunkt 46 verbunden, so daß der Transistor 23 gesperrt und der Transistor 24 durchgeschaltet gehalten wird. Der Kondensator 68 lädt sich wieder um, und der vorstehend beschriebene Vorgang wiederholt sich kontinuierlich. Die resultierenden Rechteck-Impulse F und F sind in den F i g. 3a und 3b dargestellt.

Die vorstehend beschriebene Schaltung besitzt verschiedene deutliche Vorteile gegenüber dem Stand der Technik, welche sie für die Verwendung bei der erfindungsgemäßen elektronischen Uhr in Kombination mit den anderen erfindungsgemäßen Bauteilen geeignet machen. In diesem Zusammenhang ist jedoch zu beachten, daß anstelle der vorstehend beschriebenen Schaltung auch andere Schwingkreise angewandt werden können, sofern sie stabilen Betrieb, einen niedrigen Leistungsbedarf, geringe Größe usw. gewährleisten.

Die erforderliche Frequenzumwandlung der Frequenznormal-Signale in niederfrequente Antriebssigna-Ic läßt sich am vorteilhaftesten unter Verwendung eines in Fig.4 schematisch dargestellten binären Frequenzwandler erreichen. Der Frequenzwandler 14 weist eine Anzahl von in Reihe geschalteten Stufen auf, von denen vier dargestellt sind. Jede Stufe weist zwei Eingangs- und zwei Ausgangsklemmen auf. Die Eingänge_zur ersten Stufe 7 werden durch die Ausgänge Fund Fdes Frequenznormal 12 gebildet. Dementsprechend wird der Eingang zur zweiten Stufe 72 durch die mit Fi und Fi bezeichneten Ausgänge der ersten Stufe geliefert. Diese Folge gilt sinngemäß auch für alle übrigen Stufen, wobei der Ausgang der m-ten Stufe die Eingänge F₁₁, und F_n, zur n-lcn Stufe 76 bildet. Die Stufe 76 liefert einen Ausgang /·',,, welcher das Antricbssignal für die Betätigungseinrichtung 18 der Anzeigeeinrichtung 16 darstellt.

|ede Stufe des Frequenzwandler?» 14 dividiert die angelegte Frequenz durch den Faktor 2. Eine Folge von π Stufen bewirkt mithin eine Division durch den Faktor 2". Wenn die Frequenz des Ausgangssignals F₁,1 I Iz sein soll, muß die Frequenz f des Normalsignals ein Vielfaches von 2 sein und muß die Anzahl der Stufen einsprechend dem Verhältnis η - ^Jlog /' gewählt werden. Beispielsweise muß der Frequen/.normal-Scliwinger 12 mit einer Frequenz von 40% Hz arbeiten, wenn der Frequenzwandler 14 zwölf Stufen (n =» 12) aufweist, um eine Antriebsfrequenz von 1 I Iz zu erreichen. > Um annehmbar niedrigen Stromverbrauch zu erzielen, damit eine derartige mehrstufige Teilcranordnung in der Praxis bei einer batteriegespeisten Armbunduhr Verwendung finden kann, muß man spezielle integrierte Schaltungen verwenden, welche im folgenden noch ntther beschrieben werden. Die spezielle Schaltung ist von der vorstehend in Verbindung mit Fl g, 2 beschriebenen Art mit paarweise angeordneten MOS-FET-Transistoren, wobei jeweils Transistoren entgegengesetzten LcitfUhlgkcitstyps gegenseitig Im Lastkreis im angeordnet sind. Die Schaltung ist hierbei derart

40

45

\.j-i-wis der

auf die Versorgungsspannung Transistor 23 zu leiten beginnt.

wenn

„».. wird der ,„ umgeschaltet. Lcitzusiünde der der Ausgang

MUlUl lli.li UMVg...... _w

stellten Art verwendet werden.

Im folgenden sind nunmehr Konstruktion und Arbeitsweise einer Ausführungsform mit MOS-Translstorschaltungen unhand der Fig.3 und 5 nUhcr

709 Β2Θ/191

:rläutcrt.

Gemäß F i g. 5 besteht die Schaltung aus einer Reihe von paarweise angeordneten MOS-Transistoren mit pader η-dotiertem Kanal, von denen einige Signalübertragung;;- bzw. Schaltfunktionen erfüllen, während andere der Frequenzumwandlung dienen bzw. logische Funktionen erfüllen. Die Transistoren werden daher als Übertragungspaare und Logikpaare bezeichnet.

Genauer beschrieben, weist die Schaltung ein erstes Übertragungspaar 78 aus einem p-Transistor 80 und einem n-Transistor 82 auf, die bei 84 mit ihren S-Polen und bei 86 mit ihren D-Polen zusammengeschaltet sind. Der Ci-PoI 88 des p-Transistors 80 ist an den Eingang F angeschlossen, während der G-PoI 90 des n-Transistors 82 am Eingang Fliegt. Ersichtlicherweise stellen die Eingänge F und F den Eingang für die Hochfrequenz dar, die in jeder Stufe des Frequenzwandlers 14 gemäß F i g. 4 jeweils durch den Faktor 2 dividiert wird.

Ein zweites Übertragungspaar 92 besteht aus einem p-Transistor 94 und einem n-Transistor 96, die bei 98 mit ihren S-Polen und bei 100 mit ihren D-Polen zusammengeschaltet sind. Der G-PoI 102 des n-Transistors % ist mit dem Eingang F verbunden, während dej^ G-PoI 104 des p-Transistors 94 an den Eingang F angeschlossen ist. Der gemeinsame S-PoI 98 des Übertragungspaares 92 ist an den gemeinsam«·;, O-PoI 86des Übertragungspaares 78 angeschlos'.n.

Ein erstes Logikpaar 106 besieht aus einem p-Transistor 108 und einem n-Transistor UO, die an einem gemeinsamen G-PoI 112 und einem gemeinsamen D Pol 114 miteinander verbunden sind. Der gemeinsame G-PoI 112 ist mit dem Ausgang 86 des Übertragungspaares 78 verbunden. Der .V-PoI 116 des p-Transistors 108 ist bei 118 mit der Stromquelle verbunden, während der S-PoI 120 des n-Transistors 11.0 bei 122 an Masse liegt.

Ein zweites l.ogikpaar 124 besieht aus einem p-Transistor 126 und einem n-Transistor 128, die über einen gemeinsamen G-PoI Π0 an den gemeinsamen D-PoI 114 des Logikpaares lib und mit einem Rückkoppliings/weig 132 vom gemeinsamen D-PoI 134 an die Ausgangsk'emnie 100 des Übertragungspaares 92 angeschlossen sind. Der S-PoI 136 des p-Transistors 126 ist bei 118 an die Stromquelle angeschlossen, während der S-I'ol 138 des n-Tninsisiors 128 bei 122 an Masse liegt.

Die Schaltung gemäß Fig. ^r> weist außerdem noch eine /weite, identische (!nippe von je zwei Oboriragungspaaren 140 und 142 sowie Logikpaaren 144 und 146 auf. Das Überiragungipuar 140 weist einen p-Transisior 148 und einen n-Transistor 150 auf. die bei 152 mit ihren S-Polen und bei 154 mit ihren 0-Polen zusnmmengesehaltct sind. Der G-PoI 156 des p-Trunsistors 148 ist un den Eingang F angeschlossen, wUhrcnd der C-PoI 158 des n-Transistors 150 an den Eingang F angeschlossen ist.

Das Übertragungspaor 142 besteht ims einem p-Trunsistoi· 160 und einem n-Trunsistor 162, die bei 164 mit ihren S-Polcn und bei 166 mil Ihren 0-Polcn zusummengcschaltet sind. Der G-PoI 168 des p-Transistors 160 ist mit dem Eingang Fund der G-PoI 170 des n-Tninsistors 162 mit dem Eingang ^verbunden.

Das Logikpaar 144 weist einen p-Transistor 172 und einen n-Transistor 174 auf, die eine G-Polverbindung 176 und eine D-Polvcrbindung 178 aufweisen. Dus Logikpaar 146 besteht ims einem p-Trunsistor 180 und einem n-Trunsistor 182, die eine G-Polvcrblndung 184 und eine D-Polverbindung 186 aufweisen. Klemmen 188 und 190 der p-Transistoren 172 und 180 sind bei 118 an die Stromquelle angeschlossen, während die S-PoIc 192 und 194 der n-Transistoren 174 und 182 bei 122 an Masse liegen. Ein Schaltungs-Ausgang Fi ist am gemeinsamen D-PoI 178 des Logikpaares 144 vorgesehen, während am gemeinsamen D-PoI 186 des Logikpaares 146 ein zweiter Sehaltungs-Ausgang F\ vorgesehen ist.

Am gemeinsamen D-PoI 186 ist ein Rückkopplungszweig 1% zur Verbindung 164 des Übertragungspaares 142 und ein weiterer Rückkopplungszwcig 198 zur Verbindung 84 des Übertragungspaares 78 vorgesehen. Wie bei der Schaltung des Frequenznormals 12 sind die Substrat-Anschlüsse der verschiedenen MOS-Transistoren aus Gründen der Übersichtlichkeit nicht dargestellt, doch sind in allen Fällen die Substrate der p-Transistoren mit der Stromquelle und die Substrate der η-Transistoren mit Masse verbunden.

Zur Erläuterung der Arbeitsweise der vorstehend beschriebenen Schaltung sei kurz allgemein erläutert, daß für p-Kanal-Transistoren des Verarmungstyps bei niedrigen Spannungen am G-PoI ein Strompfad von S-PoI zu D-PoI vorhanden ist. Bei Erhöhung der Steuerspannung wird die Leitfähigkeit vermindert, bis schließlich der Transistor sperrt, wenn eine ausreichende Durchlaßspannung erreicht ist. Umgekehrt besteht bei 11-K.anal-Transistoren des Anreichungstyps kein Stiompfad bei kleinen Stcuerspannungen, welcher jedoch hergestellt wird, wenn die Durchlaßspannung einen positiven Durchlaßschwellwcrt erreicht hat.

Im Fall des Übertragungspaares 78 hält beispielsweise ein EINS-Zustand am Eingang Fund ein NULL-Zustaiul am Eingang F, d. h. eine hohe bzw. eine niedrige Spannung, beide Transistoren 80 und 82 im gesperrten

Zustand. Beim Übcrtragimgspaar 140 sind dagegen zur gleichen Zeit beide Transistoren 148 und 150 leitend.

Im Fall des Logikpaares 106 bringt eine den Durchlaß-Sehwellweri übersteigende positive Spannung am gemeinsamen Ci-PoI 112 den n-Transistor UO zum Leiten und den p-Transistor 108 /um Sperren, llicidurch liegt der gemeinsame D-Polausgang 114 über dem leitenden Transistor UO auf Masscpotential. Umgekehrt bewirkt eine niedrige Spannung am gemeinsamen G-PoI 112. daß der p-Transistor 108 leitet und iler n-Transistor 110 sperrt, wodurch der gemeinsame DPoI U4 übet· den leitenden Transistor 108 praktisch auf dem Potential der Stromquelle liegt.

Die Heschrcibimg tier Arbeitsweise der Schaltung gemäß Fig. ^r> erfolgt zweckmiißigerweise auf der

Grundlage der Uetiiebszustande und Schaltlagen der Ubertrugungs- und Logik-Transistorpuure und nicht im HinMick auf die den einzelnen Transistoren selbst zugeordneten Spannungen. Hierbei wird ein Überirugungspuar als »leitend« oder »sperrend« bezeichnet.

SS wenn seine beiden Transistoren in der entsprechenden Schaltlnge sind. Gleichermaßen wird der Ausgang eines Logikpaurcs als EINS bezeichnet, wenn die an seinem gemeinsamen Ü-Pol liegende Spunnung hoch ist, d. h. wenn der Eingung am gemeinsamen G-PoI der

DurchluB-Sehwellwert nicht übersteigt, so dall dei p-Transistor leitet und der η-Transistor sperrt.

Umgekehrt wird der Ausgung eines Logikpuures mi NULL bezeichnet, wenn die um gemeinsamen O-Po liegende Spannung niedrig ist, d. Iv, wenn der Eingnni

um gemeinsamen G-PoI den DurchlolJ-Schwellwer übersteigt, so dull der p-Trunsistor sperrt und de η-Transistor leitet. Im Hinblick auf die vorstehenden Ausführungen se

nunmehr anhand der Fig. 3a-3d und 5 angenommen, daß die Eingänge Fund F/um Zeilpunkt t» auf NULL bzw. EINS umschalten, wobei die Übertragungspaare 78 und 142 sperren. Ebenso sei angenommen, daß der Ausgang des Logikpaares 144 hoch liegt, so daß der Ausgangs-Zustand Fi = EINS wird. (Die andere Annahme, daß der Ausgang des Logikpaares 144 niedrig ist. würde ebenfalls gelten; dies führt lediglich zu einer Verschiebung des Schaltungsbetriebes um eine Halbperiode, wie dies aus der Beschreibung hervorgeht.) Als Ergebnis ist der Eingang zum Logikpaar 146 EINS und der Ausgang F₁ gleich NULL, wie in den F i g. 3c und Jd angedeutet.

Der gemeinsame C-PoI 112 des Logikpaares 106 ist über den n-Transistor 182 des Logikpaares 146, den Rückkopplungspfad 198 und das leitende Übertragungspaar 78 bei 122 mit Masse verbunden. Folglich leitet der p-Transistor 108 und befindet sich das Logikpaar 106 im EINS-Zustand. Die resultierende hohe Spannung am gemeinsamen C-PoI 130 des Logikpaarcs 124 hält den n-Transistor 128 leitend, so daß der Ausgang am gemeinsamen D-Pol 134 niedrig ist.

Am_ Zeitpunkt h ändern sich die Eingangs-Zusiände F und Fauf EINS bzw. NULL. Das Übertragungspaar 78 sperrt, während das Übertragungspaar 92 leitet. Der Ausgang des Logikpaares 106 wird im EINS-Zustand gehalten, da der gemeinsame C-PoI 112 nunmehr über das Übertragungspaar 92, den Rückkopplungs/.weig 132 und den leitenden n-Transistor 128 des Logikpaares 124 an Masse liegt, wobei letzteres durch den weiterhin hohen Ausgang am gemeinsamen D-PoI 114 des l.ogikpaares 106 in leitendem Zustand gehalten wird.

Der .Schaltwechsel am Eingang zum Zeitpunkt h bewirkt auch ein Durchschalten des Übertragungspaares 140. I lierdurch wird der Ausgang mit EINS-Zustand des Logikpaares 106 auf den gemeinsamen C-PoI 176 des l.ogikpaares 144 gelegt. Der Ausgang 178 schaltet sodann in den NUI.L-Zustand um, und der Schalliings-Aiisgangs/ustand Fi geht gemäß F i g. 3c auf NULL über. Hierdurch wird wiederum das l.ogikpaar 146 in 41) den EINS-Zustand gebracht, und der Schallungs-Aus gang F| geht gemäß I'ig. 3d auf EINS.

Zum Zeilpunkt i> wechseln die Eingänge F und F wiederum auf NULL bzw. EINS. Hierdurch wird das Uberlragungspaar 78 leitend und der EINSAiisgang des Logikpaarcs 146 an den Eingang des l.ogikpaares 106 über den Rückkopplungszweig 148 angekoppelt. Dies bringt den Ausgang 114 in den NUl.l.-Zusiand. wodurch wiederum der Ausgang 134 des Logikpaarcs 124 in den EINS Zustand gebracht wird. so

Der Eingangs-flhergang zum Zeilpunkt 1.· bewirkt auch, daß das Übcrtrugungspunr 140 sperrt und das Übertragungspaar 142 leitet, wodurch der gemeinsame C-Pol 176 des Logikpaares 144 über den Rückkopplungszweig 1% mil dem Ausgang des Logikpaares 146 verbunden wird. Da sich letzteres im EINS-Zustand befindet, wird hierdurch der Ausgang des Logikpaares 144 im NULL-Zustand gehalten, was wiederum den Schaltungsausgang Fi gemllß F i g. Jc nur NULL bringt.

Folglich wird der niedrige Spannungswcrt am IMUt] gd 178 an den gemeinsamen O'-F'ol 184 des Logikpaarcs 146 angelegt. Hierdurch wird der p-Transistor 180 leitend gehalten, wllhrcnd der gemeinsame D-Pol 186 noch mit der Stromquelle verbunden ist. Der Ausgangszustand F\ der Schaltung wird mithin gemllß F i g. 3d auf fts EINS gehalten.

Während des nllchsten F.ingangs-Obergangs am Zeilpunkt fi schalten Fund Fgemliß F i g. Ja und Jb auf EINS bzw. NULL um. Hierdurch sperrt das Übertnigungspaar 78 und wird das Übertragungspaar 92 leitend, so daß der gemeinsame G-PoI 112 des Logikpaarcs 106 über den Rückkopplungszweig 132 mit dem Ausgang 134 des Logikpaares 124 verbunden ist. Letzteres ist bereits leitend, da der gemeinsame D-l'ol 114 während der Zeitspanne ij- '.> infolge der Verbindung des C-PoIs 112 über das Übertragungspaar 78 und den Rückkopplungspfad 198 mit dem D-PoI 186 auf niedriger Spannung lag. Folglich tritt Änderung des Ausgangszustandes beider Logikpaarc 106 und 124 auf.

Der Spannungswechsel zum Zeitpunkt /j bewirkt auch, daß das Übertragungspaar 140 leitend wird und das Ubertragungspaar 142 sperrt, wodurch der gemeinsame C-PoI 176 des Logikpaares 144 mit dem Ausgang des Logikpaares 106 verbunden wird. Der am C-PoI 176 liegende niedrige Signalwert bewirkt ein Kippen, da der Ausgang 178 des Logikpaares 144 während der Zeitspanne /j - ti infolge der Verbindung des C-PoIs 176 über das leitende Übertragungspaar 142 und den Rückkopplungs/.weig 196 zum D-PoI 186 des Logikpaarcs 146 niedrigen Wert besaß. Infolgedessen schaltet der Schaltungs-Ausgang Fi von NULL auf EINS um, wie in F i g. 3c dargestellt. Gleichermaßen kehrt das Logikpaar 206 in seinen Zustand um und ändert sich der Schaltungs-Ausgang Fi von EINS auf NULL, wie dies in F i g. 3d angedeutet ist.

Während der nächsten Spannungsänderung am Eingang zum Zeitpunkt f₄ kehren F und F gemäO Fig. Ja und 3b auf NULL bzw. EINS zurück. Die Schaltung ist mithin in den zuerst beschriebener Zustand zurückgekehrt, und der beschriebene Funk üonsablauf wird sodann wiederholt. Ein Vergleich /wischen den F i g. Ja und Jc einerseits und F i g. Jb unc ii\ andererseits zeigt, daß die Ausgänge Fi und F komplementäre Impulse in Abhängigkeil von der Spannungs-Durchgängen an den Eingängen /'und Fbe einer genau der Hälfte der Eingangsfrequenz entsprechenden Frequenz gewährleisten.

Zur Erzielung der gewünschten Frequen/ieiluni! braucht lediglich eine Reihe von Stufen der Art gemäl: Fig. 5 /u einer Kette gemäß F ig. 4 kombiniert /1 werden. Selbst eine ziemlich große Anzahl derartigei Stufen ist zur Verwendung in einer Armbanduhr kleii genug und besitzt einen vertretbaren Stromverbrauch.

Ersichtlicherweise ist vorstehend eine elektroniscl gesteuerte Zeitniesservorriehtung beschrieben, die siel durch ausreichend geringe Größe und niedrigei Stromverbrauch kcnn/cii'huct. so daß sie sich beispiels weise zur Verwendung bei einer Armbanduhr eignet Obgleich vorstehend eine der/eil bevorzugte Ausiüh rungslorm in Verbindung mit bestimmten, wesentliche! Betriebsbedingungen beschrieben ist, sind dem Fach mann anhand Ocr vorliegenden Offenbarung selbstvor stündlich verschiedene Änderungen und Abwandliingci möglich, Beispielsweise könnten der Frequenznormal Schwinger gemllß Fig.2 durch andere Schallungskon siruktioncn und die dargestellte Zeitanzeigecinriehluni für das Zifferblatt und die Zeiger durch ein andere Werk ersetzt werden. Eine dorurtige Abwandluni könnte in einer optischen Anzeige bestehen, die eim Lcuchl-Zcitan/eigc liefen. In diesem Fall würde dii Betätigungseinrichtung 18 aus entsprechenden inte grienen Schaltungscinrichlungcn bestehen, die eim selektive Betätigung der Anzeigeelement In Abhängig keil vom Aniriebsslgnal-Ausgang des Frcquciizwand lers 14 hervorbringen. Ebenso sind unter Berücksiehti gung der angegebenen Erfordernisse gewisse Abwand

lungen der Transistor-Typen für die /iilet/t genannte Schaltung möglich.

Zusammenfassend schafft die F.nindung mithin einen elektronisch regulierten Zeitmesser zur Verwendung als Armbanduhr, bestehend ims einem elektronischen Oszillator bzw. Schwinger, der mit einer wesentlich höheren Frec|uenz als der gewünschten Zeithallefre-

queii/ arbeitet, einer FrequenzitduzierSehaluirii in Form einer Reihe von Transistorsuiien, die in Abhängigkeit von Spannungsiinderungen anstelle von Stromstärken- oder l.eistungsündomngen Zeitgebers! gnalc der erforderlichen Frequenz ücfern, einer auf die /eilgebei-sigiiiile ansprechenden lietiiligungsciu richtung und einer durch letztere beiälig;en Zeitanzeige.

Hierzu 1 Blatt Zeichnungen

Claims (10)

Patentansprüche:

1. Elektronisch regulierter Zeitmesser mit niedrigem Energieverbrauch, insbesondere zur Verwendung als Armbanduhr, mil einer elektronischen Signalquelle zum Erzeugen eines Hauplfrequenzsignals, einer Zcitanzeigeeinrichtung, einer Einrichtung zur Betätigung der Zeitanzeige in Abhängigkeit vom I lauptfrequenzsignal und einem die elektronisehe .Signalquelle mit der Betätigungseinrichtung verbindenden Frequenzwandler zur llerabtcilung des I lauptfrequenzsignals, wobei der Frequenzwandler aus mehreren hintereinandergeschaltcten Stufen besteht und eine Anzahl von Transistoren in integrierter Technik aufweist, dadurch gekennzeichnet, daß die elektronische Signalquelle (12) und der Frequenzwandler (14) nur komplementäre MOS-Transistoren enthalten, daß Mittel vorgesehen sind, die aus dem Hauptfrcquenzsignal zwei komplementäre Hauptfrequenzsignale erzeugen, daß jede Stufe (71, 72, 74, 76) des Frequenzwandlers (14) zwei Eingänge und zwei Ausgänge, mehrere logische Schaltkreise (106, 124, 144, 146) und mehrere elektronische Übertragungskreise (78, 92, 140, 142), welche die loschen Schaltkreise miteinander koppeln, auf'- u&i, daß die logischen Schaltkreise (106, 124, 144, 146) und die elektronischen Übertragungskreise (78,92,140, 142) als aktive Elemente nur komplementäre MOS-Transistoren enthalten, daU die elektronischen Übertragungskreise (78, 92, 140, 142) mit den zwei Eingängen (F, F) und die jogischen Schaltkreise mit den zwei Ausgängen (F\, FJ verbunden sind, so daß die logischen Schaltkreise in Abhängigkeit von einem Paar komplementärer Signale an den Eingängen komplementäre Signale für die nächste Stufe an den Ausgängen erzeugen, daß die elektronischen Übertragungakreise(78,92,140,142) mit der vorhergehenden Stufe verbundene Steueranschlüsse besitzen, so daß durch die elektronische Signalquelle (12) und den Frequenzwandler (14) nur während des Überganges zwischen Leitungszuständen ein nennenswerter Strom fließt.

2. Zeitmesser nach Anspruch 1, dadurch gekennzeichnet, daß die elektronische Signalquelle Zeitperioden festlegende Impulse liefert und daß die elektronischen Übertragungskreise mit den Logikpaaren zusammenwirken und auf Änderungen im Signalwert der Impulse ansprechen, um die Leitzustände der Transistoren während einer vorgegebenen Periode als Funktion des während dieser Periode anliegenden Impulses und als Funktion des Leitzustandes der Transistoren während der vorangehenden Periode einzuleiten.

3. Zeitmesser nach Anspruch I, dadurch gekennzeichnet, daß die Transistoren paarweise (108, HU usw.) als logische Schaltungen derart geschaltet sind, daß jede der logischen Schaltungen jeweils zwei Transistoren entgegengesetzter Dotierung für den Signalfluß in Reihe und den Steuereingang paraSiel geschaltet enthält, und daß die elektronischen Übertragungskreise den Weg des Signalflusses und die Steuereingangsanschlüsse der logischen Schaltkreise selektiv als Funktion des Ausgangs der elektronischen Signalquelle sowie als Funktion der vorher bestehenden Leitzustände in der Schaltung zusammenkoppeln.

4. Zeitmesser nach Anspruch 1, dadurch gekenn zeichnet, daß jeder elektronische Übeiiragungskreis zwei Transistoren (80, 82 usw.) entgegengesetzter Dotierung aufweist, deren Signalpfade parallel geschaltet und deren Steuereingang-Anschlüsse an den Ausgang der elektronischen Sigiialquelle angeschlossen sind.

13. Zeitmesser nach Anspruch 2, dadurch gekennzeichnet, daß die elektronischen Übertragungskreise auf Änderungen der Spannung der Impuls-Wellenl'orm anstalt auf Änderungen der Stromstärke oder der Leistung der Wellenform ansprechen.

6. Zeitmesser nach Anspruch I, dadurch'gekennzeichnet, daß jede Stufe des Frequenzwandler mehrere Transistor-Übertragungspaare (78,92, 140, 142) mit jeweils einem p-Kanal-MOS-Transistor und einem n-Kanal-MOS-Transitor enthält, welche jeweils mit ihren S-Pole η und ihren' D-Polen zusammengeschaltet sind, und deren C-PoIe an die elektronische Signalquelle angeschlossen sind, sowie mehrere Logikpaarc (106, 124, 240, 144) mit jeweils einem p-Kiimil-MOS-Tninsisior und einem n-Kanal-MOS-Transistor enthält, die jeweils mit ihren G-Polen und ihren D-Polen zusammengeschaltet sind, und wobei der 5-PoI des p-Transistors mit einer positiven Klemme der Spannungsversorgung und der .V-PoI des η-Transistors mit einer negativen Klemme der Spannungsversorgung verbindbar ist, und daß eine Kopplungseinrichtung (132, 152, 154, 196, 198) vorgesehen ist, welche die D- und G-PoIe der Logikpaare über die von .V-PoI zu D-PoI verlaufenden, in jedem Übertragungspaar gebildeten Strompfade miteinander koppelt.

7. Zeitmesser nach Anspruch 1, dadurch gekennzeichnet, daß die elektronische Signalquelle eine die beiden Hauptfrequenzsignale getrennt an den Frequenzwandler anlegende Einrichtung aufweist, und daß der G-PoI des einen Transistors (82,94,148, 162) jedes Übertragungspaares mit dem ersten Hauptfrequenzsignal und der G-PoI des anderen Transistors (80, 96, 150, 160) jedes Übertragungspaares mit dem zweiten Hauptfrequenzsignal gekoppelt ist.

8. Zeitmesser nach Anspruch 1, dadurch gekennzeichnet, daß jede Stufe des Frequenzwandlers jeweils zwei Unterstufen mit je zwei Übertragungsund zwei Logikpaaren (78,92,106,124; 140,142,144, 146) aufweist, daß der D-Pol des ersten Logikpaares (106, 144) jeder Unterstufe mit dem G-PoI des zweiten Logikpaares (124, 146) jeder Unterstufe gekoppelt, ist, daß das erste Übertragungspaar (92, 142) jeder Unterstufe eine Rückkopplungsverbindung vom D-Pol des zweiten Logikpaares zum G-PoI des ersten Logikpaares der betreffenden Stufe herstellt, daß das zweite Übertragungspaar (78) der ersten Unterstufe eine Rückkopplungsverbindung vom D-PoI des zweiten Logikpaares in der zweiten Unterstufe zum G-PoI des ersten Logikpaares in der ersten Unterstufe herstellt, daß das zweite Übertragungspaar (140) in der zweiten Unterstufe eine Direktverbindung vom D-PoI des ersten Logikpaares in der ersten Unterstufe zum G-Poi des ersten Logikpaares in der zweiten Unterstufe herstellt, und daß ein erster Stufenausgang am D-Pol des ersten Logikpaares der zweiten Unterstufe und ein diesem komplementärer, zweiter Stufenausgang am D-PoI des zweiten Logikpaares in der zweiten Unterstufe vorgesehen ist.

9. Zeitmesser nach Anspruch 8, dadurch gekenn /eichnel, daß die CMOIe der n-kanal Transistoren des ersten Übenragungspaaies (92) der ersten Unterstufe und das /weile Obertragungspaar (140) der /weiten Unierslule sowie die G-PnIe der > p-Kanal-Transistoren ties /weiten Ubertragungs· paares (78) der ersten Unterstufe und das erste Übertragungspaar (142) der /weilen Unterstufe an den ersten Binärausgang der elckironischen Signal· quelle angeschlossen sind, und daß die G-PoIe der p-Kanal-Transistoren ties ersten Oberiragun^spaares (92) der ersten Unterstufe und das /weile Überiragungspaar (140) der /weiten Unterstufe sowie die G-PoIe der n-Kanal-Ttansisioren ties zweiten Überlragungspaares (78) der ersten Unierstufe und das erste Überiragungspaar (142) der zweiten Unterstufe mit dem Ausgang der elektronischen Signalquclle verbunden sind.

10. Zeilmesser nach Anspruch 9, dadurch gekennzeichnet, daß die G-PoIe der Übcrtragungspaarc einer nachgeschalteten Stufe mit dem ersten und dem zweiten komplementären Stufen-Ausgang einer vorangehenden Stufe verbunden sind.