DE2828017A1 - Steuervorrichtung in integrierter schaltungstechnik - Google Patents
Steuervorrichtung in integrierter schaltungstechnikInfo
- Publication number
- DE2828017A1 DE2828017A1 DE19782828017 DE2828017A DE2828017A1 DE 2828017 A1 DE2828017 A1 DE 2828017A1 DE 19782828017 DE19782828017 DE 19782828017 DE 2828017 A DE2828017 A DE 2828017A DE 2828017 A1 DE2828017 A1 DE 2828017A1
- Authority
- DE
- Germany
- Prior art keywords
- input
- gate
- circuit
- voltage
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G99/00—Subject matter not provided for in other groups of this subclass
- G04G99/003—Pulse shaping; Amplification
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
Description
Dipl.-Phys. U. M. Haft 8 München 22.
Telefon 294816
CENTRE ELECTRONIQUE HORLOGER S.A. 2, rue A.-L. Breguet
2000 - Neuchätel Schweiz
Steuervorrichtung in integrierter Schaltungstechnik
Die vorliegende Erfindung betrifft eine Steuervorrichtung in integrierter Schaltungstechnik, welche mindestens einen
Feldeffekt-Leistungstransistor mit isoliertem Gate aufweist, dessen Leitungsstrecke in Serie mit einer zu steuernden Vorrichtung
zwischen die Klemmen einer Speisespannungsquelle geschaltet ist, und einen Steuerkreis aufweist, der mindestens
einen mit einer Eingangssteuersignalquelle verbundenen Eingang und mindestens einen Ausgang besitzt, welcher mit
dem Gate des genannten Leistungstransistors verbunden ist,
um diesem Steuersignale mit einer höheren Spannung als der der Eingangssteuersignale und der der Speisespannungsquelle
809885/0698
zuzuführen.
Zahlreiche Schaltungsanordnungen für Gerate mit geringem Volumen,
wie Uhren und Taschenrechner, werden von Batterien gespeist. Die verfügbare Spannung ist daher auf einige Volt beschrankt, wenn
nicht übermassig viel Raum für die Batterien verwendet werden soll. Beispielsweise Anzeigevorrichtungen, Kleinstmotoren für
Uhren oder Da mineszenzdioden zur Anzeige in Rechnern benötigen
verhältnismassig hohe Ströme-
Die zur Steuerung einer einen hohen Strom benötigenden Vorrichtung,
wie zum Beispiel eines Schrittmotors oder einer LED-Anzeigevorrichtung verwendeten Leistungstransistoren werden üblicherweise
ihrerseits von einem Steuerkreis gesteuert, der Signale von relativ niedriger Spannung liefert. Leistungstransistoren,
die so ausgelegt sind, dass sie durch eine niedrige Steuerspannung gesteuert werden können, nehmen einen grossen Teil der
gesamten Oberflache der integrierten Schaltungsanordnung ein,
was einen wesentlichen Nachteil für dieiferstellung hinsichtlich
der Kosten und der Ausschlussquote darstellt.
Es wurde bereits vorgeschlagen; (französische Patentanmeldung Nr. 2 332 646) die Steuerspannung zur Steuerung von n-Kanal
MOS-Transistoren mit Hilfe eines eine Speicherkapazität aufweisenden
Steuerkreises zu.erhöhen. Dieser Kreis erfordert jedoch eine Kapazität, deren Grosse diejenige der Gate-Kapazitäten der
zu steuernden Transistoren weit übersteigt, so dass sie sich in der Praxis nicht zur Integrierung eignet. Ferner ist auch
die mit einer solchen Anordnung erreichbare Spannungserhöhung beschrankt.
Es ist ferner bekannt, für Flüssigkristall-Anzeigevorrichtungen
in integrierter Schaltungstechnik hergestellte Steuervorrichtungen
zu verwenden, welche Spannungsvervielfacher mit Schottky-
Dioden und ausseren Kapazitäten verwenden (USA Patent 3 818 484)
809885/0698
Diese Spannungsvervielfacher sind jedoch so ausgebildet, dass
sie die notwendige Speiseenergie für die betreffenden Anzeigevorrichtungen und ihre Steuerkreise liefern, was die genannte
AusfUhrungsform bedingt und der erzielten Energieumsetzung grosse Bedeutung verleiht.
Der vorliegenden Erfindung liegt die Aufgabe zu Grunde, die fUr die Leistungstransistoren benötigte Flache weitest gehend zu
verringern und bei der Herstellung dieser Transistoren einen hohen Nutzungsgrad,ähnlich wie bei Transistoren üblicher Abmessungen
zu erzielen , sowie ferner einen vollständig in integrierter Schaltungstechnik herstellten Steuerkreis für diese
Leistungstransistoren zu schaffen.
Dies wird bei der erfindungsgemässen Steuervorrichtung dadurch
erreicht, dass der Steuerkreis mindestens einen Spannungsvervielfacher
aufweist, welcher durch eine Kette von Gleichrichterelementen, deren Leitungsstrecken in gleichem Sinne in Serie
zwischen einen ersten Eingang und einen Ausgang des Spannungsvervielfacher
geschaltet sind, und durch Speicherkapazitäten gebildet wird, welche jeweils zwischen die gemeinsamen Verbindungspunkte
aufeinanderfolgender Gleichrichterelemente und
abwechselndden ersten und den zweiten Eingang des Spannungsvervielfachers
geschaltet sind, wobei diese Eingänge mit Mitteln verbunden sind, durch die die entsprechenden Eingangsignale in
entgegengesetzter Phase an diese Eingänge gelangen, und dass der Steuerkreis eine Steuerspannungsquelle aufweist, die eine
periodische Steuerspannung mit einer mindestens ein mehrfaches kürzeren Periode als die Dauer eines Eingangssteuersignals liefert,
und ferner eine Schaltungsanordnung mit mindestens einem Schaltkreis ausweist, welcher mindestens zwei Eingänge und einen
Ausgang besitzt, wobei ein erster Eingang den Eingang des Steuerkreises bildet, welcher mit der Eingangssteuersignalquelle
809885/0698
verbunden ist, und der Schaltkreis mit seinem zweiten Eingang und seinem Ausgang in Serie mit der Kette von Gleichrichterelementen
zwischen den Ausgang der Steuerspannungsquelle und das Gate des Leistungstransistors geschaltet ist, und wobei
die Schaltungsanordnung derart ausgebildet ist, dass der Spannungsvervielfacher zu Beginn der Dauer jedes Eingangssteuersignals
zu arbeiten beginnt und am Ende der Dauer jedes Eingangssteuersignals der Ausgang des Steuerkreises kurzgeschlossen
wird.
Die Grosse der Leistungstransistoren kann wesentlich verringert
werden, wenn die Steuerspannung am Gate dieser Transistoren erhöht wird. Dies wird erfindungsgemass mit Hilfe von Spannungsvervielfachern
erzielt , welche sehr kleine Kapazitäten verwenden und vollständig in integrierter Schaltungstechnik hergestellt
sind. Diese Spannungsvervielfacher erlauben eine starke Erhöhung der Steuerspannung und da diese an das Gate der MOS-Transistoren
angelegt wird, brauchen die Spannungsvervielfacher praktisch keine Energie zu liefern.
Es ist zu bemerken, dass die Verwendung von Spannungsvervielfachern
gemäss der Erfindung die Anstiegszeit des Steuersignals für die Leistungstransistoren verlängert. Für den Fall, dass
man eine Verteilung der in einem Spannungsvervielfacher erzeugten erhöhten Spannung auf verschiedene Leitungstransistoren
vornimmt, erfolgt ein momentaner Abfall der erhöhten Spannung bei jedem Steuervorgang. Es stellt sich jedoch heraus, dass
beispielsweise bei der Steuerung einer Anzeigevorrichtung die Anstiegszeit des Steuersignals für die Leistungstransistoren
gegenüber den üblichen Steuersignalen wesentlich verlängert werden kann. Eine optimale Auslegung der integrierten Schaltung
erlaubt es , die für die Anzeige notwendigen Bedingungen einzuhalten und trotzdem eine sehr bedeutende Platzersparnis
zu verwirklichen.
809885/0698
Die Erfindung erlaubt insbesondere,die folgenden Vorteile zu
erzielen : Verminderung der für die Leistungstransistoren benötigten Flache um einen Faktor von etwa 4, wodurch eine
grössere Anzahl von Steuervorrichtungen auf einem Plattchen
untergebracht werden kann und der Nutzungsgrad bei der Herstellung bedeutend erhöht werden kann, da die Wahrscheinlichkeit
des Auftretens eines Fehlers in einer Schaltungsanordnung mit der Grosse der Fläche rasch ansteigt- Es ergibt sich
daraus eine starke Verminderung der Herstellungskosten der Anordnung. Ferner können bestimmte Schaltungen, die eine
grosse Anzahl von Leistungstransistoren enthalten und früher auf mehrere Plattchen verteilt werden mussten, durch die Erfindung
auf einer geringeren Anzahl von Plattchen, oft sogar auf einem einzigen Plattchen angeordnet werden. Die Verminderung
der Kontaktstellen, die sich daraus ergibt, bewirkt eine weitere Verminderung der Herstellungskosten und eine
Erhöhung der Funktionssicherheit.
Verschiedene Ausführungsformen der erfindungsgemässen Steuervorrichtung
werden nachstehend als Beispiele anhand der beigefügten Zeichnungen beschrieben. Es zeigen
Fig. 1 die Schaltung einer Steuervorrichtung zur direkten Steuerung von Leistungstransistoren durch einen Spannungsvervielfacher;
Fig. 2 die Signale, die in verschiedenen Punkten der Vorrichtung von Fig. 1 auftreten;
Fig. 3 eine Steuervorrichtung für einen Schrittmotor;
Fig. 4 eine Steuervorrichtung mit Verteilung der Steuerspannung
auf verschiedene p-Kanal-Transistoren;
— 5 —
809885/0698
Pig. 5 eine ähnliche Steuervorrichtung mit Verteilung der Steuerspannung auf verschiedene n-Kanal-Leistungstransistoren;
Fig. 6 eine Maskendarstellung, welche zur Herstellung des Spannungsvervielfachers
in der Vorrichtung nach Fig. 1 dienen kann und welche gleichzeitig eine schematische Draufsicht auf den
Spannungsvervielfacher zeigt;
B'ig. 7 einen schematischen Schnitt gemSss der Linie VII-VII
von Fig. 6.
Die in Fig. 1 dargestellte Steuervorrichtung weist zwei Leistungstransistoren
T„, T_ , auf,deren Leistungsstrecken jeweils
in den Punkten S und S in Serie mit einer als Block S dargestellten
zu steuernden Vorrichtung zwischen die Klemmen O und + einer Speisespannungsquelle geschaltet sind.
Die Gate-Elektroden der gezeigten n-Kanal-Transistoren sind
gemeinsam an den Ausgang G eines Spannungsvervielfachers 1 angeschlossen. Dieser Spannungsvervielfacher wird durch eine
Kette von Dioden D und durch Speicherkapazitäten C gebildet, welche letztere zwischen die gemeinsamen Verbindungspunkte
der Dioden und abwechselnd zwei Eingangsverbindungen P, P geschaltet sind. Der gezeigte Vervielfacher liefert eine positive
Ausgangsspannung. Das Prinzip eines solchen Spannungsvervielfachers ist im Artikel von John F. DICKSON "On-Chip High-Voltage
Generation in MNOS Integrated Circuits Using an Improved Voltage Multiplier Technique", erschienen in IEEE
Journal of Solid-state Circuits, Band SC-Il, Nr. 3, Juni 1976,
Seite 374-378 beschrieben.
Die beiden Eingänge P, P sind unter einander durch einen Inverter
2 verbunden, durch welchen die am Eingang P auftretenden Signale an P mit entgegengesetzter Phase erscheinen. Der Eingang
P ist mit dem Ausgang eines Schaltkreises 3 verbunden.
809885/0698
der als logische Koinzidenzschaltung vom NAND-Typ ausgebildet ist und zwei Eingänge H, E aufweist. Der Eingang U ist mit einer
Steuerspannungsquelle 3' verbunden, welche eine Impulsfolge hoher Frequenz abgibt, und der Eingang E ist mit einer Eingangssteuersignalquelle
3" verbunden, welche Eingangssteuersignale von niedriger Spannung liefert. Diese Signale werden
ferner dem Gate eines Entladungstransistors T, zugeführt, dessen Leitungsstrecke zwischen dem Punkt G und der Klemme O der
Speisespannungsquelle liegt.
Die Wirkungsweise der Vorrichtung von Fig. 1 wird durch den zeitlichen Ablauf von in verschiedenen Punkten auftretenden
Signalen veranschaulicht.Die Zeile E zeigt ein Eingangssteuersignal
niedriger Spannung, welches am Eingang E erzeugt wird und die Form eines Rechteckimpulses mit abfallender Vorderflanke
besitzt. Das am zweiten Eingang H auftretende Steuerspannun^signal
hat beispielsweise die Form von Rechteckimpulsen hoher XViederholungsfrequenz. Am Ausgang P des Schaltkreises
entsteht daher das in Zeile P gezeigte Signal niedriger Spannung, welches die selbe Dauer wie das Signal E besitzt und durch eine
Anzahl von Impulsen hoher Wiederholungsfrequenz gebildet wird. Der Spannungsvervielfacher liefert an seinem Ausgang G ein
Steuersignal G,welches die im unteren Teil von Fig. 2 gezeigte Form besitzt und eine hohe Spannung erreicht. Die Anstiegszeit
dieses Signals ist umgekehrt proportional der Frequenz des Signales H und der Kapazität C des Spannungsvervielfacher.
Es zeigt sich, dass für eine gegebene Anstiegszeit ein optimaler Vervielfachungsfaktor existiert, der einem Minimum der für
die gesamte Steuervorrichtung benötigten Flache entspricht. Ferner wird die Frequenz des Steuerspannungssignals so hoch wie
möglich gewählt. In manchen Fallen ist eine solche Frequenz
— 7 —
809885/0698
bereits im Gerät vorhanden, für welches die Steuervorrichtung
bestimmt ist, und manchmal sind sogar die beiden entgegengesetztenPhasen direkt verfügbar, so dass in manchen Ausführungsformen
der Inverter an den Eingängen des Spannungsvervielfachers weggelassen werden kann. Es kommt ferner auch die Verwendung
eines getrennten Oscillators in Betracht, wobei dann die Frequenz der Steuerspannung frei gewählt werden kann.
Der durch die vorliegende Steuervorrichtung erzielbare Flächengewinn
der integrierten Schaltung kann anhand eines praktischen Beispiels veranschaulicht werden, welches der Steuerung
eines Motors durch eine Vorrichtung gemäss Fig. 1 entspricht. In diesem Beispiel ist die Frequenz des Steuerspannungsignals
32 kHz,die Anzahl Stufen des Spannungsvervielfachers 10, die Speicherkapazität C = O,5 pF, die Ausgangspannung des Vervielfachers
10 V, mit einer Anstiegszeit von.6 msec, und der
äquivalente innere Wiederstand 550 MJL .'Der Motorstrom beträgt
0,75 mA, die Speisespannung 1,35 V und der Leitwert des Transistors ist nicht kleiner als 0,01 S. Ein Transistor, der eine
Schwellenspannung V und einen Gewinn β aufweist, entspricht
einem Leitwert G.= /i (V -V) wenn die Drain-Spannung klein
ist ( < 0,1 V) bei einer Gate-Spannung V .
Es sei der Fall eines ersten Transistors betrachtet, der in der Üblichen Weise gesteuert wird. Die Gate-Spannung V_ kann nicht
höher sein als die Speisespannung V = 1,35 V. Die Schwellenspannung
V ist ungefähr 0,7 V. Der Gewinn ß ist daher A1 =
Gn/(V - V) = 15,4 mA/V.
υ DD -1
υ DD -1
Betrachtet man nun einen zweiten Transistor, der mit Hilfe eines Spannungsvervielfachers durch eine höhere Spannung V = 10 V
gesteuert wird, so hat diese denselben Leitwert wie der erste, wenn sein Gewinn folgenden Wert annimmt : ß = G /(V - V) =
1,08 mA/V. Das Verhältnis der Gewinne dieser beiden Transistoren
wird daher ß„/ ΑΊ = (V - Vn,) /(V- V ) = 0,07. Das
1 ^ ' 1 t DD 1 m Γ
— 8 —
809885/0698
Verhältnis der Oberflächen dieser beiden Transistoren ist annähernd
gleich dem Verhältnis ihrer Gewinne. In dem vorliegenden Beispiel ist die gesamte Fläche, welche von einem Leistungstransistor und dem zugehörigen Spannungsvervielfacher eingenommen
wird, gleich ungefähr 25 % der Fläche, die für einen mit niedriger Spannung gesteuerten Leistungstransistor benötigt
wird.
Fig. 3 zeigt ein besonders vorteilhaftes Ausfuhrungsbeispiel,
in dem die Steuervorrichtung Paare von Leistungstransistoren vom selben Typ und zwar vom n-Kanal-Typ anstelle von Komplementärtransistoren
aufweist. Es ist bekannt, dass n-Kanal-Transistoren eine kleinere Oberfläche beanspruchen als p-Kanal-Transistoren,
bei gleichem gegebenem Drain-Strom und gleicher Gate-Spannung. Die Vorrichtung von Fig. 3 dient zur Steuerung
eines Schrittmotors und weist dazu zwei Paare von Transistoren
T32' T33 Und T3l' T34 auf' welcne in Serie zwischen die Klemmen
+, O einer Speisespannungsquelle geschaltet sind. Die
Spule 5 des Motors ist an die gemeinsamen Verbindungspunkte der Transistoren jedes Paares angeschlossen und die Transistoren
T „, T-- beziehungsweise T- , T34, welche verschiedenen
Paaren angehören und mit verschiedenen Klemmen der Speisespannungsquelle verbunden sind, werden gleichzeitig durch
entsprechende Steuereinheiten 5 und 6 gesteuert. Jede dieser Einheiten enthält insbesondere einen Spannungsvervielfacher
und einen eine Koinzidenzschaltung aufweisenden Schaltkreis,
die analog wie in Fig. 1 aufgebaut sind. Eine hochfrequente Steuerspannung wird über die Klemme H gleichzeitig zwei entsprechenden
Eingängen der Einheiten 5 und 6 zugeführt und die Eingangssteuersignale niedriger Spannung werden diesenEinheiten
über entsprechende Eingänge E5 und E zugeführt.
Bei dieser Ausführung werden demnach nur zwei Spannungsvervielfacher
statt deren vier.für vier Leistungstransistoren verwendet,
809885/0698
wobei letztere noch dazu vom selben Typ sind.
Die Figuren 4 und 5 veranschaulicheneine andere Grundkonzeption der Steuervorrichtung, wonach ein einziger Spannungsvervielfacher
fUr verschiedene Leistungstransistoren verwendet wird, welche nicht gleichzeitig zu steuern sind. Das Steuersignal
von hoher Spannung wird daher vom Ausgang des Spannungsvervielfachers Über Schaltkreise den einzelnen Leistungstransistoren
wahlweise zugeführt. Die beschriebene, bevorzugte Ausführungsform dieser Schaltkreise ist für p-Kanal-Leistungstransistoren
und für η-Kanal-Leistungstransistoren verschieden,
da bei der verwendeten CMOS-Technik die p-Transistoren im Substrat
und die η-Transistoren in einem Diffusionsgraben gebildet werden, wobei letzterer auf verschiedene Potentiale gebracht
werden kann, während das Substrat immer gemeinsam ist.
Fig. 4 zeigt eine Vorrichtung mit p-Kanal-Leistungstransistoren
T.., T.,-, ..., deren Source-Elektrode mit dem positiven Pol
der Speisespannungsquelle verbunden ist, welche in diesem Fall an Masse liegt. Die Drain-Anschlüsse dieser Transistoren,
welche mit der zu steuernden Vorrichtung verbunden sind, sind mit S.., S1-, ... bezeichnet.
Die verschiedenen Eingangssteuersignale niedriger Spannung werden über E.-, E , ... den jeweiligen Schaltkreisen zugeführt,
welche den einzelnen Leistungstransistoren zugeordnet sind. Diese Schaltkreise werden jeweils durch zwei Paare von komplementären
Transistoren wie T4 , T. und T / T3 gebildet und stellen
eine bistabile Kippschaltung dar. Die Gate-Elektrode jedes der n-Kanal-Transistoren T41, T._ ist dazu mit der Drain-Elektrode
des anderen n-Kanal-Transistors verbunden und die Gate-Elektrode des p-Kanal-Transistors T.„ ist direkt, diejenige des
p-Kanal-Transistors T. über einen Inverter 46 mit der
- 10 -
809885/0698
Anschlussklemme E44 für das entsprechende Eingangssteuersignal
verbunden. Die p-Kanal-Transistören sind in einem getrennten
Diffusionsgraben verwirklicht, der mit ihren Source-Elektroden und mit dem Ausgang eines Spannungsvervielfachers 47 verbunden
ist. Der Spannungsvervielfacher ist ähnlich dem in Fig. 1 gezeigten, jedoch mit ungekehrter Polarität der Dioden, so dass
er eine negative Ausgangsspannung liefert. Die hochfrequente Steuerspannung wird Über den Anschluss H den Eingangen des
Spannungsvervielfachers zugeführt, wobei diese Eingange über
einen Inverter 48 miteinander verbunden sind, wenn die Steuerspannung nicht in direkter und invertierter Form vorliegt.
Wird beim Betrieb der Steuervorrichtung ein negatives Potential an E44 angelegt, so leiten die Transistoren T und T1, wahrend
T. und T._ und demnach auch T.. gesperrt sind. Wird ein positives
Potential an E44 angelegt, so sind die Transistoren T
und T41 gesperrt, wahrend T. und T._ leiten und die Hochspannung
am Ausgang des Spannungsvervielfachers demnach am Gate des Transistors T44 erscheint. Diese Spannung fallt bis auf
einen Wert, bei dem ein Kippen in den anderen stabilen Zustand erfolgt und steigt danach mit einer durch die Schaltelemente
des Kreises und die Frequenz der an H angelegten Steuerspannung
bestimmten Zeitkonstante wieder an.
Der Spannungsvervielfacher weist einen hohen inneren Widerstand auf, wo-durch das korrekte Arbeiten des Schaltkreises
bei Verwendung von Transistoren mit minimalen Abmessungen gesichert ist.
Die Anordnung von Fig. 5 erlaubt ein wahlweises Ansteuern der Gate-Elektroden von n-Kanal-Leistungstransistoren wie T^4, T1.^,
mit einer hohen positiven Spannung, die von einem Spannungsvervielfacher 57 erzeugt wird. Die wahlweise Ansteuerung wird bewirkt
- 11 -
809885/0698
durch Eingangssteuersignale niedriger Spannung, welche den Eingängen E^., E1. zugeführt werden. Die Transistoren T
und Tj-J. liegen mit ihren Source-Elektroden an Masse, welche
hier dem negativen Pol der Speisespannungsquelle entspricht, wahrend die Drain-Elektroden dieser Transistoren über
1.., an die zu steuernde Vorrichtung angeschlossen sind.
Die Schaltkreise, die den einzelnen Leistungstransistoren zugeordnet sind, weisen je einen ersten p-Kanal-Transistor wie
Tr auf, dessen Drain-Elektrode mit dem Ausgang des Spannungsvervielfacher
verbunden ist, sowie eine Diode D1, die zwischen
dem Gate und der Source-Elektrode von T^-, liegt und eine Kapazität
C-, die dem Gate von T1... vorgeschaltet ist, und ferner
zwei Entlade-Transistoren Τ,-pUnd T von p-Kanal-Typ, deren
Leitungsstrecken einerseits mit der Masse und andererseits mit den Gate-Elektroden von T_- respektive T1-. verbunden sind.
Das Eingangssteuersignal· wird an die Gate-Elektroden von T^
und Tj--, sowie an einen der beiden Eingänge einer Koinzidenzschaltung
59 angelegt. Der andere Eingang von 59 ist über den Anschluss EI mit der hochfrequenten Steuerspannungsquelle verbunden.
Die Eingange des Spannungsvervielfachers 57, die untereinander über einen Inverter 58 verbunden sind, sind ebenfalls
an den Eingang H angeschlossen. Der Ausgang der Koinzidenzschaltung 59 ist über die Kapazität C1 mit dem Gate von T^1
verbunden.
Bei der Vorrichtung nach Fig. 5 wird das Eingangssteuersignal niedriger Spannung dem Gate von T1.. in zerhackter Form zugeführt,
wobei die Zerhackung mit der Frequenz der an den Eingang H angelegten Steuerspannung erfolgt. Die Kapazität C1
kann klein sein, muss jedoch grosser als die Gate-Kapazität
des Transistors T1... sein. Das zerhackte Steuersignal wird
- 12 -
809885/0698
mit Hilfe der Diode D, auf der Höhe der Gate-Spannung von T
festgehalten. Der Transistor T leitet somit und ladt die
Gate-Source-Kapazität von T1-., welche nicht dargestellt ist,
durch "bootstrap"-Effekt auf die Höhe der Ausgangsspannung des Spannungsvervielfachers auf. Infolge des hohen inneren
Widerstandes des Spannungsvervielfachers fallt dessen Ausgangsspannung zu Beginn eines Steuersignals praktisch auf Null
ab und steigt danach wieder auf ihren Nominalwert an.
Die Figuren 6 und 7 zeigen ein Beispiel einer AusfUhrungsform
des Spannungsvervielfachers von Fig. 1, welcher mit Hilfe einer integrierten Schaltungstechnik hergestellt wird, wie sie im
Artikel "Silicon Gate CMOS Frequency Divider for the Electronic Wrist-Watch" von E. Vittoz, B. Gerber und F. Leuenberger in IEEE
Journal of Solid State Circuits, 7, 100 (1972) beschrieben ist. Diese Technik erlaubt die Verwirklichung von komplementären
MOS-Transistoren mitpolykristallinem Silizium-Gate. Dotierte
Oxyde werden zur selektiven Dotierung der Source-, Drain- und Gate-Gebiete der Transistoren verwendet. Wenn eine Schicht von
polykristallinem Silizium unter einem Grenzgebiet zwischen einem mit Bor dotierten Oxyd und einem mit Phosphor dotierten Oxyd
liegt, so bildet sich an dieser Grenzstelle eine schwimmende Diode, wie zum Beispiel in der USA-Patentschrift 4 041 522
beschrieben.
Der in dert Figuren 6 und 7 dargestellte Spannungsvervielfacher weist ein Substrat 7 aus monokristallineiti n-dotiertem-Silizium
auf, welches zwei Diffusionsgraben 8a und 8b mit p-Dotierung enthalt, wobei diese Diffusionsgraben in an ch bekannter Weise
unter Verwendung einer mit Öffnungen versehenen Maske hergestellt
werden. Die Öffnungen der Maske sind in Fig. 6 durch die Begrenzungslinien 81 derselben angedeutet.
- 13 -
809885/0698
Das Substrat 7 ist mit einer Silizipmoxyd-Schicht 10 überzogen,
welche eine Dicke von ungefähr 1 Mikron besitzt und in der zwei rechteckförmige Ausnehmungen erzeugt wurden. Dies
creschieht in ebenfalls an sich bekannter Weise durch Atzung,
wobei die zu erhaltenden Teile von einer Maske abgedeckt wurden, deren Öffnungen durch die Linien 10' in Fig. 7 angedeutet
sind.
Die Schicht 10 ist teilweise von einer mit Bor-dotierten Silizium
Oxyd-Schicht 13 bedeckt (p-dotiertes-Oxyd) welche eine Dicke von etwa 0,2 Mikron aufweist und in bekannter Weise unter
Verwendung einer Maske erhalten wird, welche die Gebiete ausserhalb
der Begrenzungslinien 13' von Fig. 6 unbedeckt lasst.
Zwei Diffusionsstreifen 9 vom Typ ρ werden im Substrat 7
und in den Diffusionsgraben 8a und 8b zu beiden Teilen derselben gebildet und zwar in dem Teil der Substrat- Oberfläche
welche in Fig. 6 von den Linien 10' und 13' begrenzt ist.
Die Diffusionsgraben 8a und 8b und der Teil der Schicht 10, welcher zwischen diesen Diffusionsgraben liegt sind teilweise
von einer nicht dotierten Silizium Oxydschicht bedeckt, deren jeweilige Teile mit 11a, lic und 11b bezeichnet sind und das
Gate-Oxyd darstellen. Die Schichten 11a, 11b und lic sind ihrerseits
jeweils von Elektroden aus polykristallinem Silizium 12a, 12b und 12c bedeckt, welche unter Verwendung einer Maske aufgebraaht
werden, deren Offnungen durch die Linien 12' in Fig. 6
begrenzt sind.
Eine Schicht aus Phosphor-dotiertem 'Siliziumoxyd (dotiertes
Oxyd von η-Typ) bedeckt die Schicht 13 sowie die Schichten 12a, 12b und 12c (mit Ausnahme einzelner Teile wie 16a, 16b, 16c und
16d, welche Kontaktöffnungen bilden) und die Teile der Oberflache der Diffusionsgraben 8a und 8b und der Schicht 10, welche
- 14 -
809885/0698
nicht von den Siliziumoxyd-Schichten 11a, 11b und lic bedeckt
sind.
Eine metallische Schicht aus einem gut leitenden und wenig oxydierbaren Metall, zum Beispiel Aluminium, welche aus einzelnen
Teilen wie 15a, 15b, 15c und 15d besteht, bildet die elektrischen Verbindungen zwischen den Elektroden aus polykristallinem
Silizium 12a, 12b und 12c. Diese metallische Schicht kann in bekannter Weise durch Metallisierung im Vakuum erhalten werden,
wobei eine Maske mit Offnungen, deren Begrenzungslinien in Fig. 6 mit 15' eingetragen sind, verwendet wird.
Die Teile 15a und 15d dieser metallischen Schicht sind jeweils mit den Eingangsverbindungen P beziehungsweise P des Spannungsvervielfacher
verbunden (Fig. 1), wobei die Elektrode 12b mit dem Ausgang des Spannungsvervielfachers über einen Teil 15e
dieser metallischen Schicht verbunden ist, welcher an das den Anschlüssen P und P gegenüberliegende Ende dieser Elektrode
angeschlossen ist.
Der Vergleich von Fig. 1 und den Figuren 6 und 7 zeigt, dass die Elektrode 12b eine Reihe von Dioden aus polykristallinem
Silizium verbindet, welche jeweils in einer Kontaktöffnung wie 16b und 16c angeordnet sind. Es ist gleichfalls ersichtlich,
dass die Diffusionsgraben 8a und 8b die gemeinsamen Elektroden der zwei Gruppen von Kapazitäten des Spannungsvervielfachers
1 bilden, wobei die Elektroden 12a und 12c die anderen Elektroden darstellen.
Es ist ferner zu bemerken, dass die Dielektrikader Kapazitäten
C (Fig. 1) von Siliziumoxyd-Schichten wie 11a und lic gebildet werden. Diese letzteren haben vorzugsweise eine sehr geringe
- 15 -
809885/0698
Dicke, zum Beispiel in der Grössenordnung von 0,1 Mikron, wodurch eine hohe spezifische Kapazität in den Kapazitäten C
erzielt wird. Die Anwesenheit der metallisierten Schicht 15b, 15c oberhalb der Schichten aus polykristallinen! Silizium 12a,
12c tragt ebenfalls zur Erhöhung dieser spezifischen Kapazität bei.
Man sieht ferner, dass die Dioden D (Fig. 1) über einer dicken Schicht 10 von Siliziumoxyd (Feldoxyd) angeordnet sind und
daher sehr gut vom übrigen Kreis isoliert sind.
Der in Fig. 7 dargestellte Schnitt zeigt schliesschlich, dass die Bildung eines parasitären Kanals, welcher die Diffusionsgräben 8a und 8b kurzschliessen könnte, und zwar durch die
Bildung eines parasitären Transistors mit den beiden Diffusionsgraben
als Source- und Drain-Elektroden und als Gate die Metallisierung und die Dioden, dadurch verhindert wird, dass die
Diffusionsstreifen 9 als "channel stoppers" fungieren.
Die Technologie der CMOS-Transistoren mit Silizium-Gate erlaubt daher, das Problem der Verwirklichung des Spannungsvervielfacher
der erfindungsgemassen Steuervorrichtung auf besonders vorteilhafte
Weise zu lösen. Es werden insbesondere schwimmende Dioden aus polykristallinem Siliziumverwendet. Die Speicherkapazitäten
des Spannungsvervielfachers werden durch parallel-Schaltung
der Kapazitäten zwischen polykristallinem Silizium und Diffusionsgraben über dünnem Oxyd und zwischen polykristallinem
Silizium und Metall erhalten. Die einzigen parasitären Kapazitäten, welche aufscheinen, sind die Kapazitäten zwischen Diffusionsgraben
und Substrat , welche eine Belastung der hochfrequenten Steuerspannungsquelle darstellen, ohne den Spannungsvervielfacher
störend zu beeinflussen.
- 16 -
809885/0698
Claims (1)
- Patentansprüche1. Steuervorrichtung in integrierter Schaltungstechnik, welche mindestens einen Feldeffekt-Leistungstransistor mit isoliertem Gate aufweist, dessen Leitungsstrecke in Serie mit einer zu steuernden Vorrichtung zwischen die Klemmen einer Speisespannungsquelle geschaltet ist, und einen Steuerkreis aufweist, der mindestens einen mit einer Eingangssteuersignalquelle verbundenen Eingang und mindestens einen Ausgang besitzt, welcher mit dem Gate des genannten Leistungstransistors verbunden ist, um diesem Steuersignale mit einer höheren Spannung als der der Eingangssteuersignale und der der Speisespannungsquelle zuzuführen, dadurch gekennzeichnet, dass der Steuerkreis (1,2,3, 3', T1) mindestens einen Spannungsvervielfacher (1) aufweist, welcher durch eine Kette von Gleichrichterelementen (D), deren Leitungsstrecken in gleichem Sinne in Serie zwischen einen ersten Eingang (P) und einen Ausgang (G) des Spannungsvervielfacher geschaltet sind, und durch Speicherkapazitäten (C) gebildet wird, welche jeweils zwischen die gemeinsamen Verbindungspunkte aufeinanderfolgender Gleichrichterelemente (D) und abwechselnd den ersten (P) und den zweiten Eingang (P) des Spannungsvervielfachers geschaltet sind, wobei diese Eingänge (P, P) mit Mitteln (2) verbunden sind, durch welche die entsprechenden Eingangssignale in entgegengesetzter Phase an diese Eingänge gelangen, und dass der Steuerkreis eine Steuerspannungsquelle (31) aufweist, die eine periodische Steuerspannung (H) mit einer mindestens ein Mehrfaches kürzeren Periode als die Dauer eines Eingangssteuersignals (E) liefert, und ferner eine Schaltungsanordnung (3, T1) mit mindestens einem Schaltkreis (3) aufweist, welcher mindestens zwei Eingänge (E, H) und einen Ausgang (P) besitzt, wobei ein erster Eingang (E) den Eingang des Steuerkreises bildet, welcher mit der Eingangssteuersignalquelle (311) verbunden ist, und der SchaltkreisOBiGtNAL 809885/0698(3) mit seinem zweiten Eingang (H) und seinem Ausgang (P)
in Serie mit der Kette von Gleichrichterelementen (D)
zwischen den Ausgang der Steuerspannungsquelle (31) und
das Gate des Leistungstransistors (T ) geschaltet ist, und wobei die Schaltungsanordnung (3, T,) derart ausgebildet
ist, dass der Spannungsvervielfacher (1) zu Beginn der Dauer jedes Eingangssteuersignals (E) zu arbeiten beginnt und am Ende der Dauer jedes Eingangssteuersignals der Ausgang (G) des Steuerkreises kurzgeschlossen wird.2. Steuervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass der Schaltkreis (3) eine logische Koinzidenzschaltung aufweist, wobei der zweite Eingang des Schaltkreises mit
dem Ausgang (H) der Steuerspannungsquelle und sein Ausgang mit dem ersten Eingang (P) des Spannungsvervielfacher (1) verbunden sind, und wobei der Ausgang des Spannungsvervielfacher (1) mit dem Gitter des Leistungstransistors (T„)
verbunden ist und ein Entladungstrans*istor (T1 ) mit seiner Leitungsstrecke in den Gate-Kreis des Leistungstransistors geschaltet und mit seinem Gate mit der Eingangssteuersignalquelle (3'' verbunden ist, derart, dass die Gate-Kapazität des Leistungstransistors am Ende jedes Eingangssteuersignalsentladen wird.3. Steuervorrichtung nach Anspruch 1, mit mindestens zwei p-Kanal-Leistungstransistoren, dadurch gekennzeichnet, dass
der Steuerkreis mindestens zwei Schaltkreise aufweist, welche jeder aus zwei Paaren von komplementären MOS-Transistoren (T41, T4 ; T43, T4 ) gebildet werden, die zwischen den Ausgang eines für beide Schaltkreise gemeinsamen Spannungsvervielfacher (47), der zur Erzeugung einer negativen
Spannung ausgebildet ist, einerseits, und die positive
Klemme der Speisespannungsquelle andererseits geschaltet
sind, wobei das Gate des η-Transistors jedes Paares mit809885/0698 OfBGfNAL IWSPECTBDdem gemeinsamen Verbindungspunkt der Drain-Elektroden der n- und p-Transistoren des anderen Paares verbunden ist, wobei die Gate-Elektroden der p-Transistoren mit Mitteln (46) verbunden sind, durch welche ihnen die Eingangssteuersignale (E44^ in entgegengesetzter Phase zugeführt werden, und wobei die Drain-Elektroden eines der Transistor-Paare mit dem Gate des entsprechenden Leistungstransistors verbunden sind und der erste Eingang des Spannungsvervielfachers mit dem Ausgang (H) der Steuerspannungsquelle (31) verbunden ist.Steuervorrichtung nach Anspruch 1, mit mindestens zwei' ; n-Kanal-Leistungstransistoren, dadurch gekennzeichnet, dass der Steuerkreis mindestens zwei Schaltkreise aufweist, von denen jeder einen n-Kanal-Verteilertransistor. (TV.) aufweist, dessen Drain-Elektrode mit dem Ausgang eines für beide Schaltkreise gemeinsamen Spannungsvervielfachers, der zur Erzeugung einer positiven Spannung ausgebildet ist, verbunden ist, wahrend die Source-Elektrode dieses Transistors über eine Diode (D1) mit dem Gate desselben verbunden ist und dieses Gate andererseits über eine Kapazität (C, ) mit dem Ausgang eines logischen Koinzidenzkreises (59) verbunden ist, dessen beide Eingänge respektive mit der Steuerspannungsquelle (3') und der Eingangssteuersignalquelle (3") verbunden sind, und wobei ferner zwei Entlade-Transistoren vom η-Typ (T,-_ 1 Tco) über ihr Gate mit der Eingangssteuersignalquelle verbunden sind und derart angeordnet sind, dass sie jeweils die Gatekapazität des Verteilertransistors beziehungsweise die mit dem Koinzidenzkreis verbundene Kapazität entladen, wobei die Source-Elektrode des Verteilertransistors den Ausgang des Schaltkreises bildet und mit dem Gate des entsprechenden Leistungstransistors verbunden ist, und wobei der erste Eingang des Spannungsvervielfachers mit der Steuerspannung squelle (31) verbunden ist..809885/0698OWQWAL. ΙΝ5. Steuervorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass sie mindestens zwei Paare von Leistungstransistoren vom selben Leitungstyp .I' , T^_, T _, T^.) aufweist, deren Leitungsstrecken in jedem Paar in Serie im gleichen Sinn zwischen die Klemmen der Speisespannungsquelle geschaltet sind, wobei die gemeinsamen Verbindungspunkte der Transistoren jedes Paares mit der zu steuernden Vorrichtung verbunden sind und wobei der Steuerkreis zwei Schaltkreise aufweist und zwei Ausgange besitzt, welche jeweils mit den Gate-Elektroden der beiden Leistungstransistoren verbunden sind, die nicht zum gleichen Paar gehören und mit entgegengesetzt gepolten Klemmen der Speisespannungsquelle verbunden sind.6. Steuervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass der Spannungsvervielfacher in integrierter Schaltungstechnik, wie sie zurHerstellung von Silizium-Gate-CMOS-Transistoren verwendet wird,h ergestellt ist, wobei die Speicherkapazitäten durch Parallel-Anordnung der Kapazitäten zwischen polykristallinen! Silizium und Diffusionsgraben auf dünnem Oxyd und zwischen polykristallinem Silizium und Metall erhalten werden.809885/0698
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CH784677A CH621917B (fr) | 1977-06-27 | 1977-06-27 | Dispositif integre de commande. |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2828017A1 true DE2828017A1 (de) | 1979-02-01 |
Family
ID=4331291
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19782828017 Ceased DE2828017A1 (de) | 1977-06-27 | 1978-06-26 | Steuervorrichtung in integrierter schaltungstechnik |
Country Status (4)
Country | Link |
---|---|
US (1) | US4259600A (de) |
JP (1) | JPS5444862A (de) |
CH (1) | CH621917B (de) |
DE (1) | DE2828017A1 (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3009719A1 (de) * | 1979-03-14 | 1980-09-25 | Centre Electron Horloger | Elektrisch loeschbares und wiederholt programmierbares speicherelement zum dauerhaften speichern |
DE2949283A1 (de) * | 1979-12-07 | 1981-06-25 | Robert Bosch Gmbh, 7000 Stuttgart | Schaltungsanordnung |
DE3134540A1 (de) * | 1980-10-01 | 1982-05-13 | Hitachi, Ltd., Tokyo | Elektronische schaltung |
EP0032020B1 (de) * | 1979-12-26 | 1985-03-20 | Kabushiki Kaisha Suwa Seikosha | Integrierte Schaltung für eine Uhr |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57140029A (en) * | 1981-02-24 | 1982-08-30 | Nec Corp | Output circuit |
CH651177GA3 (de) * | 1983-09-21 | 1985-09-13 | ||
US4636706A (en) * | 1985-09-12 | 1987-01-13 | General Motors Corporation | Generator voltage regulating system |
US4636705A (en) * | 1986-01-13 | 1987-01-13 | General Motors Corporation | Switching circuit utilizing a field effect transistor |
JPS6360552A (ja) * | 1986-09-01 | 1988-03-16 | Fujitsu Ltd | 半導体装置 |
FR2611283B1 (fr) * | 1987-02-19 | 1989-06-09 | Em Microelectronic Marin Sa | Dispositif comportant un circuit electronique de traitement d'un signal analogique |
JPH061974B2 (ja) * | 1988-03-25 | 1994-01-05 | ヤマハ株式会社 | Dc−dc昇圧電源 |
US4868415A (en) * | 1988-05-16 | 1989-09-19 | Motorola, Inc. | Voltage level conversion circuit |
GB8818247D0 (en) * | 1988-08-01 | 1988-09-07 | Motronix Ltd | Protective circuit for battery powered engine ignition system |
US5055705A (en) * | 1990-02-15 | 1991-10-08 | National Semiconductor Corp. | Selecting one of a plurality of voltages without overlap |
DE4237843A1 (de) * | 1992-11-10 | 1994-05-11 | Philips Patentverwaltung | Schaltungsanordnung zum Betreiben einer induktiven Last |
GB2321754A (en) * | 1997-01-31 | 1998-08-05 | Sharp Kk | Diffractive spatial light modulator |
US7425940B2 (en) * | 2004-02-09 | 2008-09-16 | Advanced Lcd Technologies Development Center Co., Ltd. | Liquid crystal pixel memory, liquid crystal display, and methods of driving the same |
US7468719B2 (en) * | 2004-02-09 | 2008-12-23 | Advanced Lcd Technologies Development Center Co., Ltd. | Liquid crystal pixel memory, liquid crystal display, and methods of driving the same |
JP4005999B2 (ja) * | 2004-10-25 | 2007-11-14 | 株式会社東芝 | 半導体装置 |
JP4922983B2 (ja) * | 2008-04-03 | 2012-04-25 | 株式会社ジャクエツ | 遊具設備用連結金具 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3818484A (en) * | 1971-12-29 | 1974-06-18 | Sharp Kk | Power supply circuit for electronic digital system |
DE2545450A1 (de) * | 1974-12-23 | 1976-06-24 | Ibm | Bootstrapschaltung mit feldeffekttransistoren |
US3992868A (en) * | 1974-03-05 | 1976-11-23 | Citizen Watch Co., Ltd. | Timepiece with calendar mechanism |
FR2332646A1 (fr) * | 1975-11-18 | 1977-06-17 | Berney Sa Jean Claude | Commande de moteur pas a pas pour la mesure du temps |
US4041522A (en) * | 1974-08-29 | 1977-08-09 | Centre Electronique Horloger S.A. | Integrated circuit and manufacture thereof |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3631259A (en) * | 1970-04-14 | 1971-12-28 | Kenmatu Kiyota | Apparatus for boosting a direct current voltage |
US3821627A (en) * | 1971-07-26 | 1974-06-28 | S Milovancevic | D c voltage multipliers and polarity converters |
DE2365581C3 (de) * | 1972-09-20 | 1979-01-18 | Citizen Watch Co., Ltd., Tokio | Spannungsvervielfachungsschaltung |
GB1561980A (en) * | 1975-09-04 | 1980-03-05 | Plessey Co Ltd | Voltage multiplier circuits |
CH617298A5 (de) * | 1976-05-07 | 1980-05-14 | Ebauches Sa |
-
1977
- 1977-06-27 CH CH784677A patent/CH621917B/fr unknown
-
1978
- 1978-06-26 US US05/919,320 patent/US4259600A/en not_active Expired - Lifetime
- 1978-06-26 JP JP7732478A patent/JPS5444862A/ja active Pending
- 1978-06-26 DE DE19782828017 patent/DE2828017A1/de not_active Ceased
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3818484A (en) * | 1971-12-29 | 1974-06-18 | Sharp Kk | Power supply circuit for electronic digital system |
US3992868A (en) * | 1974-03-05 | 1976-11-23 | Citizen Watch Co., Ltd. | Timepiece with calendar mechanism |
US4041522A (en) * | 1974-08-29 | 1977-08-09 | Centre Electronique Horloger S.A. | Integrated circuit and manufacture thereof |
DE2545450A1 (de) * | 1974-12-23 | 1976-06-24 | Ibm | Bootstrapschaltung mit feldeffekttransistoren |
FR2332646A1 (fr) * | 1975-11-18 | 1977-06-17 | Berney Sa Jean Claude | Commande de moteur pas a pas pour la mesure du temps |
Non-Patent Citations (1)
Title |
---|
VITTOZ,Eric, GERBER,Bernard, LEUENBERGER,Fritz: Silicon-Gate CMOS Frequency Divider for the Elec- tronic Wrist Watch, In: IEEE Journal of Solid- State Cicuits, Vol.SC-7, Nr.2, April 1972, S.100- 104 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3009719A1 (de) * | 1979-03-14 | 1980-09-25 | Centre Electron Horloger | Elektrisch loeschbares und wiederholt programmierbares speicherelement zum dauerhaften speichern |
DE2949283A1 (de) * | 1979-12-07 | 1981-06-25 | Robert Bosch Gmbh, 7000 Stuttgart | Schaltungsanordnung |
EP0032020B1 (de) * | 1979-12-26 | 1985-03-20 | Kabushiki Kaisha Suwa Seikosha | Integrierte Schaltung für eine Uhr |
DE3134540A1 (de) * | 1980-10-01 | 1982-05-13 | Hitachi, Ltd., Tokyo | Elektronische schaltung |
Also Published As
Publication number | Publication date |
---|---|
US4259600A (en) | 1981-03-31 |
CH621917GA3 (de) | 1981-03-13 |
CH621917B (fr) | |
JPS5444862A (en) | 1979-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2828017A1 (de) | Steuervorrichtung in integrierter schaltungstechnik | |
DE3311923C2 (de) | ||
DE2906706A1 (de) | Speicherelement zum elektrisch wiederholt programmierbaren dauerhaften speichern | |
DE2120627B2 (de) | Logische schaltung | |
DE2338239A1 (de) | Integrierte halbleiterschaltung | |
DE2939290A1 (de) | Integrierter schaltkreis | |
DE3009719A1 (de) | Elektrisch loeschbares und wiederholt programmierbares speicherelement zum dauerhaften speichern | |
DE2929921A1 (de) | Halbleiterbauteil mit einem dreiplattigen kondensator | |
DE2827165A1 (de) | Bistabile kippstufe mit fixierbarem schaltzustand | |
DE2333777C2 (de) | Anordnung zum Erzeugen einer Vorspannung für das Substrat eines integrierten Schaltkreises | |
DE2613497C3 (de) | ||
DE2940954A1 (de) | Verfahren zur herstellung von hochspannungs-mos-transistoren enthaltenden mos-integrierten schaltkreisen sowie schaltungsanordnung zum schalten von leistungsstromkreisen unter verwendung derartiger hochspannungs-mos-transistoren | |
DE2363089A1 (de) | Speicherzelle mit feldeffekttransistoren | |
DE3432418C2 (de) | Multiplizierschaltkreis für logische Signale | |
DE2812378A1 (de) | Halbleiterschaltung mit mindestens zwei in einem halbleiterkristall vereinigten feldeffekttransistoren | |
DE2365128C3 (de) | Elektronische Uhr | |
EP0000180B1 (de) | Halbleiter-Zellenstruktur für eine Eimerkettenschaltung sowie Verfahren zur Herstellung derselben | |
DE1947937A1 (de) | Inverter mit Isolierschicht-Feldeffekttransistoren | |
DE2539967C2 (de) | Logikgrundschaltung | |
DE2742935A1 (de) | Dauerspeicher | |
DE3006442C2 (de) | ||
DE2029566B2 (de) | Schieberegisterstufenschaltung | |
DE2733615A1 (de) | Hochintegrierte halbleiteranordnung enthaltend eine dioden-/widerstandskonfiguration | |
DE2750432A1 (de) | Halbleiter-grundbaustein fuer eine i hoch 2 l-schaltung | |
DE2038632C3 (de) | Integrierte dynamische, mit Taktimpulsen betriebene logische Verknüpfungsschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8131 | Rejection |