DE2742935A1 - Dauerspeicher - Google Patents
DauerspeicherInfo
- Publication number
- DE2742935A1 DE2742935A1 DE19772742935 DE2742935A DE2742935A1 DE 2742935 A1 DE2742935 A1 DE 2742935A1 DE 19772742935 DE19772742935 DE 19772742935 DE 2742935 A DE2742935 A DE 2742935A DE 2742935 A1 DE2742935 A1 DE 2742935A1
- Authority
- DE
- Germany
- Prior art keywords
- electrode
- insulating layer
- substrate
- semiconductor substrate
- covered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims description 67
- 239000004065 semiconductor Substances 0.000 claims description 45
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 230000015654 memory Effects 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 239000002800 charge carrier Substances 0.000 claims description 13
- 230000007704 transition Effects 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000011159 matrix material Substances 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 230000005669 field effect Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/35—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices with charge storage in a depletion layer, e.g. charge coupled devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/005—Arrangements for selecting an address in a digital store with travelling wave access
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Description
Die Erfindung bezieht sich auf eine Festkörpervorrichtung zum energieunabhängigen dauerhaften Speichern eines schnellen
dLektrischen Signals.
In gewissen Anwendungsfällen müssen Speicher vorgesehen werden,
die einerseits gestatten, eine Information während einer sehr langen Zeitdauer (beispielsweise für mehrer Monate) aufzubewahren, und die andrerseits eine ausreichend kurze Schreibzeit für die Speicherung schneller Signale aufweisen. Vorzugsweise soll ein solcher Speicher energieunabhängig sein,
d.h. seinen Inhalt beibehalten, wenn die Versorgungsspannung abgetrennt wird.
Die bekannten Festkörper-Speichersysteme, die energieunabhängig und dauerhaft speichern können, beispielsweise MNOS-Strukturen (Metall-Nitrld-Oxid-Halbleiter-Strukturen), sind
im allgemeinen flir schnelle Signale, beispielsweise in der Größenordnung von NanoSekunden, auf Grund ihrer sehr langen
Schreibzeiten nicht besonders gut brauchbar.
809813/0964
27A2935
Mit Hilfe der Erfindung soll eine Speichervorrichtung geschaffen werden, bei der diese Einschränkung vermieden wird, indem die
Speicherung in zwei Phasen erfolgt. Die Speicherverrichtung ist zu diesem Zweck aus zwei Speieherstufen aufgebaut:
- einer ersten Stufe zum Speichern eines schnellen Signals durch Erzeugung von Raumladungszonen in einem Halbleiterkörper
,
- eina:von einem MNOS-Element oder einem MIIS-Element (Metall-Isolator-Isolator
-Halbleiter-Element ) gebildeten zweiten Stufe, deren Ladungsprozeß von der Ausdehnung der zuvor
genannten Raumladungszone gesteuert wird, und die die
energieunabhängige und dauerhafte Signalspeicherung gewährleistet.
Die Erfindung wird nun an Hand der Zeichnung beispielshalber
erläutert. Es zeigen:
Fig.1a, 1b und 1c AusfUhrungsformen des in der erfindungsgemäßen
Speichervorrichtung verwendeten MIIS-Elements,
Fig.2a und 2b eine erste AusfUhrungsform der Speicheranordnung
nach der Erfindung,
Fig.3 eine gegenüber der Ausführung von Fig.2 abgeänderte
Ausführungsform,
Fig.4a und 4b eine zweite AusfUhrungsform der erfindungsgemäßen
Speichervorrichtung,
Fig.5 eine dritte AusfUhrungsform der erfindungsgemäßen
Speichervorrichtung,
Fig.6a und 6b eine vierte AusfUhrungsform der erfindungsgemäßen
Speichervorrichtung, bei der von elastischen Oberflächenwellen Gebrauch gemacht wird.
809813/0964
- 9 - 27A2935
In den verschiedenen Figuren sind für gleiche Elemente gleiche Bezugszeichen verwendet.
Die Figuren 1a, 1b und 1c zeigen AusfUhrungsformen eines
MIIS-Elements.
Bekanntlich besteht eine MllS-Struktur aus einer Metallschicht,
die von einer Isolierschicht bedeckt ist, die ihrerseits mit einer zweiten, sehr dünnen Isolierschicht (mit
einer Dicke in der Größenordnung einiger Vielfacher von 10 Ä) überzogen ist, und schließlich einerHalbleiterschicht.
In Fig.1a ist ein Siliziumsubstrat 1 dargestellt, das
mit einer dünnen Oxidschicht 2 überzogen ist, auf die eine die erste Isolierschicht bildende Siliziumnitridschicht
und schließlich eine Metallschicht 4 aufgebracht sind.Auf
diese Weise ergibt sich eine Struktur, die ein Sonderfall der MllS-Struktur ist und unter der Bezeichnung MNOS-Struktur,
d.h. Metall-Nitrid-Oxid-Halbleiter-Struktur
bekannt ist.
Eine andere Möglichkeit ist in Fig.1b dargestellt. Ein
Siliziumsubstrat 7 ist mit einer dünnen Siliziumoxid-Schicht 8 überzogen, in der mittels Ionenimplantation
eine Haftstellenzone 6 für Ladungsträger geschaffen wird, deren Tiefe von der Energie der implantierten Ionen
so gesteuert ist, daß die Oxiddicke zwischen der Zone und dem Siliziumsubstrat 7 gering ist. Die Siliziumoxidschicht
8 ist dann mit einer Metallschicht 5 bedeckt. Das Siliziumsubstrat 7 kann beispielsweise aus polykristallinem
Silizium bestehen, das mit P-Störstoffen dotiert ist.
Eine dritte Möglichkeit ist in Fig.1c dargestellt. Dabei
809813/0964
wird ein sehr stark dotiertes Siliziumsubstrat 9 oxidiert
(Schicht 8), worauf Ionen mit sehr geringer Energie implantiert werden, die eine Haftstellenzone 10 für
die Ladungsträger erzeugen, die sich nahe bei der Oberfläche der Oxidschicht 8 befindet. Anschließend
ist eine Halbleitersdicht 11, beispielsweise aus pleitendem
polykristallinen Silizium, aufgebracht. Das Silizium 9 spielt hier die Rolle der Metallschichten U
und 5 der zuvor beschriebenen Figuren.
Bezüglich der Arbeitsweise einer MllS-Struktur sei daran
erinnert, daß beim Anlegen einer bezüglich des Halbleiterkörpers positiven Spannung an das Metall aus dem Halbleiterkörper
kommende Elektronen die dünnste Isolierschicht auf Grund des Tunnel-Effekts durchlaufen und an der Grenzfläche
der zwei Isolierschichten (im Fall von Fig.1a) oder in
der Ionenimplantationszone (im Fall der Figuren 1b und 1c) festgehalten werden. Die auf diese Weise erzielte Speicherung
wird während einer sehr langen Zeitdauer in der Größenordnung von Jahren aufrechterhalten. Die Löschung kann
beispielsweise durch Anlegen einer entgegengesetzt gepolten Spannung bewirkt werden.
Die in Fig.2a im Schnitt dargestellte Vorrichtung besteht
nacheinander aus folgenden Einzelelementen:
- einem Halbleitersubstrat 12, beispielsweise aus n-leitendem
Silizium, deseen untere Fläche einen elektrischen Anschlußpunkt B bildet;
- einer ersten, beispielsweise aus Siiliziumoxid bestehenden Isolierschicht 13, die die obere Fläche des Halbleitersubstrats
12 mit Ausnahme der von einer Metallisierung abgedeckten Zonen bedeckt, die mit dem Halbleitersubstrat
einen Schottky-Ubergang und somit eine Potentialsperre mit der
609813/0964
- 11 - 27A2935
Grenzfläche bilden; zwischen den Schottky-Übergängen
ist eine Zone 21 gebildet, die eine HaftStellenzone für die Ladungsträger bildet, wie beispielsweise in
den Figuren 1b und 1c beschrieben wurde; in Fig.2a sind zwei Schottky-Übergänge 15 dargestellt, die punktartig
ausgebildet sein können oder beispielsweise zur Bildung eines Quadrats nach Fig.2b miteinander verbunden
sein können;
Elektroden 16, die jeweils einen Schottky-Ubergang 15
und die angrenzende Oxidschicht 13 bedecken;
einer Elektrode 19 auf der Isolierschicht 13 zwischen zwei Elektroden 16 ohne Kontakt mit diesen; die
Elektrode 19 bildet einerseits einen Anschlußpunkt G^
und andrerseits mit der Isolierschicht 13, der Zone und dem Halbleitersubstrat 12 ein MIIS-Element;
einer zweiten Isolierschicht 1A, die die gesamte Oberfläche
der Vorrichtung bedeckt;
Elektroden 18, die jeweils am Ort jeder Elektrode 16 auf der Isolierschicht ^h angebracht sind und einen
Anschlußpunkt A bilden;
einer Elektrode 20, die am Ort jeder Elektrode 19 ohne Kontakt mit den Elektroden 18 auf der Isolierschicht
angebracht ist und einen Anschlußpunkt G bildet.
In Fig.2b ist in einer Draufsicht eine mögliche Anordnung
der verschiedenen Elektroden dargestellt. Die im wesentlichen quadratisch ausgebildete Elektrode 20 befindet sich in der
Mitte, und sie ist von der Elektrode 18 umgeben. Die Isolierschicht 14 erscheint zwischen den Elektroden 18 und 20 und
am Rand der Elektrode 18.
809813/0964
Im Betriebszustand wird das zu speichernde Signal Ve
zwischen die Anschlußpunkte A und B angelegt. Wenn seine Polarität passend ist, bewirkt sie eine Anhäufung
elektrischer Ladungen an den Elektroden 16 der Schottky-Dioden, die bei Beendigung des Signals V5 dort momentan
gespeichert bleiben, und die Dioden in Sperrichtung vorspannen, so daß im Halbleiterkörper 12 unter den Übergängen
eine Raumladungszone 17 erzeugt wird. Die Abmessungen
der Raumladungszone 17 sind somit umso größer, Je zahlreicher die gespeicherten Ladungen sind,
also je größer die Amplitude des Signals Ve ist. Zwischen
zwei übergängen 15, an die das gleiche Signal V_ angelegt
worden ist, ergibt sich auf diese Weise ein Kanal 22, dessen Breite (a) vom Signal V3 abhängt. Dies stellt die
erste Phase der Speicherung dar.
Die zweite Phase ergibt sich durch Anlegen einer Potentialdifferenz
V zwischen die Anschlüsse G und B, wobei VG
am Anschlußpunkt G größer als Vß am Anschlußpunkt B ist,
wenn das Substrat 12 aus η-leitendem Silizium besteht. Daraus ergibt sich ein Strom, der in die HaftStellenzone
Ladungen überträgt, wo sie gespeichert werden, was mit einer Ladungsmenge erfolgt, die von der Breite (a) des Kanals
und folglich von der Amplitude des Signals V_ abhängt.
Das Lesen erfolgt zwischen dem Substrat (Anschlußpunkt B) und der potentialmässig nicht festgelegten und nur dem
Lesen dienenden Elektrode 19 (Anschlußpunkt G1) beispielsweise
mit Hilfe eines MOS-Feldeffekttransistors, dessen
Gate-Elektrode mit dem Anschlußpunkt G1 verbunden ist.
Bei einer anderen Einsatzform dieser Vorrichtung kann eine binäre Wirkungsweise erhalten werden, bei der
- für ein Signal Ve mit dem Wert 0 die Raumladungszonen (17)
sehr klein sind und zahlreiche Ladungen in der Zone
gespeichert sind;
809813/0964
- für ein Signal Ve mit einem von O verschiedenen Wert
die Raumladungszonen(i7) sich überlappen, d.h. a = O,
und keine Ladung vom Silizium zur HaftStellenzone 21
gelangt; dies kann durch die Wahl der Amplitude des Signals V„ abhängig vom Abstand der Dioden 15 erhalten
werden.
Fig.3 zeigt eine gegenüber Fig.2 abgeänderte Ausführungsform, in der der zum Lesen verwendete MOS-Feldeffekttransistor
in die Vorrichtung integriert ist.
In dieser Figur sind die folgenden Einzelelemente zu erkennen:
- das Halbleitersubstrat 12;
- die Isolierschicht 13, die das Substrat 12 mit Ausnahme
der Abschnitte 15 bedeckt, die zur Bildung von Schottky-Ubergängen
metallisiert sind;
- eine Elektrode 23, die jeden Schottky-Ubergang 15 bedeckt
und so verlängert ist, daß auf Jeder Seite der Vorrichtung ein Anschluß 25 bzw. 26 entsteht;
- eine einzelne Elektrode 19 auf der Isolierschicht 14 zwischen
den Schottky-Übergängen 15, die den Anschluß G des MIIS-Elements
bildet, das wie zuvor von den Elementen 12, 21, und 19 gebildet ist;
- eine Isolierschicht 24, die die Elektroden 23 am Ort der
Schottky-Ubergänge 15 bedeckt;
- Elektroden 18, die auf der Isolierschicht 24 am Ort der Schottky-Ubergänge 15 gebildet sind und den Anschlußpunkt A
bilden;
809813/0964
- Schalter T, T. und T2, die an den Anschlüssen A, 25 bzw.
26 angebracht sind.
Es sei bemerkt, daß in diesem Fall die Schottky-Übergänge
15 nicht miteinander verbunden sein dürfen.
Der Speichervorgang erfolgt mit seinen zwei Phasen in der
zuvor beschriebenen Weise bei geöffneten Schaltern T1 und T2
und bei geschlossenem Schalter T.
Beim Lesen spielen die Schottky-Dioden 15, die der kurzzeitigen
Speicherung von Ladungen während der ersten Phase dienen, die Rolle der Source- und Drain-Elektroden eines
MOS-Feldeffekttransistors, dessen Gate-Elektrode von der
Elektrode 19 gebildet ist. Das Lesen erfolgt zwischen der S ource-Elektrode und der Drain-Elektrode dieses Transistors
üoer die Elektroden 23 bei geschlossenen Schaltern T1 und T2
und offenem Schalter T auf Grund der Leitung zwischen diesen Dioden, die natürlich von der in der Zone 21 gespeicherten
Ladungsmenge abhängt. Die Gate-Elektrode G kann gegebenenfalls vorgespannt sein.
In Fig.4a ist eine zweite Ausführungsform der erfindungsgemäßen
Vorrichtung dargestellt, während Fig.4b eine Variante dieser Ausführungsform darstellt.
Die Vorrichtung von Fig.4a besteht aus einem isolierenden
oder halbleitenden Substrat 30, beispielsweise aus Galliumarsenid, das mit einer dünnen aktiven Halbleiter schicht 31
bedeckt ist, die aus epitaktisch auf dem Substrat aufgebrachtem Galliumarsenid bestehen kann. Die Schicht 31 bildet den
Anschlußpunkt B. Sie ist an ihren Enden mit zwei Elektroden 32 und 33 überzogen, die die Source-Elektrode S bzw. die
Drain-Elektrode D eines Feldeffekttransistors bilden, dessen Gate-Elektrode von einer Gruppe von Elementen 34 bis 42
809813/0964
gebildet ist.
Die zusammengesetzte Gate-Elektrode dieses Transistors
enthält zwei Metallschichten 34 und 37, die mit der
Halbleiterschicht 31 durch eine Isolierschicht 40 getrennte Schottky-Ubergänge bilden. Jede der Elektroden und 37 ist nacheinander mit einer Isolierschicht 35 bzw. 38 und einer Elektrode 36 bzw. 39 überzogen; die Elektroden 36 und 39 sind mit dem gleichen Anschlußpunkt A verbunden. Die Isolierschicht 14 enthält nahe der Halbleiterschicht eine Haftstellenzone 41 für die Ladungsträger; sie ist von einer Elektrode 42 (Anschlußpunkt G) bedeckt, die mit den zuvor genannten Elektroden nicht in Kontakt steht. Die Gruppe der Elemente 31. 41, 40 und 42 bildet eine
MHS-Struktur.
Halbleiterschicht 31 durch eine Isolierschicht 40 getrennte Schottky-Ubergänge bilden. Jede der Elektroden und 37 ist nacheinander mit einer Isolierschicht 35 bzw. 38 und einer Elektrode 36 bzw. 39 überzogen; die Elektroden 36 und 39 sind mit dem gleichen Anschlußpunkt A verbunden. Die Isolierschicht 14 enthält nahe der Halbleiterschicht eine Haftstellenzone 41 für die Ladungsträger; sie ist von einer Elektrode 42 (Anschlußpunkt G) bedeckt, die mit den zuvor genannten Elektroden nicht in Kontakt steht. Die Gruppe der Elemente 31. 41, 40 und 42 bildet eine
MHS-Struktur.
Die Elektroden 34 und 37 können ohne Kontaktverbindung miteinander ausgebildet sein, oder sie können in einer
entsprechenden Weise wie in Fig.2b so miteinander verbunden
sein,daß ein Quadrat entsteht. Das gleiche gilt für die Schichten 35, 36, 38 und 39, die sie bedecken.
Die zwei Schreibphasen stimmen mit den zuvor beschriebenen Schreibphasen überein. Dies bedeutet, daß zwischen
die Anschlußpunkte A und B das Signal Ve angelegt wird;
nach der Unterbrechung dieses Signals sind unter den
Elektroden 34 und 37 Raumladungszonen 43 bzw. 44 gebildet, die die Breite (a) eines Leiterkanals 45 festlegen. Bei der zweiten Speicherphase wird zwischen den Anschlußpunkt G und den Anschlußpunkt B eine Spannung V angelegt, damit eine von der Breite a und somit vom Signal V_ abhängige
Elektroden 34 und 37 Raumladungszonen 43 bzw. 44 gebildet, die die Breite (a) eines Leiterkanals 45 festlegen. Bei der zweiten Speicherphase wird zwischen den Anschlußpunkt G und den Anschlußpunkt B eine Spannung V angelegt, damit eine von der Breite a und somit vom Signal V_ abhängige
Ladungsmenge in die Zone 41 übertragen wird.
8098 13/0964
Das Lesen der auf diese Weise abgespeicherten Information erfolgt mittels der Leitung zwischen der Source-Elektrode S
und der Drain-Elektrode D des Feldeffekttransistors,wobei
der Leiterkanal dieses Transistors in der Nähe der Grenzfläche 30-31 lokalisiert ist und die Kanalbreite von der in der
Zone 41 gespeicherten Ladungsmenge abhängt.
In Fig.Ab ist eine bezüglich Fig.4a abgewandelte AusfUhrungsform dargestellt, die bezüglich der Gate-Elektrode des Feldeffekttransistors vereinfacht ist.
Die Gate-Elektrode wird dabei von den zwei durch eine sie
bedeckende Isolierschicht 46 getrennten Schottky-übergängen
und 37 und einer auf der Isolierschicht 46 (Anschlußpunkt G,) aufgebrachten Elektrode 47 gebildet. Die Isolierschicht
enthält die HaftStellenzone 41 für die Ladungsträger nahe
bei der Halbleiterschicht 31 zwischen den Schottky-Übergängen
34 und 37.
Bei dieser Anordnung werden die Anschlußpunkte A und G2 der zuvor beschriebenen Figur an einem einzigen Anschlußpunkt G, verbunden, an den das Signal V3, dann die Schreibspannung V0 der zweiten Phase und gegebenenfalls eine Gate-Vorspannung zum Lesen angelegt werden.
In Fig.5 ist eine dritte Ausführungsform der erfindungsgemäßen Speichervorrichtung dargestellt, die bistabil
arbeitet.
In dieser Figur ist das isolierende oder halbleitende Substrat 30 zu erkennen, das mit einer aktiven Halbleiterschicht 31 bedeckt ist, an dessen Enden die die Source-Elektrode S und die Drain-Elektrode D eines Feldeffekttransistors bildenden Elektroden 32 und 33 angebracht
sind.
8*4813/0964
Bei dieser Ausführungsform besteht die Gate-Elektrode de/s
Transistors aus einer Metallschicht 49, die zusammen mit der Halbleiterschicht 31 einen Schottky-Übergang (Anschlußpunkt
G^) bildet, einer die Metallschicht 49 tdlweise
bedeckenden Isolierschicht 50 sowie einer die Isolierschicht 50 bedeckenden und einen Anschlußpunkt Gc bildenden
Elektrode 51.
Es ist bekannt, daß bei einem Feldeffekttransistor mit Schottky-Gate-Elektrode eine bistabile Arbeitsweise
erhalten werden kann. Der übergang von einem ersten Leitungszustand des Transistors in einen zweiten Zustand
und umgekehrt kann dadurch erhalten werden, daß an die Gate-Elektrode
ein Signal angelegt wird, dessen Amplitude einen gewissen Schwellenwert überschreitet. Eine solche Arbeitsweise
ist insbesondere in der Zeitschrift "Applied Physics Letters", Band 25, Nr.9 vom I.November 1971 in dem Aufsatz
"Bistable Switching on gallium arsenide Schottky gate field-effect transistors " , Seiten 510 und folgende
beschrieben. Diese Wirkung steht mit der Existenz von Haftstellen an der Grenzfläche 48 zwischen der Metallschicht
49 und der Halbleiterschicht 31 im Zusammemhang,
also mit Haftstellen , die während der Bildung des Schottky-Ubergangs
geschaffen wurden.
Die erste Speicherphase erfolgt durch Anlegen des Signals V"
zwischen die Gate-Elektrode G,- und die Source-Elektrode S
oder den Anschlußpunkt B. Wenn das Signal Vg nicht mehr
anliegt, ist die Schottky-Diode in Sperrichtung vorgespannt;
die Gate-Elektrode des Transistors ist dabei auf einen Wert vorgespannt, der größer als der oben erwähnte Schwellenwert
sein soll, damit in einer zweiten Phase eine Zustandsänderung des Transistors hervorgerufen werden kann. Wenn das Signal V
den Wert 0 hat, findet die Zustandsänderung nicht statt.
809813/0964
Für den Fall, daß das zu speichernde Signal V0 ein
kleines Signal ist, kann ihm eine Vorspannung hinzugefügt werden, oder es kann während der zweiten Phase an
die Elektrode G1- ein zusätzliches Schreibsignal angelegt
werden.
Das Lesen erfolgt durch Feststellen des Leitungszustandes der Halbleiterschicht 31 zwischen der Source-Elektrode S
und derDrain-Elektrode D.
Das Löschen erfolgt dadurch, daß durch die Gate-Elektrode mittels der Elektrode G^ ein ausreichender Strom geleitet
wird.
In den Figuren 6a und 6b ist eine weitere Aus führung s form der erfindungsgemäßen Vorrichtung dargestellt, mit deren
Hilfe ein von elastischen Oberflächenwellen mitgeführtes Signal gespeichert werden kann.
- ein piezoelektrisches Substrat 29» auf dessen Oberfläche
sich Züge elastischer Wellen V_ ausbreiten können, die d zu speichernde Information repräsentieren;
eine die untere Fläche des Substrats 29 bedeckende ebene Elektrode 30, die einen Anschlußpunkt D bildet, wenn
die elastischen Wellen die obere Fläche durchlaufen,
ein Halbleitersubstrat 12, das beispielsweise aus
η-leitendem Silizium besteht und gegenüber der oberen Fläche des Substrats 29, Jedoch ohne Kontakt mit dieser
angebracht ist und dabei einen Anschlußpunkt C bildet.
809813/0964
- 19 - 27A2935
Die untere Fläche des Substrats 12 ist mit einer beispielsweise aus Siliziumoxid bestehenden Isolierschicht 13 bedeckt,
in der eine Matrix aus von einer Metallschicht 15 bedeckten Zonen vorhanden ist, damit mit dem Substrat 12 Schottky-Ubergänge
entstehen. Die Metallschichten 15 sind mit Metallkontakten 28 überzogen, die nicht über die Isolierschicht
13 reichen. Zwischen diesen Metallkontakten 28 ist ohne Kontakt mit ihnen eine Gate-Elektrode 27 aus polykristallinem
Silizium angebracht. Schließlich ist wie zuvor in der Isolierschicht 13 eine Haftstellenzone 21 für die
Ladungsträger zu erkennen, die sich nahe der Oberfläche des Substrats 12 befindet; auf diese Weise werden vom
Substrat 12, der Isolierschicht 13» der Haftstellenzone und der Gate-Elektrode 27 gebildete MIIS-Strukturen erhalten.
In Fig.6b ist eine Draufsicht auf die untere Fläche des
Substrats 12 dargestellt, in der die beispielsweise quadratischen Metallkontakte 28 zu erkennen sind, die
von der Gate-Elektrode 27 umgeben und von dieser durch die Isolierschicht 13 getrennt sind.
Im Betrieb wird während der ersten Phase der Speicherung zwischen die Punkte C und D ein Schreibimpuls angelegt;
die Anwesenheit der elastischen Welle V8 bewirkt in jeder
Schottky-Diode die Speicherung einer von dem der Welle
zugeordneten elektrischen Feld abhängigen Ladungsmenge und somit die Erzeugung einerRaumladungszone 17 unterhalb
jeder Diode, deren Größe vom Signal V abhängt. Die Raumladungszonen 17 erzeugen zwischen eich einen Kanal 22,
dessen Breite (a) vom Signal V8 abhängt.
Bei der zweiten Phase der Speicherung wird an die Gate-Elektrode 27 im gewählten Beispiel eine positive
Spannung V angelegt, damit dier Ladungsträger Chier die
Elektronen ) vom Substrat 12 in die Haftstellenzone 21 wandern können, in der sie gespeichert werden; dies
809813/0964
erfolgt hinsichtlich der Ladungsmenge abhängig von der
Breite des Kanals 22 und somit vom Signal V0.
Es sei bemerkt, daß der spezifische Widerstand der Gate-Elektrode 27 groß genug sein muß, damit die Fortpflanzung
der akustischen Welle nicht beeinflußt wird; er muß jedoch auch genügend niedrig sein« damit die zur Errichtung einer
Potentialdifferenz zwischen ihr und dem Halbleitersubstrat erforderliche Zeit klein gegenüber der Dauer der Speicherung
der Ladungen in den Dioden ist.
DasLesen erfolgt zwischen den Punkten C und D in der folgenden
Weiset Auf die Oberfläche des Substrats 29 wird eine zweite elastische Welle, die Lesewelle, geschickt, die zwischen den
Anschlußpunkten C und D eine elektromotorische Kraft induziert, deren Amplitude von der Anzahl der gespeicherten Ladungen
abhängt.
Das Löschen erfolgt durch Anlegen einer (hier negativen) Gegenspannung an die Gate-Elektrode 27·
609813/0964
Claims (13)
- PatentanwälteDipl.-Ing Dipl-Chem Dipl-Ing.E. Prinz - Dr. G. Hauser - G. LeiserErnsbergerstrasse 198 München 60Unser Zeichen: T 2252 21.September 1977THOMSON-CSF173 Bd.Haussmann75008 Paris, FrankreichPatentansprüche Oauerspeicher für schnelle Signale, gekennzeichnet durch- eine erste Speicherstufe mit wenigstens einem Halbleitersubstrat, auf dem wenigstens ein übergang mit zwei Ansdiilssen gebildet ist, an die das ai speichernde Signal angelegt 1st,wobei Jeder Anschluß in dem Substrat eine Raumladung szone bildet, so daß die zwei auf diese Weise gebildeten RauBladungezonen zwischen sich einen Kanal bilden, dessen Breite von dem Signal abhängt, und- eine zweite Speicherstufe mit einem MIIS-Ele«ent, dessen elektrische Ladung von der Breite des Kanals gesteuert ist, wobei die elektrische Ladung von dem MIIS-Element gespeichert wird und das elektrische Signal repräsentiert.
- 2. Speicher nach Anspruch 1, dadurdi gekennzeichnet, daß der Übergang ein Schottky-Übergang ist.
- 3. Speicher nach Anspruch 2, dadurch gekennzeichnet, daß das Halbleitersubstrat (12) von einer ersten Isolierschicht (13) überzogen ist, ausgenommen von zwei Zonen <foe Substrats (12.>,die mit einer Metallschicht (t5) bedeckt sind, die die zwei AnsclUsse des Übergangs bildet, wobei die erste Isolierschicht (13) zwischen den zwei Anschlüssen8Q9813/Q964in der Nähe des HalbleiterSubstrats (12) eine HaftStellenzone (21) für Ladungsträger aufweist und am Ort dieser Haftstellenzone (21) mit einer ersten Elektrode (19) überzogen ist, daß die gesamte Anordnung von einer zweiten Isolierschicht (14) bedeckt ist, die ihrerseits mit wenig stens einer zweiten und einer dritten Elektrode (18) am jeweiligen Ort der zwei Anschlüsse des Übergangs sowie einer vierten Elektrode(20) am Ort der ersten Elektrode (19) bedeckt ist, daß das Signal (V.) zwischen die miteinander verbundenen zweiten und dritten Elektroden (18) einerseits und das Halbleitersubstrat (12) andrerseits angelegt ist, daß das MIIS-Element vom Halbleitersubstrat (12), der ersten Isolierschicht (13), der Haftstellenzone (21) und der ersten Elektrode (19) gebildet ist, und daß die Ladung des MIIS-Elements durch Anlegen einer Ibtentialdifferenz zwischen das Halbleitersubstrat (12) und die vierte Elektrode (20) erzeugt wird, wobei das Lesesignal von der ersten Elektrode(i9) abgenommen wird.
- 4. Speicher nach Anspruch 2, dadurch gekennzeichnet, daß das Halbleitersubstrat (12)von einer ersten Isolierschicht (13) überzogen ist, ausgenommen von zwei Zonen des Subetrats (12) , die mit einer Metallschicht (15) bedeckt sind, die aie zwei Anschlüsse des Übergangs bildet, wobei die erste Isolierschicht (13) zwischen den zwei Anschlüssen in der Nähe des Halbleitersubstrats (12) eine Haftetellenzone(21) für Ladungsträger aufweist und am Ort dieser Haftstellenzone (21) mit einer ersten Elektrode (19) überzogen ist, daß die Metallschichten (15) mit einer zweiten Isolierschicht (24) überzogen sind,die sei Ist von wenigstens einer dritten und einer vierten Elektrode (18) am Ort der zwei Anschlüsse des Übergangs bedeckt sind, wobei das Signal (V8) zwischen diese beiden miteinander verbundenen Elektroden und das Substrat (12) angelegt ist, daß das MIIS-Element von den Substrat (12),809813/0964der ersten Isolierschicht (13), der Haftstellenzone (21) und der ersten Elektrode (19) gebildet ist und daß die Ladung des MIIS-Elements durch Anlegen einer Potentialdifferenz zwischen das Substrat (12) und die erste - Elektrode (19) erzeugt wird, wobei das Lesen durch Anlegen einer Potentialdifferenz zwischen die zwei Anschlüsse des Übergangs durchgeführt wird.
- 5. Speicher nach Anspruch 3 und 4, dadurch gekennzeichnet, daß das Substrat aus η-leitendem Silizium besteht, daß die Isolierschichten aus Siliziumoxid bestehen und daß die Haftstellenzone für die Ladungsträger durch Ionenimplantation in einer Isolierschicht gebildet sind.
- 6. Speicher nach Anspruch 2, dadurch gekennzeichnet, daß das Halbleitersubstrat (31) mit einer ersten Elektrode (32) und einer zweiten Elektrode(33) überzogen ist, die elektrisch nicht miteinander in Kontakt stehen, dal! zwischen diesen Elektroden eine dritte Elektrode (34) und eine vierte Elektrode(37) angebracht sind, die die zwei Anschlüsse des Übergangs bilden, daß zwischen diesen Anschlüssen eine erste Isolierschicht(40) angebracht ist, die in der Nähe des Halbleitersubstrats (31) eine Haftstellenzone (41) für die Ladungsträger enthält, daß die dritte Elektrode (34) und die vierte Elektrode(37) jeweils nach? inander mit einer zweiten Isolierschicht (35) bzw.(38) und einer fünften Elektrode (36 bzw. 39) überzogen sind, daß die erste Isolierschicht (40) mit einer sechsten Elektrode (42) überzogen ist, die mit den anderen Elektroden elektrisch nicht in Kontakt steht, daß das Signal (V_) zwischen das Halbleitersubstrat (31) und die fünfte Elektrode (36, 39) angelegt wird, daß das MIIS-Element vom Halbleitersubstrat (31), der ersten Isolierschicht (40)809813/0964der HaftStellenzone (41) und der sechsten Elektrode (42) gebildet wird, wobei seine Ladung durch Anlegen einer Potentialdifferenz zwischen das Substrat (31) und die sechste Elektrode (42) erzeugt wird, und daß das Lesen durch Anlegen einer Potentialdifferenz zwischen die erste Elektrode (32) und die zweite Elektrode (33) erfolgt.
- 7. Speicher nach Anspruch 2, dadurch gekennzeichnet, daß das Halbleitersubstrat (31) von einer ersten Elektrode(32) und einer zweiten Elektrode (33) bedeckt ist, die elektrisch nicht miteinander in Kontakt stehen, daß zwischen diesen eine dritte Elektrode (34) und eine vierte Elektrode (37) angebracht sind, die die zwei Anschlüsse des Übergangs bilden, daß zwischen diesen Anschlüssen eine Isolierschicht (47) angebracht ist, die diese Elektroden bedeckt und in der Nähe des Substrats (31) eine HaftStellenzone (41) für die Ladungsträger enthält, daß die Isolierschicht (46) mit einer fünften Elektrode (47) bedeckt ist, daß das Signal (Vj zwischen das Substrat (31) und die fünfte Elektrode (47) angelegt wird, daß das MIIS-Element von dem Substrat (31)» der Isolierschicht (46), der Haftstellenzone (41) und der fünften Elektrode (47) gebildet 1st, wobei seine Ladung durch Anlegen einer Potentialdifferenz zwischen das Substrat (31) und die fünfte Elektrode (47)erzeugt wird, und daß das Lesen durch Anlegen einer Potentialdifferenz zwischen die erste Elektrode (32) und die zweite Elektrode (33) erfolgt.
- 8. Speicher nach Anspruch 2, dadurch gekennzeichnet, daßdas Halbleitersubstrat (31) von einer ersten Elektrode (32) und einer zweiten Elektrode (33) bedeckt ist, die elektrisch nicht miteinander in Kontakt stehen, daß zwischen diesen Elektroden eine dritte Elektrode (49) angebracht ist, die mit dem Halbleitersubstrat einen Schottky-Übergang bildet8Q9813/0964und die nacheinander mit einer Isolierschicht (50) und einer vierten Elektrode (51) bedeckt ist, daß das Signal zwischen das Substrat (31) und die vierte Elektrode (51) angelegt ist, und daß das Lesen durch Anlegen einer Potentialdifferenz zwischen die erste Elektrode(32) und die zweite Elektrode (33) erfolgt.
- 9. Speicher nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, daß das Halbleitersubstrat aus einer Schicht aus Galliumarsenid gebildet ist, die auf einem Träger aus halbleitendem Galliumarsenid epitaktisch aufgebracht ist.
- 10. Speicher nach Anspruch 2, dadurch gekennzeichnet, daß das Halbleitersubstrat (12) von einerisolierschicht (13) bedeckt ist, ausgenommen von zwei Zonen des Substrats (12), die von einer Metallschicht (15) bedeckt sind, die die zwei Anschlüsse des Übergangs bilden, daß die Isolierschicht (13) zwischen den zwei Anschlüssen in der Nähe des Substrats (12) eine Haftstellenzone (21) für die Ladungsträger enthält und am Ort der HaftStellenzone (21) mit einer halbleitenden Schicht (27) bedeckt ist, die die Metallschichten (15) nicht berührt, daß das MIIS-Element von dem Substrat (12), der Isolierschicht (13), der Haftstellenzone (21) und der halbleitenden Schicht gebildet ist, daß ein piezoelektrisches Substrat (29) vorgesehen ist, auf dem sich das Signal (V_) repräsentierende elastische Wellen ausbreiten können und das gegenüber der Fläche des HalbleiterSubstrats (12) angebracht ist, die mit der Isolierschicht überzog«ist, und daß das Lesen zwischen den einander gegenüberliegenden Flächen der zwei Substrate dadurch erfolgt, daß eine elastische Lesewelle an die Oberfläche des piezoelektrischen Substrats angelegt wird.809813/0964"6" 27A2935
- 11. Speicher nach Anspruch 10, dadurch gekennzeichnet, daß das Halbleitersubstrat (12) eine Matrix aus den Metallschichten (15) enthält.
- 12. Speicher nach Anspruch 10, dadurch gekennzeichnet, daß das Halbleitersubstrat (12) aus Silizium besteht, daß die Isolierschicht (13) aus Siliziumoxid besteht, daß die Halbleiterschicht (27) aus polykristallinem Silizium besteht, und daß die HaftStellenzone (21) durch Ionenimplantation in der Isolierschicht (13) erzeugt ist.
- 13. Speicher nach einem der Ansprüche 1 bis 3 oder 5 bis 12, dadurch gekennzeichnet, daß die zwei Anschlüsse zur Bildung eines Vierecks miteinander verbunden sind.809813/0964
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR7628766A FR2365859A1 (fr) | 1976-09-24 | 1976-09-24 | Memoire non volatile pour signaux rapides |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2742935A1 true DE2742935A1 (de) | 1978-03-30 |
| DE2742935B2 DE2742935B2 (de) | 1980-03-06 |
| DE2742935C3 DE2742935C3 (de) | 1980-11-06 |
Family
ID=9178048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2742935A Expired DE2742935C3 (de) | 1976-09-24 | 1977-09-23 | Nichtflüchtiger Langzeitspeicher |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4122543A (de) |
| DE (1) | DE2742935C3 (de) |
| FR (1) | FR2365859A1 (de) |
| GB (1) | GB1592675A (de) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4246502A (en) * | 1978-08-16 | 1981-01-20 | Mitel Corporation | Means for coupling incompatible signals to an integrated circuit and for deriving operating supply therefrom |
| DE2844878A1 (de) * | 1978-10-14 | 1980-04-30 | Itt Ind Gmbh Deutsche | Integrierbarer isolierschicht-feldeffekttransistor |
| US4314265A (en) * | 1979-01-24 | 1982-02-02 | Xicor, Inc. | Dense nonvolatile electrically-alterable memory devices with four layer electrodes |
| DE2918888C2 (de) * | 1979-05-10 | 1984-10-18 | Siemens AG, 1000 Berlin und 8000 München | MNOS-Speicherzelle und Verfahren zu ihrem Betrieb sowie zu ihrer Herstellung |
| US4247916A (en) * | 1979-10-30 | 1981-01-27 | Erb Darrell M | Memory device in which one type carrier stored during write controls the flow of the other type carrier during read |
| DE3312094A1 (de) * | 1983-04-02 | 1984-10-11 | Licentia Patent-Verwaltungs-Gmbh | Zentralelektronik |
| US5291439A (en) * | 1991-09-12 | 1994-03-01 | International Business Machines Corporation | Semiconductor memory cell and memory array with inversion layer |
| DE69838023D1 (de) * | 1998-07-30 | 2007-08-16 | St Microelectronics Srl | Nichtflüchtige Speicherstruktur und das entsprechende Herstellungsverfahren |
| KR101192358B1 (ko) * | 2007-07-31 | 2012-10-18 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 프로그래밍 방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3729719A (en) * | 1970-11-27 | 1973-04-24 | Ibm | Stored charge storage cell using a non latching scr type device |
-
1976
- 1976-09-24 FR FR7628766A patent/FR2365859A1/fr active Granted
-
1977
- 1977-09-20 US US05/835,009 patent/US4122543A/en not_active Expired - Lifetime
- 1977-09-21 GB GB39432/77A patent/GB1592675A/en not_active Expired
- 1977-09-23 DE DE2742935A patent/DE2742935C3/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| FR2365859B1 (de) | 1979-01-12 |
| US4122543A (en) | 1978-10-24 |
| DE2742935B2 (de) | 1980-03-06 |
| FR2365859A1 (fr) | 1978-04-21 |
| DE2742935C3 (de) | 1980-11-06 |
| GB1592675A (en) | 1981-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2409472C3 (de) | Elektrisch löschbares Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht-FET | |
| DE69030791T2 (de) | Integrierter VDMOS/Logikschaltkreis mit vertikalem Transistor vom Verarmungstyp und einer Zenerdiode | |
| DE2547828B2 (de) | Verfahren zur Herstellung eines Speicherelements mit einem Doppelgate-Isolierschicht-Feldeffekttransistor | |
| DE3009719C2 (de) | ||
| DE2919522A1 (de) | Ladungsuebertragungs-bauelement | |
| DE2235533A1 (de) | Halbleiterspeicherelement | |
| DE2705503C3 (de) | Halbleiterspeicheranordnung | |
| DE2412699A1 (de) | Halbleiteranordnung | |
| DE3029539A1 (de) | Nichtfluechtige, programmierbare integrierte halbleiterspeicherzelle | |
| DE2606744C2 (de) | Anordnung mit einem Paar komplementärer Feldeffekttransistoren | |
| EP0168528B1 (de) | Ein-Transistor-Speicherzelle für hochintegrierte dynamische Halbleiterspeicher und Verfahren zu ihrer Herstellung | |
| DE2356275A1 (de) | Leistungsunabhaengiger halbleiterspeicher mit doppelgate-isolierschichtfeldeffekttransistoren | |
| DE2624157A1 (de) | Halbleiterspeicher | |
| DE2148948A1 (de) | Elektrischer kondensator in einer integrierten schaltung, insbesondere als speicher fuer halbleiterspeicher | |
| DE2742935C3 (de) | Nichtflüchtiger Langzeitspeicher | |
| DE2727147A1 (de) | Halbleiterspeicher | |
| DE2363089C3 (de) | Speicherzelle mit Feldeffekttransistoren | |
| DE2614698A1 (de) | Halbleiterspeicher | |
| DE2504088A1 (de) | Ladungsgekoppelte anordnung | |
| DE2333777C2 (de) | Anordnung zum Erzeugen einer Vorspannung für das Substrat eines integrierten Schaltkreises | |
| DE2926417A1 (de) | Dynamische halbleiterspeicherzelle und verfahren zu ihrer herstellung | |
| DE2151898C3 (de) | Ladungstransporteinrichtung | |
| DE2216060C3 (de) | Ladungsgekoppeltes Bauelement mit einem planaren Ladungsspeichermedium | |
| CH662446A5 (de) | Halbleiteranordnung und verfahren zu deren herstellung. | |
| DE2923365A1 (de) | Feldeffekttransistor zur bildung einer speicherzelle und verfahren zur herstellung desselben |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OAP | Request for examination filed | ||
| OD | Request for examination | ||
| C3 | Grant after two publication steps (3rd publication) | ||
| 8339 | Ceased/non-payment of the annual fee |