DE3312094A1

DE3312094A1 - Zentralelektronik

Info

Publication number: DE3312094A1
Application number: DE19833312094
Authority: DE
Inventors: Werner Ing.(grad.) 7912 Weißenhorn Dirr; Ralph Dipl.-Ing.(FH) 7102 Weinsberg Günther; Gerhard Häberle; Jürgen Ing.(grad.) 7107 Nordheim Sorgenfrei; Wolfram Dipl.-Phys. Dr. 7906 Blaustein Wiemer
Original assignee: Telefunken Electronic GmbH; Licentia Patent Verwaltungs GmbH
Current assignee: Telefunken Electronic GmbH; Licentia Patent Verwaltungs GmbH
Priority date: 1983-04-02
Filing date: 1983-04-02
Publication date: 1984-10-11

Description

Zentralelektronik
Die Erfindung betrifft eine Zentralelektronik für die Aufarbeitung und Wiedergabe einer Vielzahl von Informationen über eine Multifunktionsanzeigeeinheit, insbesondere für ein Fahrerinformationszentrum in einem Kraftfahrzeug.
Flüssigkristall-Anzeigeelemente und die zur Ansteuerung dieser LC-Displays erforderlichen Ansteuerschaltungen sind bereits aus der Zeitschrift "Funkschau", Heft 2/3/ 1981, bekannt. Derartige LC-Displays eignen sich insbesondere auch für Fahrerinformationszentren in einem Kraftfahrzeug zur Wiedergabe technischer Fahrdaten, wie Geschwindigkeit und Drehzahl. Ferner läßt sich in-einem derartigen LC-Display'eine Digitaluhr integrieren, wobei diese Digitaluhr auch bei abgestelltem Fahrzeug in Funktion bleiben muß und ständig stellbar sein soll. Ferner dient das LC-Display der Funktionskontrolle wesentlicher Betriebsteile des Fahrzeugs und kann zur Wiedergabe von ins Fahrzeug übertragenen oder im Fahrzeug ermittelten Informationen verwendet werden.
Der Erfindung liegt die Aufgabe zugrunde, eine Zentralelektronik der eingangs beschriebenen Art anzugeben, die kompakt ist mit einem möglichst geringen Leitungsaufwand auskommt und weitgehend ohne diskrete Einzelbauelemente, wie Batterien, Spulen und aufwendigen Kondensatoren auskommt.
Diese Aufgabe wird bei einer Zentralelektronik der eingangs erwähnten Art erfindungsgemäß dadurch gelöst, daß ein Mikroprozessor vorgesehen ist, an den ein Speicherbaustein für die Aufnahme der zerstörungsfrei speicherbaren Daten angeschlossen ist, an den ferner ein Eingabebaustein angeschlossen ist, über den variable Eingangssignale abgefragt werden, wobei die Eingangssignale zu-' mindest teilweise im Multiplexbetrieb auf getrennte Ausgangsleitungen für Analog- und Digitalsignale geschaltet werden und daß an den Mikroprozessor ein LC-Display über Universal-Serien-Parallel-Ansteuerbausteine angeschlossen ist.
Bei der erfindungsgemäßen Zentralelektronik ist die Leitungszahl an der Schnittstelle Eingangsbaustein/Mikro prozessor erheblich reduziert gegenüber der Leitungszahl an der Schnittstelle Kraftfahrzeug/Zentralelektronik.
Weitere vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Die Erfindung und ihre vorteilhafte Ausgestaltung soll nachstehend noch anhand eines, Ausführungsbeispieles näher erläutert werden.
Die Figur 1 zeigt ein Blockschaltbild der erfindungsgemäßen Zentralelektronik.
In Figur 2 ist die Ansteuerung des Decoders im Eingangsbaustein dargestellt.
Figur 3 zeigt die Ansteuerung des LC-Displays mit den Universal-Serien-Parallel-Ansteuerbausteinen.
Die Zentralelektronik enthält zunächst an der Schnittstelle Fahrzeug/Zentralelektronik, eine Eingangsschutzschaltung IP, der die Eingangsleitungen L1 zugeführt werden Die Schutzschaltung enthält zwischen den Eingangsleitungen L1 und den Ausgangsleitungen L21 die zum Eingangsbaustein E führen, vorzugsweise Schutzwiderstände. Da die gesamte Zentralelektronik vorzugsweise auf Glas als Träger aufgebracht wird, handelt es sich in diesem Fall bei den Widerständen um aufgedruckte Längswiderstände. Einige Ausgangsleitungen der Schutzschaltung IP führen zu dem Spannungserzeugungsbaustein U, in dem alle für das System# erforderlichen Betriebsspannungen und die von der Eingangsspannung abhängigen Schwellspannungen erzeugt werden. Diese Schwellspannungen dienen zur Feststellung von Überspannungen bzw. Unterspannungen und zur Resetsteuerung für den Alikrocomputer. Die Schutzbeschaltung für die zum Spannungserzeugungsbaustein U führenden Eingangsleitungen enthalten vorzugsweise Zenerdioden.
Von der Schutzschaltung IP führen Leitungen m direkt zum Mikroprozessor. Diese Leitungen dienen vorzugsweise zum Stellen der Uhr, was auch bei abgeschaltetem Motor und spannungslosem Eingabebaustein E möglich sein muß. Wenn die Gesamtleitungszahl L1 beispielsweise 30 beträgt, so werden 3 dieser Leitungen beispielsweise auf den Spannungserzeugungsbaustein U geschaltet, 25 Eingangsleitungen gelangen zum Eingabebaustein E und 2 Leitungen m werden direkt auf den Mikroprozessor durchgeschaltet. Bestimmte Eingangssignale b, c beispielsweise Zündsignale und Radumdrehungssignale, werden ohne Multiplexbetrieb vom Eingabebaustein E direkt auf den Mikroprozessor MC durchgeschaltet.
Alle übrigen Eingangssignale werden im Eingabebaustein E im Multiplexbetrieb aufbereitet und getrennt nach Analog-und Digitalsignalen auf den Ausgang a für die Analogsignale und auf den Ausgang d für die Digitalsignale gegeben. Der Eingabebaustein E muß folglich einen vom Mikroprozessor MC angesteuerten Decoder DEC enthalten, über den die Eingangssignale nacheinander abgefragt bzw. gemessen und im Multiplexbetrieb auf die zugeordneten Ausgangsleitungen gegeben werden. Der Decoder DEC ist beispielsweise ein 5-bit-Multiplex-Decoder mit dem auch Zusatzfunktionen, wie Standby und Reset schaltbar sind. In diesem Fall führen folglich 6 Ansteuerleitungen e bis k vom Mikroprozessor MC zum Decoder DEC im Eingabebaustein E. Die sechste Leitung dient in diesem Fall zur Tastung der Meßwiderstände, um eine leistungssparende Messung der Eingangssignale zu erzielen. Ferner führen 4 Ausgangsleitungen a bis d vom Eingabebaustein E zum Mikroprozessor MC. Die Zahl der Leitungen an der Schnittstelle Eingabebaustein/Mikroprozessor wurde somit auf etwa 10 reduziert, wenn - wie dargelegt - in einem Ausführungsbeispiel der Eingabebaustein E 25 Eingangsleitungen L2 aufweist.
Der Mikroprozessor MC enthält einen A/D-Umsetzer zur Aufbereitung der Analogsignale auf der Leitung a. Der A/D-.Umsetzer kann auch als gesonderter Baustein ausgeführt werden oder im Eingabebaustein integriert sein. Im letzteren Fall enthält der Eingabebaustein neben dem Decoder je einen Multiplexer für digitale und analoge Signale. Zur gleichzeitigen Auswahl je eines digitalen und eines analogen Signaleingangs wird dem Baustein eine 4 bit Adresse angeboten. Mit einem Decoder' 1:16 werden die Schaltsignale für die zu multiplexenden Eingänge erzeugt.
An den Mikroprozessor MC ist ferner der Speicherbaustein SP angeschlossen, der zur Aufnahme der zerstörungsfrei zu speichernden Daten vorgesehen ist. Diese Daten müßten auch dann gespeichert bleiben, wenn die Zündung des Fahrze#uges abgeschaltet wird. Hierbei handelt es sich um modelispezifische Daten, wie Wegdrehzahl, Zylinderanzahl, Motortyp, Verbrauchskennfeld und andere. Ferner werden in den Speicher fahrzeugspezifische Daten und die Abyleichkonstante für die Digitaluhr eingespeichert. Der Speicher muß auch variable Daten, wie den jeweils erreichten Kilometerstand aufnehmen. Als Speichermedium eignet sich ein elektrisch änderbarer ROM-Baustein (EAROM) oder ein elektrisch löschbarer und programmierbarer ROM-Baustein (EEPROM-). Die Leitungszahl zwischen dem Speicherbaustein SP und dem Mikkoprozessou MC beträgt beispielsweise 4, wenn die Daten seriell vom Speicher in den Mikroprozessor übertragen werden. Über die Leitung L6 werden dem Mikroprozessor ferner die von einem Quartzoszillator abgeleiteten Signale übertragen An den Mikroprozessor sind über den Leitungsblock L5 die Ansteuerbausteine USPA angeschlossen. Es handelt sich beispielsweise um 6 Schieberegisterstufen mit jeweils 64 Speicherplätzen, wenn mit dem LC-Display D 360 Segmente angesteuert werden sollen. Durch eine Ansteuerung des LC-Displays D im Multiplexbetrieb reduziert sich die Zahl der Ansteuerleitungen zum Display D. In einem Ausführungsbeispiel benötigt man zum Auslesen von. jeweils 64 Speicherplatzen in den Schieberegisterstufen 32 Ausgangsleitungen.
In der Figur 2 ist der Decoder DEC dargestellt, der über die Eingangsleitungen e bis i adressiert wird. Die für die Messung der Eingangssignale erforderliche Stromzuschaltung erfolgt mit Hilfe eines Tastimpulses k, wobei zur Leistungseinsparung der Tastimpuls kürzer ist als der durch den Decoder vorgegebene mögliche Abfrayezeitraum. Mit dem 5-bit-Decoder können somit maximal 32 Eingangssignale abgefragt werden. Hierbei handelt es sich um Digitalsignale D1, D2, die mit Hilfe der über den Decoder gewählten steuerbaren Schalter S1 oder S2 auf den Digital ausgang d durchgeschaltet werden. Die Stromversorgung erfolgt vorzugsweise mit Hilfe von Stromquellen Q1' Q2. Die Analogsignale werden von Sensoren SEN1 oder SEN2 gemessen, wobei diese Sensoren über die Stromquellen Q3 und Q4 mit Strom versorgt werden. Die Sensoren werden über die vom Decoder angesteuerten Schalter S3 bzw. S4 auf den Analogausgang a geschaltet-. In der Figur 2 sind zur Erhaltung der Übersicht nur 4 Signalquellen dargestellt; in Wirklichkeit können, wie bereits ausgeführt wurde, maximal 32 Eingangssignale abgefragt werden.
Die Display-Ansteuerung ist in der Figur 3 mit weiteren Einzelheiten dargestellt. Die Datensignale DT gelangen vom Mikroprozessor in kaskadierte Schieberegisterstufen SR.
Es handelt sich beispielsweise um 6 Schieberegisterstufen mit jeweils 64 Speicherplätzen. Die gespeicherten Größen werden mit Hilfe eines Taktsignales CL in den Registern weitergeschoben. Ferner sind Übernahmeregister ÜR vorgesehen, die gleichfalls aus 6 x 64 Speicherplätzen bestehen.
In diese Übernahmeregister werden die Informationen aus den Schieberegistern SR mit Hilfe eines Datenübernahmeimpulses ÜT übertragen. Eine Übertragung erfolgt vorzugsweise dann, wenn alle Speicherplätze der Schieberegisterstufen neu mit Informationen besetzt wurden. Die Informationen im Übertragungsregister ÜR - beispielsweise die Informationen auf den Speicherplätzen A und B - werden im Multiplexbetrieb auf die LC-Zellen Z11 Z2 des Displays D gegeben. Hierzu wird der Ausleseeinheit eine Wechselspannung F mit beispielsweise 30 Hz zugeführt. Diese Frequenz wird mit dem Frequenzteiler FT geteilt und im Inverter I invertiert.
Die invertierte geteilte Frequenz wird zusammen mit der Information B' in einem der Übertragungsregister auf ein UND-Gatter U2 gegeben, während die nicht invertierte geteilte Frequenz zusammen mit der Information in der Zelle A des Übertragungsregisters auf das UND-Gatter U1 gegeben wird. Die beiden Ausgänge des UND-Gatters U1 und U2 sind auf ein ODER-Gatter 01 geschaltet, dessen Ausgang die Treiberstufe T ansteuert. Der Treiberåusgang ist an die Zellen Z und Z2 angeschlossen, deren Rückseitenkontakte BP1 und BP2 über eine Steuerlogik SL derart mit Spannungspotentialen versehen werden, daß die Informationen aus den Zellen A und B des Übertragungsregisters durch die Displayzellen Z1 und Z2 wechselweise wiedergegeben werden, wobei gleichzeitig diese Zellen mit einer Wechselspannung betrieben werden.
Zur Ansteuerung des LC-Displays sind in dem hier beschriebenen Beispiel somit insgesamt 6 x 32 Logikbausteine der dargestellten Art erforderlich, wenn die Schieberegister und die Übertragungsregister 6 x 64 Speicherplätze aufweisen. Die in Figur 3 dargestellte Wiedergabeschaltung muß insgesamt mit 4 Leitungen angesteuert werden, wobei es sich um die Datenleitung DT, die Taktsignalleitung CL, die Datenübernahmeimpulsleitung ÜT und die Wechselspannung F handelt. Die für die Uhr erforderlichen Displaysegmente sind Bestandteil der Ansteuerkette. Dies bedeutet, daß alle Displaytreiber ständig eingeschaltet bleiben. Die nicht zur Uhr gehörenden Segmente werden bei abgeschalteter Zündung dunkel gesteuert. Damit kann die Stromaufnahme der Ansteuerschaltung bei abgeschaltetem Fahrzeug reduziert werden.
- Leerseite -

Claims

Patentansprüche Zentralelektronik für die Aufarbeitung und Wiedergabe einer Vielzahl von Informationen über eine Multifunktionsanzeigeeinheit, insbesondere für ein Fahrerinformationszentrum in einem Kraftfahrzeug, dadurch gekennzeichnet, daß ein Mikroprozessor (MC) vorgesehen ist, an den ein Speicherbaustein (SP) für die Aufnahme der zerstörungsfrei speicherbaren Daten angeschlossen ist, an den ferner ein Eingabebaustein (E) angeschlossen ist, über den variable Eingangssignale abgefragt werden, wobei die Eingangssignale zumindest teilweise im Multiplexbetrieb auf getrennte Ausgangsleitungen (a, d) für Analog- und Digitalsignale geschaltet werden, und daß an den Mikroprozessor (e) ein LC-Display (D) über Universal-Serien-Parallel-Ansteuerbausteine (USPA) angeschlossen ist.
2) Zentralelektronik nach Anspruch 1, dadurch gekennzeichnet, daß ein gesonderter, -in den Mikroprozessor oder in den Eingabebaustein integrierter A/D-Umsetzer an die Ausgangsleitung (a) für die gemuitiplexten Analogsignale des Eingangsbausteines (E) angeschlossen ist.
3) Zentralelektronik nach Anspruch l, dadurch gekennzeichnet, daß bestimmte Eingangssignale (b c), wie Zündsignale und Radumdrehungssignale, ohne Multiplexbetrieb vom Eingangsbaustein (E) direkt auf den Mikroprozessor (MC) durchgeschaltet werden.
4) Zentralelektronik'nach Anspruch 1, dadurch gekennzeichnet, daß der Eingangsbaustein (E) einen vom Mikroprozessor (MC) angesteuerten Decoder (DEC) enthält, über den die Eingangssignale (L2) nacheinander abgefragt bzw.

gemessen und im Multiplexbetrieb auf die zugeordneten Ausgangsleitungen (a, d) gegeben werden.
5) Zentralelektronik nach Anspruch 4, dadurch gekennzeichnet daß die für die Messung der Eingangssignale erforderliche Stromzuschaltung mit Hilfe eines Tastimpulses (k) erfolgt, wobei zur Leistungseinsparung der Tastimpuls kürzer ist als der durch den Decoder vorgegebene mögliche Abfragezeitraum.
6) Zentralelektronik nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß der Decoder ein 5-bit-Multiplex-Decoder ist.
7) Zentralelektronik nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß der Decoder ein 4-bit-Multiplex-Decoder ist, der pro Adresse je ein digitales und ein analoges Eingangssignal gleichzeitig auf die zugeordnete Ausgangsleitung gibt.
8) Zentralelektronik nach Anspruch' 1, dadurch gekennzeichnet, daß der Speicherbaustein (SP) für die zerstörungsfrei speicherbaren Daten ein elektrisch änderbarer ROM-Baustein (EAROM) oder ein elektrisch löschbarer und programmierbarer ROM-Baustein (EEPROM) ist.
9) Zentralelektronik nach Anspruch 8, dadurch gekennzeichnet, daß der Speicherbaustein (SP) für die Aufnahme von modellspezifischen Daten, fahrzeugsspezifischen Daten und von variablen, aber nicht löschbaren Daten vorgesehen ist.
10) Zentralelektronik nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß der MikroprozeEsor (MC) eine Uhr innerhalb des Displays (D) steuert und zur Erfüllung der Uhrfunktion an einen Schwingquarz angeschlossen ist.
11) Zentralelektronik nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Datensignale vom Mikroprozessor in kaskadierte Schieberegisterstufen (SR) eingeschrieben werden, daß ein Übergaberegister (zur) vorgesehen ist, in das nach einem vollständigen Einschreibezyklus die Daten aus den Schieberegisterstufen mit Hilfe eines Datenübernahmeimpulses (ÜT) parallel eingeschrieben werden, und daß die im Übergaberegister enthaltenen Daten indirekter Ansteuerung oder im Multiplexbetrieb auf dem LC-Display wiedergegeben werden.
12) Zentralelektronik nach Anspruch 11, dadurch gekennzeichnet, daß jeweils zwei Anzeigezellen (Z1, Z2) des LC-Displays im Multiplexbetrieb angesteuert werden.
13) Zentralelektronik nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß dem LC-Display extern eine Wechselspannung (F) zugeführt wird, aus der durch Frequenzteilung das für den Multiplexbetrieb erforderliche Taktsignal in den Ansteuerbausteinen gewonnen wird.