DE2029566C3 - Shift register stage circuit - Google Patents
Shift register stage circuitInfo
- Publication number
- DE2029566C3 DE2029566C3 DE2029566A DE2029566A DE2029566C3 DE 2029566 C3 DE2029566 C3 DE 2029566C3 DE 2029566 A DE2029566 A DE 2029566A DE 2029566 A DE2029566 A DE 2029566A DE 2029566 C3 DE2029566 C3 DE 2029566C3
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- field effect
- transistor
- clock pulse
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
- G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
Description
Die Erfindung betrifft eine Schieberegisterstufen· schaltung für ein Schieberegister mit mehreren hintereinandergeschalteten solchen Stufenschaltungen, die mehrphasig betrieben ist und mehrere mit Feldeffekttransistoren betriebene hintereinandergeschaltete Inverterkreise aufweist.The invention relates to a shift register stage circuit for a shift register with several series-connected such step circuits, which is operated in multiple phases and several with field effect transistors having operated inverter circuits connected in series.
Bei einer bekannten Schaltung dieser Art für zweiphasigen Betrieb, sind insgesamt sechs Transistoren vorgesehen, von denen zwei Torschaltungen zwischen den Inverterstufen bilden. Für die beiden vorgesehenen Inverterstufen sind je zwei Transistoren vorgesehen. Bei Betrieb entsteht ein hoher Leistungsbedarf, wenn die beiden Transistoren eines Inverterkreises gleichzeitig eingeschaltet sind. Abgesehen davon, muß der eine Transistor eines jeden Inverterkreises wesent-Hch größer ausgestaltet sein als der andere, so daß man, wenn man diese bekannte Schaltung auf einem Halbleiterblättchen als integrierte Schaltung verwirklichen will, sehr viel Platz in der Oberfläche des ! lalbleiterelements benötigt.In a known circuit of this type for two-phase operation, there are a total of six transistors provided, two of which form gate circuits between the inverter stages. For both provided inverter stages are provided two transistors. During operation there is a high power requirement, when the two transistors of an inverter circuit are switched on at the same time. Apart from that, must one transistor of each inverter circuit must be made much larger than the other, so that, if one realizes this known circuit on a semiconductor wafer as an integrated circuit want a lot of space in the surface of the! Semiconductor element required.
Es sind auch vierphasig betriebene Schaltungen der eingangs genannten Art bekannt, die mithin vier Taktimpulse in einem Ueiriebszyklus benötigen und mehr als sechs Transistorschaltungen erfordern. Abgesehen von dem dadurch bedingten Aufwand, kann diese Schaltung nicht so schnell beirieben werden, wie /weiphasige Schaltungen.There are also four-phase operated circuits of the type mentioned are known, therefore the four Need clock pulses in one operating cycle and require more than six transistor circuits. Apart from that from the effort involved, this circuit cannot be operated as quickly as / two-phase circuits.
Aufgabe der Erfindung ist es. die Schaltung der eingangs genannten Art so auszugestalten, daß sie einfach und mit möglichst wenig Schaltelementen unter geringem Oberflächenplat/bedarf als integriertes Schaltelement auf einem Flalbleiterbläuchen verwirklicht werden kann tnui mit möglichst hoher SJetriebsgeschwindigkeit und möglichst geringem Leistungsverlust betrieben werden kann.It is the object of the invention. to design the circuit of the type mentioned so that it simple and with as few switching elements as possible with little surface space / requirement as an integrated Switching element realized on a semiconductor tube tnui can be operated at the highest possible operating speed and can be operated with the lowest possible loss of power.
Die Erfindung is? dadurch gekennzeichnet, daß drei Inverterkreise vorgesehen sind mit je einem Feldeffekt-Iransistor, der zwischen einem Ausgangsanschluß eines dem betreffenden Inverterkreises zugeordneten Taktimpulsgenerators für Taktimpulse und einen Schaltknoten des betreffenden Inverterkreises geschaltet ist, und dessen Steuerelektrode für die beiden letzten Inverterkreise an den Schaltknoten des jeweils voraufgehenden Inverterkreises und für den ersten Inverterkreis an einen vorgesehenen Signalirr;pulseii,gang angeschlossen ist, und mit je einem zwischen einem synchron /um ersten betriebenen /weiten Ausgatigsanschluß des dem betreffenden Inverierkreis zugeordneten Taktimpulsgenerators und dem .Schallknoten des zugehörigen Inverterkreises für die Taktimpulse des zugeordneten Taktimpulsgenerators durchgängig gepolten Gleichrichterelement, und daß der Knoten des letzten Inverterkreises an einen vorgesehenen Signalimpiilsausgang angeschlossen ist, und daß die Taktimpulse der drei Taktimpulsgeneratoren in der Reihenfolge der Hintereinanderschaltung ihrer zugeordneten Inverterkreise drei Betriebsphasen einleitend mit zeitlichem ALstand aufeinander folgen.The invention is? characterized in that three inverter circuits are provided, each with a field effect transistor, that between an output terminal of a clock pulse generator assigned to the relevant inverter circuit is connected for clock pulses and a switching node of the inverter circuit concerned, and its control electrode for the last two inverter circuits at the switching node of the previous one Inverter circuit and for the first inverter circuit to a provided Signalirr; pulseii, gang connected is, and with one between a synchronous / to first operated / wide output connection of the dem relevant Inverierkreis associated clock pulse generator and the .Schallknoten of the associated Inverter circuit for the clock pulses of the assigned clock pulse generator, rectifier element with continuous polarity, and that the node of the last inverter circuit is connected to a signal pulse output provided is connected, and that the clock pulses of the three clock pulse generators in the order of Series connection of their associated inverter circuits, three operating phases introductory with a time period ALstand one after the other.
Die Erfindung kann mit Dioden als Gleichrichtereleriienten verwirklicht werden. Vorzugsweise wird sie jedoch mit Feldeffekttransistoren als Gleichrichterelemente verwirklicht, deren Steuerelektrode!! mit an die zugehörigen Atisgangsanschlüsse des zugeordneten Taktimpulsgenerators angeschlossen sind. In einem solchen Fall können alle sechs Feldeffekttransistoren im wesentlichen gleichartig sein und gleichartige Charakteristik haben, wodurch die Herstellung wegen der damit verbundenen Vereinheitlichung, insbesondere im Falle der Verwirklichung als integriertes Schaltelement wesentlich vereinfacht wird. Das gilt insbesondere, wenn man ein Schieberegister aus mehreren Stufenschaltungen nach der Erfindung als integriertes Schaltelement herstellen will.The invention can be used with diodes as rectifier elements be realized. However, it is preferably used with field effect transistors as rectifier elements realized whose control electrode !! with to the associated output connections of the assigned Clock pulse generator are connected. In such a case, all six field effect transistors in the be essentially the same and have similar characteristics, whereby the production because of it associated standardization, especially in the case of implementation as an integrated switching element is simplified significantly. This is especially true if you have a shift register made up of several stage circuits wants to produce according to the invention as an integrated switching element.
Die Erfindung wird nun anhand der Zeichnung näherThe invention will now be explained in more detail with reference to the drawing
erläutert.explained.
In der Zeichnung zeigtIn the drawing shows
Fig. I die Schaltung eines ersten Ausführungsbeispiels nach der Erfindung,I shows the circuit of a first embodiment according to the invention,
Fig.2 ein Iinpulsdiagramm zur Erläuterung des Ausführungsbeispiels nach F i g. 1 und2 shows a pulse diagram to explain the Embodiment according to FIG. 1 and
Fig. J ein zweites Ausführungsbeispiel nach der Erfindung mit einer Abänderungsmöglichkeit.J shows a second embodiment according to the invention with a possibility of modification.
In Fig. 1 sind mit 2 bis 4 drei Inverterkreise bezeichnet Der Inverterkreis 2 weist zwei Feldeffekttransistoren 7*1, Tl auf, die in Serie an einen Schaltknoten N1 angeschlossen sind. Die Steuerelektrode 5 des Transistors T1 liegt an der Senkenelektrode des Transistors ΓIl und an einer impulsbetriebenen Spannungsquelle Φ i. Die Quellenelektrode 7 des Transistors T2 liegt an einer zwei'.en impulsbeiriebenen Spannungsquelle Φ I. Die beiden Spannungsquellen Φ I werden gleichzeitig von einem Taktgeber, der nicht dargestellt ist, getastet.In Fig. 1 with 2 to 4 three inverter circuits are designated. The inverter circuit 2 has two field effect transistors 7 * 1, Tl , which are connected in series to a switching node N 1. The control electrode 5 of the transistor T 1 is connected to the drain electrode of the transistor ΓIl and to a pulse-operated voltage source Φ i. The source electrode 7 of the transistor T2 is connected to a two-pulse-operated voltage source Φ I. The two voltage sources Φ I are scanned simultaneously by a clock generator, which is not shown.
An die Steuerelektrode 8 des Transistors T2 gelangt ein Steuerpo'.en'.iu!, das ausreicht, den Transistor Γ2 ein- oder abzuschalten. Die Steuerelektrode S vird von einer Signalqiielle 9 gespeist, die beispielsweise binare Datensignal an die Steuerelektrode 8 abgibt. Der Anschluß der Steuerelektrode 8 an die Signalquelle 9 ist hier nur beispielsweise eingezeichnet, stattdessen kann die Steuerelektrode 8 des Transistors 7 2 auch an den Ausgang einer .Schieberregisterstufe angeschlossen sein, die genauso ausgebildet ist wie in Fig. 1 dargestellt.A Steuerpo'.en'.iu !, which is sufficient to switch the transistor Γ2 on or off, arrives at the control electrode 8 of the transistor T2. The control electrode S is fed by a signal source 9 which, for example, emits binary data signals to the control electrode 8. The connection of the control electrode 8 to the signal source 9 is shown here only as an example; instead, the control electrode 8 of the transistor 7 2 can also be connected to the output of a slide register stage which is designed exactly as shown in FIG.
Der Inverterkreis i weist die Transistoren Γ3 und Γ 4 auf, die in Reihe an einen Schaltknoten Λ/2 angeschlossen sind. Die Steuerelektrode 10 des Transistors TI liegt an der Senkenelektrode Il dieses Transistors und diese beiden Elektroden sind an eine impulsbetnebene .Spannungsquelle Φ 2 angeschlossen. Die Quellenelektrode 12 des Transistors 7*4 ist ebenfalls an eine impiilsbelriebene Spnnniingsquelle Φ 2 angeschlossen. Die Steuerelektrode Π des Transistors 7" 4 liegt am Schaltknoier. N 1 des Inverierkreises 2.The inverter circuit i has the transistors Γ3 and Γ4, which are connected in series to a switching node Λ / 2. The control electrode 10 of the transistor TI is connected to the drain electrode II of this transistor and these two electrodes are connected to a pulse voltage source Φ 2. The source electrode 12 of the transistor 7 * 4 is also connected to a voltage source Φ 2 described for the pulse. The control electrode Π of the transistor 7 ″ 4 is connected to the switching knot. N 1 of the inverting circuit 2.
Der Inverlerkreis 4 weist die Transistoren Γ5 und Γ6 •Hif, die in Reihe geschaltet an einem .Schaltknoten /Vl liegen. Die Steuerelektrode 14 des Transistors Γ5 ist mit der Senkenelektrode 15 verbunden und diese beiden Elektroden liegen an einer iinpulsbetriebenen Spannungsquelle Φ Ϊ. Die Quellenelektrode des Transistors 7~6 liegt an der gleichen impulsbetriebenen Spannungsquelle Φ J. Die Steuerelek'rode des Transistors Γ6 ist an den Schaltknoten Λ/2 des Inverterkreises J angeschlossen.The inverter circuit 4 has the transistors Γ5 and Γ6 • Hif, which are connected in series to a .Schaltknoten / Vl. The control electrode 14 of the transistor Γ5 is connected to the drain electrode 15 and these two electrodes are connected to a pulse-operated voltage source Φ Ϊ. The source electrode of the transistor 7 ~ 6 is connected to the same pulse-operated voltage source Φ J. The control electrode of the transistor Γ6 is connected to the switching node Λ / 2 of the inverter circuit J.
Die beiden Spannungsquellen Φ t bilden mit dem zugehörigeil gemeinsamen Taktgeber einen Taktimpulsgenerator mit zwei getrennten durch die Spannungsquellen Φ 1 symbolisierten Ausgängen. Entsprechendes gilt auch für die Tanktinipulsgeneratoren der anderen Inverterkreise, deren getrennte Ausgänge durch die Spannungsquellen Φ 2 beziehungsweise φ ) symbolisch dargestellt sind.The two voltage sources Φ t together with the associated common clock generator form a clock pulse generator with two separate outputs symbolized by the voltage sources Φ 1. The same applies to the tank mini pulse generators of the other inverter circuits, the separate outputs of which are symbolically represented by the voltage sources Φ 2 and φ).
Nach F i g. I ist an den Schaltknoten N i ein Ausgang 18 angeschlossen. Der Ausgang 18 kann die Steuerelektrode des ersten Inverterkreises einer nachfolgenden Registerstufe sein, die genauso ausgebildet ist wie die in F i g. 1 dargestellte, oder eine andere Schaltvorrichtung, die ein- bzw. abgeschalt wird nach Maßgabe des Ausgangspotcntials am Schaltknoten N 3According to FIG. I, an output 18 is connected to the switching node N i. The output 18 can be the control electrode of the first inverter circuit of a subsequent register stage, which is designed in exactly the same way as that in FIG. 1 or another switching device that is switched on or off in accordance with the output potential at switching node N 3
Bei den Feldeffekttransistoren handelt es sich um bekannte Ausführungen, ,.um Heispiel können sämtliche Feldeffekttransistoren rinn Transistoren sein, die leitend werden, wenn an der Steuerelektrode eine Spannung liegt, die stärker positiv ist als die Senkenelektrode oder die Quellenelektrode. Die Transistoren 7*1 bis 7* G können auch pnp-Feldeffekttransistoren sein. Wenn dann die positiven Spannungen gegen negative ausgetauscht werden, ergibt sich wieder die entsprechende Funktion wie nach Fig. 1. Im folgenden wird nun davon ausgegangen, daü es sich bei den Transistoren um pnp-Transistoren handelt.The field effect transistors are known designs, .um He example can all Field effect transistors are transistors that become conductive when a voltage is applied to the control electrode which is more positive than the drain electrode or the source electrode. The transistors 7 * 1 to 7 * G can also be pnp field effect transistors. If then the positive voltages against negative are exchanged, there is again the corresponding function as shown in FIG. 1. In the following now assumed that the transistors are pnp transistors.
to Die Transistoren 7*1 bis Γ6 können in bekannter Weise hergestellt sein. Das kann beispielsweise in der Weise geschehen, daß ein Substrat des Leitfähigkeitstyps ρ aus Silizium, Germanium oder einem anderen geeigneten Halbleitermaterial mit einer IsolierschichtThe transistors 7 * 1 to Γ6 can be produced in a known manner. This can be done, for example, in the Way happen that a substrate of conductivity type ρ made of silicon, germanium or some other suitable semiconductor material with an insulating layer
Π aus Silizium-Dioxyd, Aluminium-Oxyd oder Silizium-Nitrid beschichtet wird. Mit fotolithographischen Ätzverfahren werden dann zwei benachbarte öffnungen in diese Isolierschicht eingeätzt und dann werden durch diese öffnungen Dotierungen des I.eitfähigkeitstyps n.Π made of silicon dioxide, aluminum oxide or silicon nitride is coated. Using photolithographic etching processes, two adjacent openings are then made in this insulating layer is etched in and then doping of the conductivity type n.
μ wie zum Beispiel Arsen oder Bor in il?n Halbleiterkörper eindiffiindiert, so daß Bezirke des > eitfähigkeitstyps π entstehen, die dann die Senken- und Quellenbereiche des fertigen Feldeffekttransistors bilden. Nachdem diese Bezirke des Leitfähigkeitstyps η durch Diffusion ei .'eugt sind, erfolgt Metallisation des Halbleiters durch entsprechende öffnungen der Isolierschicht, um die Senkenelektrode und die Quellenelektrode aufzubringen. Die Steuerelektrode wird entsprechend hergestellt und auf einen dünnen zuvor hergeste'lten oxydiertenμ such as arsenic or boron in a semiconductor body diffused so that districts of the> Inability type π arise, which then the sink and source areas of the finished field effect transistor. After these areas of conductivity type η diffuse through diffusion are, the semiconductor is metallized through corresponding openings in the insulating layer around which To apply sink electrode and the source electrode. The control electrode is manufactured accordingly and oxidized on a thin previously made
ίο Steuerbereich zwischen Senke und Quelle aufgebracht. Im Falle eines npn-Feldeffekttransistors wird durch positive Spannung an der Steuerelektrode und der Quellenelektrode ein Kanal des Leilfähigkeitstyps η in dem Bereich des Leitfähigkeitstyps p, der zwischen den durch Diffusion erzeugten Bereichen für Senke und Quelle liegt, erzeugt. Dieser Kanal hat eine niedrige Impedanz. Wenn an der Steuerelektrode kein Potential liegt, wird dieser Kanal «nicht formiert und der Transistor ist abgeschaltet und bildet eine hoheίο Control area applied between sink and source. In the case of an npn field effect transistor, positive voltage at the control electrode and the source electrode a channel of the conductivity type η in the area of conductivity type p, which is between the areas created by diffusion for sink and Source lies, generated. This channel has a low impedance. If there is no potential at the control electrode is, this channel is not formed and the transistor is switched off and forms a high
•»o Impedanz zwischen Quellen- und Senkenelektrode. Alle in 'ig. 1 dargestellten Transistoren können auf dem gleichen Substrat hergestellt sein, auf dem um die .Schaltverbindungen zwischen den einzelnen Transistoren herzustellen, dann Leitungen durch oberflächliche Metallisation aufgebracht werden könuen. Man kann sogar eine größere Anzahl Verschieberegisterstiifen, derart, wie sie in F i g. 1 dargestellt ist, auf einem einzigen Halbleiterblättchen nach den für die Herstellung von Feldeffekttransistoren eben erläuterten Prinziso pien erzeugen, und auf diese Weise Verschieberegister herstellen, die aus einem einzigen Halbleiterblättchen bestehen und hunderte von Registerstufen aufweisen. Die wesentliche Eigenschaft, die Feldeffekttransistoren für dynamische Schieberegister geeignet machen, liegt• »o Impedance between source and drain electrode. All in 'ig. 1 may be fabricated on the same substrate that was used around the . Establish circuit connections between the individual transistors, then lines through superficial Metallization can be applied. You can even use a larger number of shift register pins, as shown in FIG. 1 is shown on a single semiconductor die after the manufacture Generate of field effect transistors just explained principles pien, and in this way shift registers that consist of a single semiconductor wafer and have hundreds of register levels. The essential property that make field effect transistors suitable for dynamic shift registers lies
r)5 darin, daß solche Transistoren in der Lage sind. Ladungen an der Steuerelektrodenkapazität zu speichern. Dies hat seine Ursache darin, daß zwischen der Steuerelektrode eines Feldeffekttransistors und dem Senken- und Quell.nbereich Isoliermaterial gelegen ist. r ) 5 in that such transistors are capable. To store charges on the control electrode capacitance. This is due to the fact that insulating material is located between the control electrode of a field effect transistor and the sink and source area.
Die Arbeitsweise der Schaltung nach F i g. 1 wird nun anhand des Impulsdiagramms nach F i g. 2 näher erläutert, wobei davon ausgegangen wird, daß die in F i g. I dargestellte Registerstufe 1 die erste Stufe eines mehrstufigen Registers ist, dessen einzelne Stufen soThe operation of the circuit according to FIG. 1 will now be based on the timing diagram of FIG. 2 explained in more detail, it being assumed that the in F i g. Register level 1 shown is the first level of a multi-level register, the individual levels of which are as follows
b? ausgebildet sind, wie die ih F i g. I dargestellte. Wenn kein Taktimpuls und kein Informationsimpuls an der Schieberegisterstufe 1 liegt, dann sind alle Steucrkapa/itäten der Transistoren 71 bis lh entladen. Dieb? are designed as the ih F i g. I pictured. If there is no clock pulse and no information pulse at the shift register stage 1, then all the control capacities of the transistors 71 to 1h are discharged. the
Transistoren 7 I bis 7 6 sind, wie bereits bemerkt. npn-'I ransistoren und haben im wesentlichen identische Charakteristik. Die impulsbetriebene .Spannungsquelle '/' 1 wild nun angestoßen und erzeugt einen Spannungs impuls 20. der an den Inverterkreis 2 gelangt Dieser s Spannungsimpuls 20 schaltet den T lansislor 7 1 ein und lädt unbedingt die Steuerelektrode 13 des Transistors 7 4 über den Schaltknolcn /V 1 des Inverterkreises 2 auf. Sobald der Impuls 20 abfällt, schaltet der Transistor 7 1 wieder ab und schließt damit den Entladungsweg für die m in der Slcucrelcklrodcnkapazität des Transistors 7 4 gespeicherte Ladung aus. Wenn nun von der Signalqucl Ie 9 ein Signalimpuls 21 vorliegt, schaltet dieser über die Steuerelektrode 8 den Transistor 72 ein. Der eingeschaltete Transistor 72 bilde* einen Lntladungs- \l, weg für die in der Steuerelcktrodenkapazitäl des 'Transistors 7 4 gespeicherte Ladung, weil die impulsge Sti'iicr'c S^MMMiirvicucuc Φ ΐ sich 'e!.'! auf Masseri"^- lential befindet Ls sei hier darauf hingewiesen, daß diese Entladung der Steuerelektrode des Transistors TA 2<i über den Transistor 7'2 im Intervall /wischen zwei Taktimpulsen von den Spannungsquellen Φ I und Φ 2 erfolgte. Dies ist ein Umstand, der für die Betriebsgeschwindigkeit von F3edeutung ist. Bei dem bekannten /weiphasigcn und vierphasigen Schieberegister, das ;s eingangs erörtert wurde, benötigt man einen Takt- oder l'hascnimpuls, um die an der Steuergitterkapazität der Transistoren gespeicherte Ladung abzuführen. Fr.s sei nie'1 darauf hingewiesen, daß der Informationsimpuls 21, der beispielsweise eine binäre Eins bedeuten soll, an in der Steuerelektrode 13 des Transistors TA in Form eines Massenpotentials aufgetaucht. Die Information wird also bei der Übergabe von einem Inverterkreis /um nächsten invertiert. Ein binärer Fiinszustand am E.ingang der Schieberegisterstufc 1 führt dann zu einem j, binären Nullzustand am Ausgang des letzten Inverterkreises der Schieberegisterstufe 1 bzw. umgekehrt. F)er Informationsimpuls 21 ist in F i g. 2 mit minimaler Dauer, wie sie erforderlich ist für die genannte Funktion, dargestellt. Der Informationsimpuls 21 kann aber auch länger sein und die Taktimpulse 20 und 22 überlappen, ohne daß dadurch die Betriebsweise der Registerstufen gestört wird.Transistors 7 I to 7 6 are as noted. npn-'I transistors and have essentially identical characteristics. The pulse-operated .Spannungsquelle '/' 1 wildly now triggered and generates a voltage pulse 20, which arrives at the inverter circuit 2. This s voltage pulse 20 switches on the transformer 7 1 and loads the control electrode 13 of the transistor 7 4 via the switching knob / V 1 of the inverter circuit 2. As soon as the pulse 20 drops, the transistor 7 1 switches off again and thus closes the discharge path for the charge stored in the circuit capacitor of the transistor 7 4. If a signal pulse 21 is now present from Signalqucl Ie 9, this switches on transistor 72 via control electrode 8. The switched transistor 72 forming a Lntladungs- * \ l, away for the in Steuerelcktrodenkapazitäl of the 'stored transistor 7 4 charge, because the pulse generators Sti'iicr'c S ^ MMMiirvicucuc Φ ΐ to' e !. '! on Masseri "^ - potential is Ls it should be pointed out here that this discharge of the control electrode of the transistor TA 2 <i via the transistor 7'2 took place in the interval between two clock pulses from the voltage sources Φ I and Φ 2. This is a fact that is for the operating speed of F3edeutung in the known / weiphasigcn and four-phase shift register;. s was discussed at the outset, it F needs a clock or l'hascnimpuls to the stored at the control grid capacitance of the transistors charge dissipate r .s. was never 'pointed 1 that the information pulse 21, which is intended to mean, for example, a binary one, to be immersed in the control electrode 13 of the transistor TA in the form of a ground potential. the information is inverted so when handing over from an inverter circuit / to the next. a binary fiinsstatus at the E. input of the shift register stage 1 then leads to a j, binary zero state at the output of the last inverter circuit of the Sch Register level 1 or vice versa. F) he information pulse 21 is shown in FIG. 2 with the minimum duration required for the function mentioned. The information pulse 21 can, however, also be longer and the clock pulses 20 and 22 overlap without the mode of operation of the register stages being disturbed as a result.
Die unbedingte Aufladung der Steuergitterkapazität des Transistors TA und Entladung über den Transistor 7'2 haben stattgefunden, bevor der Taktimpuls 22 der impulsbetriebenen Spannungsquelle Φ 2 an den Inverterkreis 3 gelangt. Durch diesen Impuls 22 wird der Transistor 73 eingeschaltet, wodurch die Steuerelektrodenkapazität des Transistors 7"6 über den Knoten N 2 aufgeladen wird. Während der Dauer des Taktimpulses 22 bleibt der Transistor TA abgeschaltet, weil das Potential der Steuerelektrodenkapazität im wesentlichen Massenpotential ist. Wenn der Taktimpuls 22 beendet ist, befinden sich die beiden Transistoren Γ3 und TA in abgeschaltetem oder nicht leitendem Zustand, so daß die Ladung der Steuerelektrodenkapazität des Transistors 76 über zwei hohe Impedanzen an Massenpotential liegt. Die Folge ist, daß die Steuerelektrodenkapazität des Transistors 76 aufgeladen bleibt eo auf einem Spannungswert entsprechend dem Taktimpuls 22. Der Informationsimpuls an der Steuerelektrode des Transistors 76 ist gegenüber dem der Steuerelektrode 13 des Transistors 74 invertiert, mithin also doppelt invertiert oder der gleiche wie der Informationsimpuls, der an die Steuerelektrode 8 des Transistors 72 gelangte.The unconditional charging of the control grid capacitance of the transistor TA and the discharge via the transistor 7'2 have taken place before the clock pulse 22 of the pulse-operated voltage source Φ 2 reaches the inverter circuit 3. The transistor 73 is switched on by this pulse 22, as a result of which the control electrode capacitance of the transistor 7 "6 is charged via the node N 2. During the duration of the clock pulse 22, the transistor TA remains switched off because the potential of the control electrode capacitance is essentially ground potential Clock pulse 22 is ended, the two transistors Γ3 and TA are in the switched-off or non-conductive state, so that the charge of the control electrode capacitance of the transistor 76 is at ground potential via two high impedances. The result is that the control electrode capacitance of the transistor 76 remains charged eo at a voltage value corresponding to the clock pulse 22. The information pulse at the control electrode of the transistor 76 is inverted compared to that of the control electrode 13 of the transistor 74, thus doubly inverted or the same as the information pulse that reached the control electrode 8 of the transistor 72.
Nun gelangt der Taktimpuls 23 der impulsgesteuerten Spannungsquelli''/' 3 an den Inverterkreis 4 und schaltet dort die Transistoren Vi und 76 an. da an den Sti'iiereli'klroden 14 und 17b/w den Elektroden 15 undThe clock pulse 23 of the pulse-controlled voltage source '' / '3 now arrives at the inverter circuit 4 and turns on the transistors Vi and 76 there. there on the Sti'iiereli'klroden 14 and 17b / w the electrodes 15 and
16 dieser !'ransistoren positives Potential vorliegt. Die IOIgC ist. daß der Ausgang 18. bei dem es sich um die Steuei elekliiulenkapa/itat eines Iraiisistois lies ersten Inverterkreises emri nachfolgenden Schieberegister stufe handeln kann, über die Iiansislorcn / ri und lh und ilen .Schallknoten N 3 aufgeladen wird. Wenn der I aklimpuls 23 beendet ist. schaltet der Transistor 7'5 ab aber der Transistor 76 bleibt eingeschaltet, da seine Stcuerclektrodenkapa/iläl etwa auf das Potential des T aktimpulses 22 aufgeladen ist und an das l'otential des Taktimpulses 23 vom Ausgang 18 her am Knoten N λ vorliegt. Die Informationsladung am Ausgang 18 entlädt sich also über den Transistor 7 h in das Massenpotential Wenn es sich bei dem Ausgang 18 um die der St.ei!Cre!i*kl.r'.»te 8 entt*nrPi'hiiniip Slruprrlrklrfwtr rinn nachfolgenden Registerstufe handelt, dann set/i sieb die beschriebene Arbeitsweise aufgrund des an diese Stuft gelangenden, dem Taktimpuls 20 entsprechender Faktimpulses, fort wie für die vorliegende Stuft beschrieben.16 of these! 'Transistors have a positive potential. The IOIgC is. that the output 18. which is the control elekliiulenkapa / itat of an Iraiisistois read first inverter circuit emri subsequent shift register stage can be charged via the Iiansislorcn / r i and lh and ilen .Schallknoten N 3. When the I aklimpuls 23 is ended. the transistor 7'5 switches off but the transistor 76 remains switched on because its Stcuerclektrodenkapa / iläl is charged approximately to the potential of the clock pulse 22 and is present at the potential of the clock pulse 23 from the output 18 at the node N λ . The information charge at the output 18 is thus discharged via the transistor 7 h into the ground potential. If the output 18 is that of the S t .ei! Cre! I * k l . r '. »te 8 e ntt * nrPi ' hi i niip Slruprrlrklrfwtr rinn the following register stage, then set / sie the described mode of operation based on the fact pulse that reaches this stage and corresponds to the clock pulse 20, continuing as described for the present stage.
Wenn die Signalquelle 9 auf Massenpotential bleibt entsprechend einer binaren Null, dann bleibt dci Transistor 7'2 des Inverterkreises 2 abgeschaltet, so daC am Lnde <'.s Taktimpulses 20 die Steuerelektrode 11 nur über die hohen Impedanzen der abgeschalteter Transistoren 71 und 7'2 an Massenpotential angc schlossen ist. Die Steucrclektrodcnkc-pazität dcsTransi stors 7 4 behält mithin ihre Ladung, die sie durch der Taktimpuls 20 erfahren hat. Durch den Taktimpuls 22 wird der Schallknotcn N 2. der an der SteuerelektrodeIf the signal source 9 remains at ground potential corresponding to a binary zero, then the transistor 7'2 of the inverter circuit 2 remains switched off, so that at the end of the clock pulse 20 the control electrode 11 is only via the high impedances of the switched off transistors 71 and 7'2 is connected to the mass potential angc. The Steucrclektrodcnkc-Capacity dcsTransi stors 7 4 consequently retains its charge, which it received from the clock pulse 20. The clock pulse 22 makes the sound node N 2. the one at the control electrode
17 des Transistors 7'6 liegt, unbedingt aufgeladen, unc wenn der Steuerimpuls 22 beendet ist, entlädt sich die ladung der Stcuerelektrodenkapazität des Transistor? 7'6 über den .Schaltknoten N 2 durch den Transistor TA in das Masscnpotcntial. weil der Transistor TA währenddessen eingeschalte! ist. Durch den Steuerim puls 23 lädt sich der Schaltknotcn /V3 über die Transistoren 7'5 und 7 6, die beide eingeschaltet sind auf und nachdem der Taktimpuls beendet ist. entlädi sich die an dem Knoten Λ/3 angeschlossene Steuerelek trodenkapazität des Ausganges 18 über den Knoten Nl und den Transistor 76. der auch nach dem F.nde de; Steuerimpulses 23 eingeschaltet bleibt.17 of the transistor 7'6 is absolutely charged, and when the control pulse 22 is ended, does the charge of the control electrode capacitance of the transistor discharge? 7'6 via the switching node N 2 through the transistor TA into the ground potential. because the transistor TA switched on during this time! is. As a result of the control pulse 23, the switching node / V3 is charged via the transistors 7'5 and 7 6, which are both switched on and after the clock pulse has ended. Entlädi the connected to the node Λ / 3 control electrode capacitance of the output 18 via the node Nl and the transistor 76. which also after the F.ende de; Control pulse 23 remains switched on.
In entsprechender Weise, wie im Falle, daß ein einei binären Eins entsprechender Signalimpuls von dei Signalquelle 9 an die Steuerelektrode gelangt, wird auch bei einer binären Null, also bei Massenpotential, an ^ei Steuerelektrode 8 in der Registerstufe 1 eine Invertie rung vorgenommen und dieser binäre Nullimpuli erscheint als Impuls am Ausgang 18, dessen Spannungs wert etwa dem des Taktimpulses 23 gleicht.In a corresponding manner, as in the case that a onei binary one signal pulse from the signal source 9 reaches the control electrode, is also with a binary zero, i.e. with mass potential, an ^ ei Control electrode 8 in the register stage 1 an inversion made and this binary zero pulses appears as a pulse at the output 18, the voltage value of which is approximately the same as that of the clock pulse 23.
Nach der Erfindung werden also mindestens dre lnverterkreise benötigt, um einen Bit vom Eingang zurr Ausgang durchlaufen zu lassen. Wenn man zum Beispie nur zwei Inverterkreise und zwei impulsbetriebenc Spannungsquellen Φ I und Φ 2 verwendet, dann wire eine Information, die am Knoten des zweiten Inverter.' gespeichert werden soll, durch einen Taktimpuls aus dei impulsgesteuerten Spannungswelle Φ 1 zerstört. Wenr nur die Inverterkreise 2 und 3 vorgesehen sind, kanr sich folgendes ergeben. Es sei angenommen, daß dei Schaltknoten N 2 aufgeladen ist und nach dem Ende de; Taktimpulses aus der impulsgesteuerten Spannungs quelle Φ 2 in diesem Zustand bleibt, und daß dif impulsgesteuerte Spannungsquelle Φ 1 erneut aktivierAccording to the invention, at least three inverter circuits are therefore required in order to let a bit pass from the input to the output. If, for example, only two inverter circuits and two pulse-operated voltage sources Φ I and Φ 2 are used, then information will be sent to the node of the second inverter. ' is to be saved, destroyed by a clock pulse from the pulse-controlled voltage wave Φ 1. If only inverter circuits 2 and 3 are provided, the following can result. It is assumed that the switching node N 2 is charged and after the end of the de; Clock pulse from the pulse-controlled voltage source Φ 2 remains in this state, and that dif pulse-controlled voltage source Φ 1 activate again
wird, um cine lnformai'iin in dm Inverter 2 /ι bringen. Hierdurch wird der Schaltknoten /Vl des Irii'ertets 2 aufgeladen miuI die Information, die in Γοππ einer Ladungsspeicherung an dein Schaltknoten N'l vorließt, fließt über den Transistor 74 auf Massenpou.'iilial ab. weil positives-Potential an der Steuerelektrode Π und am S"!iiillknciten N2 vorliegt. Wenn der Schültknoten /V 2 ai'f Masscnpotenii.il liegt, wird die Information nicht zerstört, dagegen wenn der Schaltknote ii N2 auf höheres Potential geladen ist, wird durch einen Taktimpuls aus der impulsgesteuerten .Spannungsquelle Φ 1 diese Information über den Transistor 74 in das Massenpotential entladen und damit gelöscht. Die vorliegende Erfindung ermöglicht es, daß eine Vielzahl von identischen Inverterkrcisen. die jeweils identische Transistoren aufweisen, in diesem Zusammenhang verwendet werden können, sie beruht darauf, daß die Schaltknoten der Inverter während der zugehörigen Taktimpulse unbedingt aufgeladen werden und während des Taktimpulsintervalls bedingt entladen werden, wobei Störung bzw. Löschung der durch dieii; Ladung niedergelegten Informationen in benachbarten Inverterkreisen durch Hinzufügen eines dritten Invtirterkreises und Taktintervalls vermieden wird. Wenn man sich nach diesem Konzept richtet, kann die an den ersten Inverterkreis angelegte Spannung nicht die zuvor eingegebene Information löschen. Die Erfindung ermöglicht es, die Fabrikation von Schieberegiisterstufen und damit von ganzen Schieberegistern wesentlich zu verr;nfachen und gelangt zu Schieberegistern, die sehr viel schneller betrieben werden können «ils solche bekannter Art. Auch ist die Verlustleistung gegenüber bekannten Schieberegistern wesentlich geringer. Bei bekannten Registerstufen ist ein Zweiphasenbetrieb möglich, aber dies erfordert zusätzlich Ubettragungs- oder Isolationstorschaltungen, die die Schieberegisterstufe verteuern und eine wesentlich größere Fläche des Halbleiterblättchens erfordern als Schaltungen nach der Erfindung und geringere Schallgeschwindigkeit und höhere Verlustleistungen als Schaltungen nach der Erfindung bedingen.is to bring cine lnformai'iin in dm inverter 2 / ι. As a result, the switching node / Vl of the Irii'ertets 2 is charged and the information that is available in Γοππ a charge storage to your switching node N'l flows through the transistor 74 to mass potential. because there is a positive potential at the control electrode Π and at the S "! iiillknciten N2 . If the switch node / V 2 is ai'f Masscnpotenii.il, the information is not destroyed, on the other hand, if the switch node ii N2 is charged to a higher potential, is This information can be discharged into the ground potential via the transistor 74 by a clock pulse from the pulse-controlled voltage source Φ 1 and thus deleted. It is based on the fact that the switching nodes of the inverters are unconditionally charged during the associated clock pulses and are conditionally discharged during the clock pulse interval, whereby interference or deletion of the information deposited by the charge in adjacent inverter circuits is avoided by adding a third inverter circuit and clock interval one after di According to this concept, the voltage applied to the first inverter circuit cannot erase the information previously entered. The invention makes it possible to significantly reduce the production of shift register stages and thus of entire shift registers ; nfold and arrives at shift registers which can be operated very much faster, usually of a known type. The power loss is also significantly lower compared to known shift registers. Two-phase operation is possible with known register stages, but this also requires transfer or isolation gate circuits, which make the shift register stage more expensive and require a much larger area of the semiconductor wafer than circuits according to the invention and lower sound speed and higher power losses than circuits according to the invention.
Nach F i g. 3 sind in der .Schieberegisterstufe 1 aus F i g. I die drei Transistoren 7Ί, 7'J und 7"5 durch drei r. Dioden Dl, D3 und D5 ersetzt. Da es sich bei Dioden um Elemente handelt, die, wenn sie vorwärtig vorgespannt sind, eine niedrigere Impedanz haben, dagegen wenn sie rückwärtig vorgespannt sind, eine hohe Impedanz haben, ergibt sich in Verbindung mit denAccording to FIG. 3 are in the .Shift register stage 1 from F i g. I replaced the three transistors 7Ί, 7'J and 7 "5 with three r . Diodes Dl, D 3 and D5. Since diodes are elements that have a lower impedance when they are forward biased, but when they are reverse biased, have a high impedance, results in connection with the
in impiilsgesteuerten Spannungsquellcn Φ I bis Φ 3 die gleiche Arbeitsweise wie bei Verwendung der Transistoren Tl, 7*3 und 7~5. Durch den Taktimpuls 20 aus der impulsgesteuerten Spannungsquelle Φ 1, wird der Knoten N 1 unbedingt in der gleichen Weise wie derin pulse-controlled voltage sources Φ I to Φ 3 the same mode of operation as when using the transistors T1, 7 * 3 and 7-5. By the clock pulse 20 from the pulse-controlled voltage source Φ 1, the node N 1 is necessarily in the same way as the
π Knoten N 1 aus F i g. 1 aufgeladen. Die Arbeitsweise der aus einer Diode und einem Feldeffekttransistor gebildeten Inverterkreise nach F i g. 3 ist im übrigen exakt die gleiche wie die der Inverterkreise nach Fig. 1. Die Quellenelektroden 7, 12 und 16 der Transistorenπ node N 1 from F i g. 1 charged. The mode of operation of the inverter circuits formed from a diode and a field effect transistor according to FIG. 3 is otherwise exactly the same as that of the inverter circuits according to FIG. 1. The source electrodes 7, 12 and 16 of the transistors
T2, 74 und 7*6 sind nach F i g. 3, wie gestrichelt eingezeichnet, über Leitungen 31, 32, 33 an Massenpotential angeschlossen. Diese Anschlüsse entsprechen einer abgeänderten Ausgestaltung, bei der die Leitfähigkeit der Dioden Di, D 3, D5 wesentlich größer sein muß als die des zugehörigen Transistors Γ2, 7"4 beziehungsweise Γ6, um sicherzustellen, daß der Knoten /VI, Λ/2 beziehungsweise Λ/3 sich aufladen kann, daß also die Steuerelektrodenkapazität beispielsweise des Transistors 7"4 während des Taktimpulses 20 unbedingt aufgeladen wird. Bei dieser abgeänderten Ausgestaltung ist die Ladung der Taktimpulse etwas größer als bei der nicht abgeänderten Ausgestaltung, die also nicht die Verbindungsleitung 31, 32, 33 aufweist, weil während der Taktimpulse Gleichstrom abfließen kann. Die Arbeitsweise kann bei dieser Abänderung aber noch schneller sein, bedingt durch die geringere Impedanz der Dioden, und der Oberflächenbereich des Halbleiterblättchens, der für eine Registerstufe benötigt wird, wird auf diese Weise noch kleiner. T2, 74 and 7 * 6 are shown in FIG. 3, as shown in dashed lines, connected to ground potential via lines 31, 32, 33. These connections correspond to a modified embodiment in which the conductivity of the diodes Di, D 3, D5 must be significantly greater than that of the associated transistor Γ2, 7 "4 or Γ6 to ensure that the node / VI, Λ / 2 or Λ / 3 can be charged, so that the control electrode capacitance, for example, of the transistor 7 "4 during the clock pulse 20 is unconditionally charged. In this modified embodiment, the charge of the clock pulses is somewhat greater than in the non-modified embodiment, which therefore does not have the connecting line 31, 32, 33 because direct current can flow away during the clock pulses. With this modification, however, the mode of operation can be even faster, due to the lower impedance of the diodes, and the surface area of the semiconductor wafer, which is required for a register stage, becomes even smaller in this way.
Hierzu 1 Blatt Zeichnungen1 sheet of drawings
Claims (5)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US83773969A | 1969-06-30 | 1969-06-30 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2029566A1 DE2029566A1 (en) | 1971-01-28 |
| DE2029566B2 DE2029566B2 (en) | 1977-11-24 |
| DE2029566C3 true DE2029566C3 (en) | 1978-07-13 |
Family
ID=25275280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2029566A Expired DE2029566C3 (en) | 1969-06-30 | 1970-06-16 | Shift register stage circuit |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US3648066A (en) |
| JP (1) | JPS511102B1 (en) |
| CA (1) | CA925953A (en) |
| DE (1) | DE2029566C3 (en) |
| FR (1) | FR2048037B1 (en) |
| GB (1) | GB1313869A (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3747064A (en) * | 1971-06-30 | 1973-07-17 | Ibm | Fet dynamic logic circuit and layout |
| US3935474A (en) * | 1974-03-13 | 1976-01-27 | Hycom Incorporated | Phase logic |
| DE2558287C2 (en) * | 1974-12-23 | 1983-07-28 | Casio Computer Co., Ltd., Tokyo | Information store |
| JPS6143015A (en) * | 1984-08-07 | 1986-03-01 | Toshiba Corp | Data delay storage circuit |
| DE4305119C2 (en) * | 1993-02-19 | 1995-04-06 | Eurosil Electronic Gmbh | MOS memory device for serial information processing |
| US8610183B2 (en) * | 2011-08-04 | 2013-12-17 | Texas Instruments Incorporated | Field controlled diode with positively biased gate |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3252009A (en) * | 1963-10-22 | 1966-05-17 | Rca Corp | Pulse sequence generator |
| US3497715A (en) * | 1967-06-09 | 1970-02-24 | Ncr Co | Three-phase metal-oxide-semiconductor logic circuit |
| US3524077A (en) * | 1968-02-28 | 1970-08-11 | Rca Corp | Translating information with multi-phase clock signals |
-
1969
- 1969-06-30 US US837739A patent/US3648066A/en not_active Expired - Lifetime
-
1970
- 1970-05-13 JP JP45040216A patent/JPS511102B1/ja active Pending
- 1970-05-21 CA CA083254A patent/CA925953A/en not_active Expired
- 1970-05-22 FR FR7018631A patent/FR2048037B1/fr not_active Expired
- 1970-06-16 DE DE2029566A patent/DE2029566C3/en not_active Expired
- 1970-06-30 GB GB3152770A patent/GB1313869A/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS511102B1 (en) | 1976-01-13 |
| CA925953A (en) | 1973-05-08 |
| US3648066A (en) | 1972-03-07 |
| FR2048037B1 (en) | 1974-02-01 |
| GB1313869A (en) | 1973-04-18 |
| DE2029566B2 (en) | 1977-11-24 |
| FR2048037A1 (en) | 1971-03-19 |
| DE2029566A1 (en) | 1971-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2759086C2 (en) | ||
| DE2222521C3 (en) | N-stage ring counter | |
| DE2225428C3 (en) | Inverter stage with a pair of complementary field effect transistors and a shift register constructed therewith | |
| DE2120627B2 (en) | LOGICAL CIRCUIT | |
| DE2751881A1 (en) | MONOLITHIC DIGITAL SEMI-CONDUCTOR CIRCUIT WITH SEVERAL BIPOLAR TRANSISTORS | |
| DE1462952B2 (en) | CIRCUIT ARRANGEMENT FOR THE REALIZATION OF LOGICAL FUNCTIONS | |
| DE2558549C3 (en) | Arrangement for regulating the potential in a MOS CCD memory | |
| DE1920077C2 (en) | Circuit arrangement for transferring charges | |
| DE1474388B2 (en) | SLIDING REGISTER STORAGE LEVEL WITH FIELD EFFECT TRANSISTORS | |
| DE2343128B2 (en) | R-S flip-flop circuit with complementary insulated gate field effect transistors | |
| DE2029566C3 (en) | Shift register stage circuit | |
| DE1011924B (en) | Circuit arrangement for shift registers using transistors | |
| DE3432418C2 (en) | Multiplier circuit for logic signals | |
| DE2144455A1 (en) | Buffer circuit | |
| DE2025857A1 (en) | Data storage circuit in the form of a two-phase shift register cell, very high operating speed and low power consumption | |
| DE1953478A1 (en) | Integrated logical circle | |
| DE2703317A1 (en) | CHARGE-COUPLED CORRELATOR ARRANGEMENT | |
| DE2705429A1 (en) | FET scanning pulse generator with low current consumption - has specified arrangement of five FET's per facsimile element | |
| EP0004870B1 (en) | Transversal filter with parallel inputs | |
| DE2038633C3 (en) | Dynamic logic circuit operated with clock pulses | |
| DE2442773A1 (en) | INTEGRATED MASTER-SLAVE FLIP-FLOP | |
| DE1938468C3 (en) | Dynamic circuit arrangement | |
| DE2063639C3 (en) | Link | |
| DE2262766C3 (en) | Impulse generator | |
| DE2042783A1 (en) | Logical circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| 8339 | Ceased/non-payment of the annual fee |