DE2140305A1 - Schieberegister mit Isolierschicht Feld effekttransistoren - Google Patents
Schieberegister mit Isolierschicht Feld effekttransistorenInfo
- Publication number
- DE2140305A1 DE2140305A1 DE19712140305 DE2140305A DE2140305A1 DE 2140305 A1 DE2140305 A1 DE 2140305A1 DE 19712140305 DE19712140305 DE 19712140305 DE 2140305 A DE2140305 A DE 2140305A DE 2140305 A1 DE2140305 A1 DE 2140305A1
- Authority
- DE
- Germany
- Prior art keywords
- channel
- gate circuit
- shift register
- inverter
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
- G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/096—Synchronous circuits, i.e. using clock signals
- H03K19/0963—Synchronous circuits, i.e. using clock signals using transistors of complementary type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Shift Register Type Memory (AREA)
Description
Dr. F. Zumsteln sen. - Dr. E. Assmann Df. R. KoeniQsberger - Dipl.-Phys. R. Holzbauer - Dr. F. Zumstein Jun.
PATENTANWÄLTE
BANKKONTO:
BANKHAUS H. AUFHÄUSER
8 MÜNCHEN 2,
4/Mt
TOKIO SHIBAURA ELECTRIC COMPAlTY LIMITED Kawasaki / Japan
Schieberegister mit Isolierschicht-Feldeffekttransistoren
Die Erfindung betrifft ein Schieberegister mit Isolierschicht-Feldeffekttransistoren
(insulated gate field effect transistors, IGFET) vom Anreicherungstyp (enhancement) und insbesondere
ein statisches Schieberegister, das sich für eine integrierte Schaltung eignet.
Das Ausmass, in welchem die Technik der integrierten Schaltung beim Bau von Schieberegistern der oben genannten Art verwendet
wird, wird im allgemeinen durch die folgenden drei Hauptgesichtspunkte bestimmt:
1. Vie stark wird der Leistungsverbrauch verringert?
2. Vie weit kann das Stromversorgungssystem vereinfacht
werden?
5« Vie symmetrisch ist die elektrische und ebenso die
räumliche Anordnung der IGFET's?
Fig. 1 zeigt ein typisches Beispiel eines bekannten statischen Schieberegisters, welches unter Verwendung der üblichen
Technik der integrierten Schaltungen hergestellt ist. Fig. 1.
zeigt nur die Anordnung eines Ein-Bit-Abschnittes dieses
Schieberegisters, wobei jeder halbe Bit-Abschnitt aus einem
209808/1740
• 2H0305
Paar von IGB1ET1S vom Anreiche rungs typ 1IP-IUT (oder 12P-12N)
besteht, welches einen p-Kanal und einen η-Kanal "besitzt. Die
Gates sind miteinander verbunden, um einen Eingangsanschluss I„ (oder I_) - zu bilden. Die Drains sind miteinander verbunden,
um einen Ausgangsanschluss 0- (oder 0 ) zu bilden. Veiter
sind die Sources der p-Kanal IGi1ET1S IIP und 12P dieser zwei
Paare 11P-11N und 12Ρ-12ΪΤ geerdet und die η-Kanal IGPET's HN
und 12N sind mit einer negativen Vorspannungsquelle -V verbunden, wodurch eine Schiebetorschaltung 11 der Vorwärtshälfte
und eine Schiebetorschaltung der Rückwärtshälfte gebildet wird, die komplementär zueinander sind.
Zwischen dem Eingangs anschluss I , denijwie später beschrieben
wird, die gewünschten Eingangsdaten zugeführt werden, um. dem Eingang If der Schiebetor/^haltung 11 der Vorwärtshälfte, zwischen
dem Ausgang 0~ der Vorwärtsschiebetorschaltung 11 und dem
Eingang I der Schiebetorschaltung 12 der Rückwärtshälfte, und zwischen dem Ausgang des Ein-Bit-Schieberegisters, d. h. dem
Ausgang 0 der Schiebetorschaltung der Rückwärtshälfte und dem
Eingang I~ der Schiebetorschaltung 11 der Vorwärtshälfte sind
ein p-Kanal-IGFET 13P und zwei n-Kanal-IGFET's 14N und 15N"
(im folgenden als "Kopplungs-IGFET's" bezeichnet) angeordnet,
wie in Pig. 1 gezeigt ist, deren Source-Drain-Strecken so geschaltet sind, dass sie erste, zweite und dritte Übertragungen
bewirken oder als Kopplungstorschaltungen verwendet werden. Die Substratelektroden der p-Kanal-IGPET' s HP, 12P und 13?
sind geerdet, und die Substratelektroden der n-Kanal-IGPET's
HF, 12N, 14N und 15N sind mit der negativen Vorspannungsquelle
-V verbunden. Die Torschaltung der ersten und zweiten Kopplungs-IGPET's 13P und 141T sind miteinander verbunden, um ein gemeinsames
Tor G-, (im folgenden als "erstes Takttor1' bezeichnet) zu
bilden, welchem Taktimpulse 0 zugeführt werden, wie später
beschrieben wird· Dem Tor G2 (im folgenden als "zweites Takttor"
bezeichnet) werden Taktimpulse 0 zugeführt, wie später beschrieben wird· In diesem Pail werden dem Eingangsanschluss
209808/1740
2U0305
I vorgewählte Eingangsdaten, die aus einer Reihe von binären logischen Werten "1" und "0" bestehen, wie in Fig. 2C gezeigt
ist, in einem Abstand zugeführt, der für eine Verschiebung von einem Bit erforderlich ist.
Dem ersten Takttor G1 werden Takt- oder Schiebeimpulse 0 zugeführt,
welche aus Impulsen einer geeigneten negativen Spannung, die einen binären logischen Wert "0" darstellen, und aus
Impulsen von normalerweise Erdpotential bestehen, die einen binären logischen Wert "1" darstellen und sich zwischen diesen
"0"-Impulsen befinden, wobei die Wiederholungsperiode V gleich
der Zeitdauer ist, die für eine Verschiebung von einem Bit erforderlich ist. Entgegengesetzt dazu werden dem zweiten Takttor
G Taktimpulse 0 zugeführt, die aus Impulsen von Erdpotential, welche einen binären Wert "1" darstellen, "and aus Impulsen
einer negativen Spannung bestehen, welche einen binären Wert "0" darstellen und sich zwischen den "1"-Impulsen befinden,
wobei die Wiederholungsperiode t gleich der Zeitdauer ist, die für eine Verscheibung von einem Bit erforderlich
Es soll nun die Wirkungsweise eines Schieberegisters beschrieben werden, welches in der in Fig. 1 gezeigten Weise angeordnet
ist, wobei auf das spezielle Zeitdiagramm Bezug genommen wird, welches in den Fig. 2A bis 2G angegeben ist.
Es werden zum Beispiel dem Eingangsanschluss I Daten zugeführt,
die durch einen binären Wert "0" der positiven Logik dargestellt werden. Wenn dem ersten Takttor G, der "0"-Impuls zugeführt
wird, der in den Taktimpulsen 0 enthalten ist, die in Fig. 2A
gezeigt sind, dann wird der erste Kopplungs-IGFET 13P eingeschaltet,
um eine Gate-Kapazität C^ zwischen dem Eingaug ϊ~ der
Schiebetorschaltung 11 der Vorwärtshälfte und ihrem Erdungspunkt plöztlich auf ein "0M-Niveau über den eingeschalteten
IGFET 13P aufzuladen (siehe Fig. 21l. Wenn das Aufladen auf das
209808/1740
2H0305 4 -
"O"-TTiveau bereits stattgefunden hat, wird dieser aufgeladene
Zustand beibehalten.). Da der p-Kanal-IGFET IIP der Schiebetorschaltung
der Vorwärtshälfte 11 kurzgeschlossen ist, wird der Ausgang 0f dieser Torschaltung 11 in den geerdeten Zustand
gebracht, d. h. in den Zustand "1" (siehe Fig. 2E). Wenn in diesem Zustand das Gate des zweiten Kopplungs-IGFET 14IT mit
einem "1"-Impuls versorgt wird, der in den Taktimpulsen 0 enthalten ist, die in ^ig. 2A gezeigt sind, dann wird dieser
IGFET 14N leitend gemacht, um eine Gate-Kapazität C zwischen
dem Eingang I der Schiebetorschaltung 12 der Rückwärtshälfte und ihrem Erdungspunkt plötzlich über diesen betätigten IGFET
14N zu entladen. (Siehe Fig. 2F. Wenn diese Kapazität bereits entladen ist, wird dieser Zustand beibehalten.) Da der Eingang
I der Schiebetorschaltung 12 der Rückwärtshälfte in den Zustand "1" gebracht ist und der n-Kanal-IGFET 12N dieser Torschaltung
12 kurzgeschlossen ist, wird daher der Ausgang 0
in den Zustand "0" gebracht. Daher wird der Eingangswert "0", der dem Eingangsanschluss I zugeführt wird, von dem Aüsgangsanschluss
0r einer Schieberegistereinheit nach einem Intervall
von einem Bit herausgeführt. In gleicher Weise wird der Eingangswert
"1", der dem Eingangsanschluss zugeführt wird, von
dem Ausgangsanschluss 0 nach einem Intervall von einem Bit erhalten.
In diesem Falle haben die ersten und zweiten Kopplungs-IGFET's
13P und 141T die Source-Drain-Strecken in Reihe zwischen die
Ausgänge der jeweiligen vorhergehenden Schiebetorschaltungen und die Eingänge der entsprechenden folgenden Schiebetorschaltungen
geschaltet, wodurch sie als eine Art von Schaltelementen für die Übertragungsausgänge von den vorhergehenden Schiebetorschaltungen
zu den Eingängen der folgenden Schiebetorschaltungen
unter Steuerung der Taktimpulse, die zu diesen Torschaltungen zugeführt werden, wirken. Im Gegensatz dazu hat der
dritte Kopplungs-IGFET 15H seine Source-Drain-Strecke parallel
zwischen den Eingang If der Schiebetorschaltung 11 der vorderen
209808/1740
Hälfte und den Ausgang O der Schiebetorschaltung 12 der rückwärtigen
Hälfte geschaltet, wobei er stets die gleiche Phase hat, wie aus Pig. 2 zu sehen ist. Dem Gate Gp des dritten Kopplungs-IGFET's
15ΪΤ wird ein "1"-Impuls zugeführt, der in den
Taktimpulsen 0 enthalten ist, wie in Fig. 2B gezeigt ist, um
diesen leitend .zu 'machen, wodurch der Zustand des -Ausgangsanschluss
es C) positiv zu fern Eingangs anschluss I~ zurückgelcoppelt
wird. Der resultierende Zustand dieses Eingangsanschlusses If
wird stets in der Form eines Gleichstromes für den Bit-Abschnitt aufrecht erhalten, wodurch das Schieberegister als ein
Schieberegister vom sogenannten statischen Typ arbeitet.
Bei dem in Fig. 1 gezeigten bekannten Schieberegister sind die Schiebetorschaltungen der jeweiligen IFaIften aus einem Paar
von IGFET's mit einem p-Kanal und einem η-Kanal gebildet, die
komplementär zueinander angeordnet sind, so dass im Vergleich zu irgendeinem früheren Typ, bei welchem die"'Schiebetorschaltung
IGFET's enthält, die als Lastwiderstand wirken, das Schieberegister
der Fig. 1 tatsächlich die Vorteile hat, dass nicht nur der Leistungsverbrauch verringert wird, sondern dass auch
die Symmetrie der elektrischen und räumlichen Anordnung der IGFET's als Ganzes verbessert ist, da die oben genannten Kopplungs-IGFET's
13P, 14N und I5N enthalten sind, jedoch die elektrische
und räumliche Anordnung der IGFET's insgesamt bleibt immer noch merklich unsymmetrisch, was die Nachteile zur Folge
hat, dass nicht nur- eine kompakte Anordnung der IGFET's verhindert
wird, sondern ebenso auch ihre ebene Anordnung.
Wird angenommen, dass in allgemeinen eine Schwellenspannung von
4 Volt (absolut) an die Gates der IGFET's für den Betrieb angelegt
werden sollen (dies trifft sowohl für die p- als ai""oh
die n-Kanal-IGFET's zu), ist er erforderlich, die Gates mit
einer Spannung von etwa dem Doppelten der Schwellenspannung, d. h. etwa 8 Volt, zu versorgen und die Vorspannungsquelle mit
einer Spannung von etwa dem 2,5^fachen dieser Schwellenspannung»
209808/1740
2H0305
d. h. etwa 10 Volt, um den IGE1ET in einem Sättigungszustand
zu betreiben.
In der Schaltungsanordnung der Fig. 1 zeigen die Kopplungs-IGFET's
13P, IAH und 15N jedoch den später zu beschreibenden
Source-Folger-Zustand (oder Rück-Gate-Vorspannungszustand).
Mit Bezug auf den zweiten Kopplungs-IGFET 14N wird, wenn der
p-Kanal-IGFET IIP der Schiebetorschaltung 11 der vorderen
Hälfte kurzgeschlossen ist und dem Gate G-, ein "1"-Inipuls zugeführt
wird, der in den Taktimpulsen 0 der Fig. 2B enthalten ist, um diesen zwei ten Kopplungs-IGFET 14-N zu betätigen,
dem Eingang I der Schiebetnrschaltung 12 der rückwärtigen Hälfte nicht das gewünschte Erdpotantial zugeführt, sondern eine
Spannung, die um ein solches Mass verringert ist, wie es der Schwellenspannung dieses —,reiten Kopplungs-IGFET1 s 14N entspricht.
Demgemäss muss die Eingangs-Gate-Spannung für den Sättigungsbetrieb der Kopplungs-IGFET' s 13P, 14-N und I5N auf
etwa das Zweifache der vorher genannten 8 Volt erhöht werden, d. h. auf etwa 16 Volt. Das Schieberegister der Fig. 1 erfordert
zwei Arten von Spannungen, nämlich -10 Volt für die negative Vorspannungsquelle -V und -16 Volt für eine Quelle von
Taktimpulsen, und ist daher vom Standpunkt einer wirkungsvollen Ausnutzung der Technik der intergrierten Schaltungen nicht vorteilhaft.
Wenn die negative Vorspannungsquelle -V die gleiche
Spannung von -16 Volt wie die Quelle der Taktimpulse haben kann, dann kann eine einzige Spannungsquelle verwendet werden. Dies
vergrössert jedoch unnötigerweise den Leistungsverbrauch und ist daher für die meisten Anwendungen der Technik der integrierten
Schaltungen in gleicher Weise ungünstig.
Die Erfindung hat zur Aufgabe, die oben genannten Nachteile zu beseitigen und ein statisches Schieberegister mit IGFET's zu
schaffen, welches sich besonders für integrierte Schaltungen eignet, welches nicht nur die Verwendung einer einzigen' Spannungsquelle
ohne eine wesentliche Vergrösserung des nutzlosen
209808/1740
2U03D5 - 7 -
leistungsvcrbrauclies ermöglicht, sondern auch die "bestmögliche
Symmetrie der gesamten elektrischen und räumlichen Anordnung der IGFET's erreicht.
Erfindungsgemäss .wird ein statisches Schieberegister mit
IGPET1S geschaffen, welches aus einer Vielzahl von Schieberegistereinheiten
gebildet ist, die in Reihe zueinander geschaltet sind, wobei eine der zwei Hälften jeder' dieser Schieberegistereinheiten
eine Hauptschiebetorschaltung umfasst, die einen Ilauptschiebetorschalutngsabschnitt mit einem Tor,
welchem vorgewählte Daten, die aus einer Reihe von binären Werten "1" und "0" bestehen, und einen Takttorschaltungsabschnitt
mit einem Tor einschliesst, welchen Taktimpulse zugeführt werden, eine Umkehrstufe (inverter), die in Reihe zu
dem Ausgang des Hauptschiebetorschaltungsabschnittes geschaltet ist, und eine Hilfsschiebetorschaltung, die einen Schiebetorschaltungsabschnitt,
dessen Eingang an den Ausgang des Inverters gekoppelt und dessen Ausgang an den Eingang des Inverters
gekoppelt ist, und einen Takttorschaltungsabschnitt
mit einem Tor einschliesst, welchem Taktimpulse mit einer Phase zugeführt werden, die der der Taktimpulse für den Haupttakttorschal
tungsabschnitt entgegengesetzt ist, und wobei die
andere Hälfte der Schieberegistereinheit wenigstens eine Haupt- Λ
schiebetorschaltung umfasst, die im wesentlichen den gleichen
Aufbau hat wie die andere Schieberegistereinheitshälfte, wobei dieser Hauptschiebetorschaltungsabschnitt und Takttorschaltungsabschnitt,
der Inverter, der Hilfsschiebetorschaltungsabschnitt
und der Takttorschaltungsabschnitt alle aus paarweisen IGFET's"
bestehen, wobei jeder einen p-Kanal und einen η-Kanal besitzt,
und in komplementärer Beziehung geschaltet sind.
Die Erfindung wird im folgenden in Ausführungsbeispielen genauer anhand der beigefügten Zeichnung erläutert.
Fig. 1 ist ein Schaltungsdiagramm eines typischen Beispie-
209808/1740
les eines statischen Schieberegisters mit IGFET's nach dem
bekannten Stand der Technik.
Fig. 2 zeigt im einzelnen die Betriebszeitsteuerung der verschiedenen
Abschnitte der Schaltung der Fig. 1.
Fig. 3 ist ein schematisches Schaltungsdiagramm eines statischen Schieberegisters mit IGFET's nach einer Ausführungsform der Erfindung.
φ Fig. 4 zeigt im einzelnen die Schaltungsanordnung jeder
Schieberegistereinheit der Fig. 3·
Fig. 5A "bis 5M zeigen im einzelnen die Zeitsteuerung im Betrieb
der verschiedenen Abschnitte der Schaltung der Fig. 4.
Fig. 6 bis 8 sind Schaltungsdiagramme von statischen Schieberegistern
mit IGFET's gemäss anderen Ausführungsformen der Erfindung.
Fig. 9 ist ein schematisches Schaltungsdiagramm einer Abwandlung
der Fig. 3.
Fig. 1OA bis 1OM zeigt im einzelnen die betriebliche Zeitsteuerung
der verschiedenen Abschnitte der Schaltung der Fig. 9<
Fig. 11 bis 13 sind schematische Schaltungsdiagramme von anderen Abwandlungen der Fig. 3·
Fig. 3 ist ein schematisches Schaltungsdiagramm eines Schieberegisters
gemäss einer Ausführungsform der Erfindung. Gemäss
dieser Aus führungsform sind Schieberegistereinheiten 201, 202...
2On, die die gleiche später zu beschreibende Schaltungsanordnung
besitzen, in einer Anzahl in Reihe geschaltet, die der gewünschten Anzahl von Bits entspricht. Unter Bezugnahme auf die
209808/1740
Schaltungsanordnung allein der Schieberegister-einheit 201 der
ersten Stufe haben die Bit-Abschnitte der vorderen und hinteren Hälfte die gleiche Schaltungsanordnung. Die jeweiligen halben
Bit-Abschnitte umfassen Hauptschiebetorschaltungen 23 und 24, um die später -zu beschreibenden Eingangsdaten, die aus einer
Reihe von binären Werten "1" und 11O" bestehen, und zu den Eingängen 21 und 22 zugeführt werden, unter Steuerung der später
zu beschreibenden gepaarten Taktimpulse 0-, - 0-, und 0o 0~n,
die mit entgegengesetzter Phase zugeführt werden, zu den geweiligen Ausgängen 25 und 26 zu leiten, Inverter 27 und 28,
die in Reihe zu den Ausgängen 25 und 26 der Hauptschiebetorschaltungen 23 und 24- geschaltet sind, und Hilfsschiebetorschaltungen
29 und 30, die parallel zwischen die Eingangs- und Ausgangsanschlüsse der entsprechenden Inverter 27 und 28 so
geschaltet sind, dass sie die Ausgänge von den entsprechenden Hauptschiebetorschaltungen 23 und 24- in. der Form von Gleichstrom
pro Bit-Abschnitt unter Steuerung dieser gepaarten Taktimpulse 0, - 0η und 0p - 0p aufrecht zu erhalten, wodurch
bewirkt wird, dass die Hauptschiebetorschaltungen 23 und 24 statisch arbeiten. Alle genannten Hauptschiebetorschaltungen,
Inverter und Hilfsschiebetorschaltungen werden aus gepaarten IGFET's vom p- und n-Kanal-Typ gebildet, die komplementär geschaltet
sind.
Fig. 4- stellt im einzelnen die Schaltungsanordnung der verschiedenen
Abschnitte der ersten Schieberegistereinheit 201 dar, die in Fig. 3 gezeigt ist. Die Hauptschiebetorschaltungen 23
und 24 umfassen Schiebetorschaltungsabschnitte 231 und 241,
die aus gepaarten IGFET's 231P - 231N und 241P - 241N vom Anreicherungstyp
bestehen und einen p-Kanal und einen η-Kanal haben,
wobei die Gates dieser IGFET's gemeinsam mit den entsprechenden Eingangsanschlüssen 21 und 22 und ihre Drains gemeinsam
mit den entsprechenden Ausgangsanschlussen 25 und 26 verbunden
sind. Weiter umfassen sie.Takttorschaltungsabschnitte
232 und 242, die in gleicher Weise aus gepaarten IGFET's vom
209808/1740
2U0305 - ίο—
Anreicherungstyp 232P - 232N und 242P - 242N bestehen, bei denen
die Drains der ρ -Kanal -I GEET' s 232P und 242P mit den Sources
der p-Kanal-IGFET's 231P und 241P der Hauptschiebetorschaltungsabschnitte
231 und 24-1 verbunden sind, und wobei die Sources dieser p-Kanal-IGFET·s 232P und 242P geerdet sind, und
wobei die Drains der n-Kanal-IGFET's 232N und 24-2N _mit den
Sources der η-Kanal-IGFET1s 231N und 24-1N der Schiebetorschaltungsabschnitte
231 und 24-1 verbunden sind und die Sources dieser n-Kanal-IGFET's 232N und 24-2N mit einer negativen Vorspannungsquelle·
-V verbunden sind.
Die Substratelektroden der p-Kanal-IGFET1s sind alle geerdet,
und die der n-Kanal-IGFET's sind alle mit der negativen Vorspannungsquelle
-V verbunden.-
In diesem Falle werden dem Eingangsanschluss 21 vorgewählte Eingangsdaten, die aus einer Reihe von binären Werten "1" und
"0" bestehen, wie in Fig. 5E gezeigt ist, mit einem Zeitintervall
f zugeführt, das für eine Verseheibung von einem Bit
erforderlich ist.
Dem Gate G,, des n-Kanal-IGFET's 232ΪΤ des Takttorschaltungsabschnittes
232 der vorderen Hälfte werden Taktimpulse (oder Schiebeimpulse) 0lt)i die aus Impulsen von normalerweise Erdpotential,
die einen binären Wert "1" darstellen, und aus Impulsen von einer geeigneten negativen Spannung bestehen, die
einen binären Wert "0" darstellen und sich zwischen den "1"-Impulsen befinden, mit einer Wiederholungsperiode T zugeführt,
die gleich der Zeitdauer ist, die für eine Ein-Bit-Verschiebung erforderlich ist, die in Fig. 5-A. gezeigt ist, und dem
Gate G12 des p-Kanal-IGFET's 232P des Takttorschaltungsabschnittes
232 werden Taktimpulse 0-, zugeführt, die eine umgekehrte
Phase haben wie die oben genannten Taktimpulse 0lO» wie in
Fig. 5B gezeigt ist.
209808/1740
2H03.05
- li -
Dem Gate G,-, des η-Kanal-IGFET's 242N des Takttorschaltungsabschnittes
242 der hinterm Hälfte v/erden Taktimpulse 02 zugeführt,
die aus Impulsen Yon Erdpotential, welche einen binären Wert "1" darstellen, und aus Impulsen einer geeigneten
negativen Spannung bestehen, die .einen binaren Wert 11O" darstellen
und sich zwischen den "1"-Impulsen befinden, mit einer
Wiederholungsperiode T , die gleich der Zeitlänge ist, die für
eine Ein-Bit-VerSchiebung erforderlich ist, wie in Fig. 5C gezeigt
ist, und dem Gate G1^ des p-Kanal-IGFET·s 24-2P dieses
Takttorschaltungsabschnittes 24-2 werden Taktimpulse 0~ zugeführt, deren Phase umgekehrt zu der der oben genannten Taktimpulse 0οΌ ist, wie in Fig. 5D angezeigt ist. Es ist daraus klar, dass die gepaarten p- und n-Kanal-IGFET's 231P - 231N
und 241P - 24IxT, die die Hauptschiebetorschaltungsabschnitte 231 und 241 bilden, und die gepaarten p- und n-Kanal-IGFET's 232P - 232N und 242P - 242ΪΤ," die die Takttorschaltungsabschnitte 232 und 242 bilden, jeweils komplementär zueinander geschaltet sind·
Takttorschaltungsabschnittes 24-2 werden Taktimpulse 0~ zugeführt, deren Phase umgekehrt zu der der oben genannten Taktimpulse 0οΌ ist, wie in Fig. 5D angezeigt ist. Es ist daraus klar, dass die gepaarten p- und n-Kanal-IGFET's 231P - 231N
und 241P - 24IxT, die die Hauptschiebetorschaltungsabschnitte 231 und 241 bilden, und die gepaarten p- und n-Kanal-IGFET's 232P - 232N und 242P - 242ΪΤ," die die Takttorschaltungsabschnitte 232 und 242 bilden, jeweils komplementär zueinander geschaltet sind·
Bei den Invertern 27 und 28 sind die Sources der p-Kanal-IGFET's
27P und 28P direkt geerdet und die-Sources der n-Kanal-IGFET
's 27N und 28IT direkt mit der negativen Vorspannungsquelle
-V verbunden, aber im übrigen haben sie die gleiche Anordnung wie die Schiebetorschaltungsabschnitte 231 und 241. Wie die
gepaarten IGFET's 231P - 2311T und 241P - 241N sind die gepaarten IGFET's 27P -27N und 28P - 28N, die diese Inverter und 28 bilden, komplementär geschaltet.
gepaarten IGFET's 231P - 2311T und 241P - 241N sind die gepaarten IGFET's 27P -27N und 28P - 28N, die diese Inverter und 28 bilden, komplementär geschaltet.
Bei den Hilfsschiebetorschaltungen 29 und 30 sind die Eingangsanschlnsso
ihre Schiebetorschaltungsabschnitte 291 und 301 mit den Ausgangsanschlüssen der entsprechenden Inverter 27 und
verbunden und die Ausgangsanschlüsse dieser HilfsschiebetorschaltungBabschnitte 291 und 3OI sind mit den Eingangsanschlüssen
der entsprechenden Inverter 27 und 28 verbunden. Taktim-
209808/1740
2 UO 3.0 5
pulse werden den Takttorschaltungsabschnitten 292 und 302 der
genannten Hilfsschiebetorschaltungen 29 und JO genau umgekehrt
zu dem Fall der Takttorschaltungsabschnitte 232 und 242
der Hauptschiebetorschaltungen 23 und 24 zugeführt, d. h. den Gates der η-Kanal-IGFET's 292N und 302N dieser Hilfstakttorschaltungsabschnitte
292 und 302 v/erden die gleichen Taktimpulse zugeführt wie die, die den Gates der p-Kanal-IGFET·s
232P und 242P der Takttorschaltungsabschnitte 232 und 242 der Hauptschiebetorschaltungen 23 und 24 zugeführt werden,.und den
Gates der p-Kanal-IGFET's 202P und 302P dieser Hilfsschiebetorschaltungsabschnitte
292 und 302 werden die gleichen Taktimpulse zugeführt wie die, die den Gates der n-Kanal-IGFET's
232N und 242N der Takttorschaltungsabschnitte 232 und 242 der
Hauptschiebetorschaltungen 23 und 24 zugefürht werden. In den übrigen Beziehungen haben die Hilfsschiebetorschaltungen 29
und 30 den gleichen Aufbau wie die Hauptschiebetorschaltungen
23 und 24. So sind die gepaarten IGEET's 291P - 291N, 292P 292F,
3O1P - 301N und 302P - 302N dieser Hilfsschiebetorschaltungen
29 und 30 jeweils komplementär geschaltet.
Es soll nun die Wirkungsweise eines Schieberegisters, das wie in Fig. 4 gezeigt angeordnet ist, gemäss einer Ausführungsform der Erfindung beschrieben werden, wobei im einzelnen auf
die ZeitSteuerungsdiagramme der verschiedenen Schaltungsabschnitte
Bezug genommen wird, die in den Fig. 5A bis 5M gezeigt
sind.
Wenn dem Eingangsanschluss 21 Daten zugeführt werden, die durch einen binären Wert "0" der positiven Logik dargestellt werden,
der in Fig. 5E gezeigt ist, dann wird eine Gate-Kapazität C,
entladen, die zwischen dem Eingangsanschluss und dem Erdungspunkt des Hauptschiebetorschaltungsabschnittes 231 der vorderen
Hälfte überwiegt. Wenn unter dieser Bedingung dem Gate des n-Kanal-IGFET's 232N des Haupttakttorschaltungsabschnittes 232
der vorderen Hälfte ein "0"-Impuls zugeführt wird, der in den Im-
209a08/1740
2U0305
pulsen 0-, der Fig. 5A enthalten ist, wird der n-Kanal-lGFET
231ΪΓ des Hauptschiebetorschaltungsabschnittes 231 zusammen
mit dem IGFET 232F leitend gemacht, was bewirkt, dass der Ausgangsanschluss
25 der Hauptschiebetorschaltung 23 in den Zustand
"1" gebracht wird (siehe Fig. 5F). Als Folge davon wird
die Gate-Kapazität C^, die zwischen dem Eingangsanschluss und
dem Erdungspunkt des Inverters 27 der vorderen Hälfte überwiegt,
auf eine Spannung entspredi end einem binären Wert "1" aufgeladen,
wodurch der p-Kanal-IGFET 273? des Inverters 27 eingeschaltet
wird und demzufolge der Ausgangsanschluss in den Zustand "0" gebracht wird (siehe Fig. 5G). Als Folge davon wird "
eine Gate-Kapazität C^, die zwischen dem Eingangsanschluss und
dem Erdungspunkt des Schiebetorschaltungsabschnittes 24-1 der
hinteren Hälfte überwiegt, auf "0" entladen. Wenn in diesem Zustand dem Gate G15 des η-Kanal-IGFET's 242N des iakttorschaltungsabschnittes
242 der hinteren Hälfte ein "0"-lmpuls zugeführt wird, der in den Taktimpulsen 02Ό enthalten ist, wie
in Fig. 5C gezeigt ist, dann wird der IGFET 24-2N und demzufolge
der n-Kanal-IGFET 241ΪΤ des Schiebetorschaltungsabschnittes
241 eingeschaltet, um den Ausgangsanschluss der Schiebetorschal tung 24 der hinteren Hälfte in den Zustand "1" zu bringen
(siehe Fig. 5H). Demgemäss wird eine Gate-Kapazität CL, die
zwischen dem Eingangsanschluss und dem Erdungspunkt des Inver- ^
ters 28 der hinteren Hälfte überwiegt, auf "1" aufgeladen, wodurch der p-Kanal-IGFET 28P des Inverters 28 der hinteren
Hälfte eingeschaltet wird und demzufolge der Ausgangsanschluss dieses Inverters, d. h. der Ausgangsanschluss der entsprechenden
Schieberegistereinheit 20, in den Zustand "0" gebracht wird (Fig. 51)· Daher wird der Eingangswert, der dem Eingangsanschluss 21 dieser Schieberegistereinheit 20 zugeführt wird,
nach einem Ein-Bit-Intervall zu deren Ausgangsanschlusr. geleitet.
Wenn der Ausgangsanschluss des Inverters 27 der vorderen Hälfte
in den Zustand "0" gebracht wird (der Eingangsanschluss stellt
209808/1740
2H0305
den Zustand "1" dar), dann wird eine Gate-Kapazität Cj- entladen,
die zwischen dem Eingangsanschluss und dem Erdungspunkt
des Hilfsschiebetorschaltungsabschnittes 291 der vorderen Hälfte überwiegt (siehe Pig. 5J)- Wenn in diesem Zustand dein Gate
des n-Kanal-IGFET's 292N des Takttorschaltungsabschnitts 292
der vorderen Hälfte ein "O"-Impuls zugeführt wird, der in den
Taktimpulsen 0, enthalten ist, wie in J1Xg. 5B gezeigt ist,
dann wird der IGIET 292N und demzufolge der n-Kanal-IGFET 291N
des Hilfsschiebetorschaltungsabschnittes 291 eingeschaltet, wodurch
"bewirkt wird, dass der Ausgangsanschlusö der Hilfsschiebetorschaltung
29 der vorderen Hälfte in den Zustand "1" gebracht wird (siehe Fig. 5*0· Wenn daher dem Eingangsanschluss
21 der Schieberegistereinheit 20 der Wert "O" zugeführt wird, hält die Hilfsschiebetorschaltung 29 der vorderen Hälfte den
Ausgangsanschluss der Hauptschiebetorschaltung 22 der vorderen Hälfte, nämlich den Eingangsanschluss des Inverters 27 der vorderen
Hälfte, in der Form eines Gleichstromes, wodurch die Schieberegistereinheit der vorderen Hälfte für ihren statischen
Betrieb geregelt wird. Die genannte Beziehung trifft ebenfalls für den Fall zu, wenn dem Eingangsanschluss 21 dieser Schieberegistereinheit
20 der Wert "1" zugeführt wird.
Wenn der -^usgangsanschluss des Inverters 28 der rückwärtigen
Hälfte in den Zustand "0" gebracht wird (der Eingangsanschluss stellt den Zustand "1" dar), dann wird eine Gate-Kapazität Cg
entladen, die zwischen dem Eingangsanschluss und dem Erdungspunkt des Hilfsschiebetorschaltungsabschnittes 301 der rückwärtigen
Hälfte überwiegt (siehe Fig. 5^)· Wenn in diesem Zustand
dem Gate des n-Kanal-IGFET's 3O2N des Takt borschaltungsabschnittes
302 der rückwärtigen Hälfte ein "0"-Impuls zugeführt
wird, der in den Taktimpulsen 0^n enthalten ist, wie in
Fig. 5D gezeigt ist, dann wird der IGFET 302N und demzufolge
der n-Kanal-IGFET 301N des Hilfsschiebetorschaltungsabschnittes
301 leitend gemacht, wodurch der Ausgangsanschluss der Hilfsschiebetorschaltung 30 der rückwärtigen Hälfte in den Zustand
209808/1740
2U0305
Il T tt
1" gebracht wird (siehe Fig.
Ebenso wie die Hilfsschiebetorschaltung 29 -der vorderen Hälfte
hält daher die Hilfsschiebetorschaltung 30 der rückwärtigen
Hälfte den Ausgangsanschluss der Hauptschiebetorschaltung 24-dcr
rückwärtigen Hälfte, .d. h. den Eingangsanschluss des Inverters 28 der rückwärtigen Hälfte in der Form eines Gleichstromes
für ein Ein-BitrIntervall der Eingangsdaten, wodurch
die Schieberegistereinheit der rückwärtigen Hälfte für ihren statischen Betrieb geregelt wird.
Venn dem Eingangsanschluss 21 der Schieberegistereinheit 20 der Wert "1" zugeführt wird, ist die Beziehung der eingeschalteten
IGFET's der Hauptschisbetorschaltungen, der Inverter und
der Hilfsschiebetorschaltungen genau umgekehrt zu dem Fall,
bei dem diesem Eingangsanschluss der Wert "O" zugeführt wird, d. h. die p-Kanal-IGFET's werden anstelle der n-Kanal-IGFET's
leitend gemacht oder umgekehrt. In anderer Hinsicht führt die Schieberegistereinheit 20 denselben Vorgang aus wie im Falle
dieses "O"-Wertes. Daher wird der "1"-Wert, der dem Eingangsanschluss der Schieberegistereinheit 20 zugeführt wird, zu
deren Ausgangsanschluss nach einem Ein-Bit-Intervall geleitet.
Das erfindungsgemässe Schieberegister, das wie oben beschrieben
aufgebaut ist, enthält keine Kopplungs-IGFET·s, welche sowohl
die elektrische als auch die räumliche Anordnung der IGFET's in unerwünschter Weise unsymmetrisch machen, sondern
umfasst paarweise IGFET's vom Anreicherungstyp, die jeweils einen p-Kanal und einen η-Kanal besitzen und komplementär geschaltet
sind, wodurch es möglich wird, wie aus Fig. 4 zu sehen ist, die IGFET's elektrisch und ebenso räumlich in einem
ideal symmetrischen Muster anzuordnen, das den Vorteil bietet,
dass eine möglichst kompakte Anordnung der IGFET's möglich wird.
209808/1740
Weiter muss infolge des Fehlens der oben genannten Kopplungs-IGPET's,
welche einen Source-Folger-Zustand aufweisen, die Gate-Spannung für den Sättigungsbetrieb der IGEET's nur etwa
8 Volt betragen, wenn deren Schwellenspannung zu etwa 4 Volt gewählt wird, was'es möglich macht, die Spannung der negativen
Vorspannungsquelle -V auf etwa 10 Volt zu setzen.
Veiter kann mit dem erfindungsgemässen Schieberegister die
Spannung der negativen Vorspannungsquelle -V gleichzeitig als Spannungsquelle des "Ö"-Teiles der Taktimpulse 0lO» ^in* ^2υ
und 0pn verwendet werden (für den "1"-Teil wird das Erdpotential
verwendet), wodurch die Verwendung eines einzigen Spannungsversorgungssystems erleichtert wird.
Ein Schieberegister gemäss der Ausführungsform der Fig. 4 ist
noch darin nachteilig, dass, wenn versucht wird, die Hauptschiebetorschaltungsabschnitte
231 und 241 und die Hilfsschiebetorschaltungsabschnitte
291 und 301 allein durch Signale zu steuern, die deren Gates zugefürht werden, dass die eine Gruppe
der p- und η-Kanal-IGFET's von einem unbetätigbaren in
einen betätigbaren Zustand und die andere Gruppe dagegen von betätigbaren in einen unbetätigbaren Zustand gebracht wird,
mit dem Ergebnis, dass während des Umschaltvorganges beide die p- und die η-Kanal-IGFET's gleichzeitig einen betätigbaren
Augenblick haben. Wenn jedoch die p- und η-Kanal-IGFET's der
Haupt- und Kebenschiebetorschaltungsabschnitte durch die entsprechenden
Takttorschaltungsabschnitte 232, 242, 292 und 302
gesteuert werden, wird verhindert, dass die gepaarten p- und n-Kanal-IGFET's nicht nur dieser Takttorschaltungsabschnitte,
sondern auch der Haupt- und Nebenschiebetorschaltungsabschnitte
im gleichen Augenblick in einen betätigbaren Zustand gebracht
werden, wie oben beschrieben wurde, wodurch es stets möglich wird, eine Gruppe von IGFET1 s in einen entgegengesetzten Zustand
zu der anderen unter Steuerung der Taktimpulse, die den
209808/1740
Takttorschaltungsabschnitten zugeführt werden, umzukehren, d.
h. durch das sogenannte Taktsynchronisationssystem. Jedoch brauchen nur die Inverter 27 und 28 der Fig. 4 Takttorschaltungsabschnitte
und werden demzufolge durch ein Synchronisationssystem ohne Takt betätigt. Gemäss der Ausführungsform der
Fig. 6 sind daher die Inverter 27 und 28 mit Takttorschaltungsabschnitten
272 und 282 versehen, die denselben Aufbauuhaben wie die Takttorschaltungsabschnitte 232 und 242 der Hauptschiebetorschaltungen
23 und 24, d. h. die aus paarweisen "
IGFET's 272P - 272F und 282P - 282ΪΤ bestehen, welche jeweils
einen p-Kanal und einen η-Kanal haben und komplementär geschaltet
sind, so dass sie durch das Taktsynchronisationssystem wie die Haupt- und Hilfsschiebetorschaltung betätigt werden.
Während die Schieberegister der Fig. 4 und 6 so gebaut sind,
dass sie mit einem einzigen Eingang betätigt werden, haben die der Fig. 7 und 8 HA1TD/NOR- und NOB/FAND-Funktionen, so dass
sie mit mehrfachen Eingängen betätigt werden (der Kürze halber sind nur zwei Eingänge eingezeichnet).
In Fig. 7 umfasst eine Schiebetorschaltung 23A der vorderen ^
Hälfte einen p-Kanal-IGFET 4OP, desses Drain-Source-Strecke
parallel zu der des IGFET's 231P geschaltet ist, und weiter
einen n-Kanal-IGFET 4ON, dessen Drain-Soürce-Strecke in Reihe
zwischen die Source des IGFET's 231ΪΓ und die Drain des IGFET's
232ΪΤ geschaltet ist. Dem gemeinsamen Gate dieser IGFET's 4OP
und 40N werden Eingangswerte (als B bezeichnet) zugeführt, die aus einer Reihe von binären Werten "1" und "O" ähnlich den
Eingangswerten (als A bezeichnet), die dem Eingangsanschluss 21 zugeführt werden, bestehen·
Die Beziehung zwischen dem Ausgang (als 0 bezeichnet), der vor
dem Ausgangsanschliiss der Schiebetorschaltung 23A der vorderen
Hälfte der Schieberegistereinheit der Fig. 7 erhalten wird,
209808/1740
2U03.05
und den genannten zwei Eingängen A und B ist in Wahrheitswerten
in den Tabellen 1 und 2 im folgenden mit Bezug auf je weils die positive und negative Logik angegeben.
Tab. 1 (NAND) | A | B | O (positive Logik) |
O | O | 1 | |
O | 1 | - 1 | |
1 | O | 1 | |
1 | 1 | 0 |
Tab. | B | 0 | 2 (NOR) | Logik) | |
A | 0 | (negative | |||
0 | 1 | 1 | |||
0 | 0 | 0 | |||
1 | 1 | 0 | |||
1 | 0 | ||||
.Demgemäss hat die Schieberegistereinheit der Fig. 7 eine NAlTD-Funktion,
bei welcher in der positiven Logik ausgedrückt eine Beziehung AxS = 0 zwischen den zwei Eingängen und dem daraus
folgenden Ausgang besteht, und ebenso eine NOR-Funktion, bei
welcher in der negativen Logik ausgedrückt eine Beziehung Ä + B = 0 besteht.
In Fig. 8 umfasst eine Schiebetorschaltung der vorderen Hälfte 23B einen n-Kanal-IGFET 41H, dessen Drain-Source-Strecke parallel
φ zu der des IGFET's 231N geschaltet ist, und einen p-Kanal-IGFET
4-1P, dessen Drain-Source-Strecke in Reihe zwischen die
Source des IGFET 231P und die Drain des IGFET 232P geschaltet ist. Dem gemeinsamen Gate dieser IGFET's 4-1P und 4-1N werden
Eingangswerte (als B bezeichnet) zugeführt, die aus einer Reihe von binären Werten "1" und "0" bestehen, ebenso wie die
Eingangswerte (als A bezeichnet), die dem Eingangsanschluss 21 zugeführt werden.
Die Beziehung zwischen dem Ausgang (als 0 bezeichnet), der von dem Ausgangsanschluss der Schiebetorschaltung 23B der vorderen
Hälfte der Schieberegistereinheit der Fig. 8 erhalten wird, und diesen Eingangswerten ist unten in Tabelle 3 und 4· im Zusammenhang
mit der positiven und negativen Logik in Wahrheitswerten
209808/1740
2U0305
angegeben..
Tab. " 3 (NOR)
A | B | 0 (positive Logik) |
0 | 0 | .1 |
0 | • 1 | 0 |
1 | 0 | 0 |
1 | 1 | 0 |
0
0
1
1
0
1
1
Tab, 4 (NAND)
0 (negative Logik)
1 1 1 0
Daher führt die Schieberegistereinheit der Fig. 8 im Gegensatz zu der der Fig. 7 eine ITOR-Funktion aus, "bei welcher in der positiven
Logik ausgedrückt, eine Beziehung A + B = 0 zwischen den zwei Eingängen und dem erhaltenen Ausgang "besteht, und ebenso
eine NAND-Funktion, bei welcher in der negativen Logik ausgedrückt
eine Beziehung AxB = 0 besteht..
Fig. 9 ist eine Abwandlung der Fig. 3 (oder Fig. 4-). Bei dem
Schieberegister der Fig. 3 wurde die Steuerung durch getrennte Taktimpulse mit vier Phasen bewirkt, d. h. Taktimpulse mit den
zwei Phasen 0lp und 0χη für den ScMebetorschaltungsabschnitt
der vorderen Hälfte der Schieberegistereinheiten 201 bis 2On und Taktimpulse mit zwei Phasen 02p und 02n für die Schiebetorschal
tungsabschnitte der rückwärtigen Hälfte. Es ist jedoch aus
Fig. 9 klar, dass diese Steuerung ausgeführt werden kann, indem eine der oben genannten zwei Gruppen von Taktimpulsen 0,
~ ^In 1^ 02p " ^2n elDenso für die Schiebetorschaltungsabschnitte
der vorderen und der hinteren Hälfte verwendet werden. Diese Anordnung hat darüberhinaus den Vorteil, die elektrische
Symmetrie der IGFET's weiter zu erhöhen.
Die Fig. 1OA bis 1OM sind konkrete Betriebszeitsteuerungsdiagramme
der verschiedenen Schaltungsabschnitte der Fig. 9, die
209808/1740
2H0305
den Fig. 5A bis 5M entsprechen. Wie aus Fig. 10 zu sehen ist,
werden die Eingangswerte, die aus einer Reihe von "binären Werten
"1" und "O" "bestehen, zu dem Ausgangsanschluss der Schiebe-■registereinheit
nach einem Ein-Bit-Intervall geleitet, wie in der Schaltung der Fig. 3.
Fig. 11 ist eine andere Abwandlung der Fig. 3· In dem Schieberegister
der Fig. 3 wurden- dem EingangsanSchluss der Hauptschiebetorschaltung
der.hinteren Hälfte der Schieberegistereinheiten 201 bis 2On der Ausgang von dem entsprechenden Inverter
27 der vorderen Hälfte zugeführt. In der Schaltung der Fig. wird dagegen dem Eingangsanschluss der Hauptschiebetorschaltung
der rückwärtigen Hälfte der Eingang von dem entsprechenden Inverter 27 der vorderen Hälfte zugeführt. Die Abwandlung
der Fig. 11 unterscheidet ta ich von den vorhergehenden nur darin,
dass die Vierte, die dem Eingangsanschluss der Schieberegistereinheit zugeführt werden, stets die umgekehrte Phase zu
denen haben, die von ihrem Ausgangsanschluss erhalten werden, und werden in der übrigen Hinsicht in gleicher Weise betrieben.
Fig. 12 ist noch eine weitere Abwandlung der Fig. 3· Gemäss
dieser Abwandlung ist die Hilfsschiebetorschaltiing 30 von der
Schieberegistereinheit der rückwärtigen oder wahlweise vorderen Hälfte entfernt. Mit einem Schieberegister dieser Anordnung
führt die Schieberegistereinheit der vorderen Hälfte einen statischen Betrieb durch, während die Schieberegistereinhe'it
der rückwärtigen Hälfte den sogenannten dynamischen Betrieb ausführt. In der übrigen Hinsicht wird das Schieberegister der
Fig. 12 in der gleichen Weise wie die vorhergehenden Ausführungsformen betrieben.
Fig. 13 ist eine weitere Abwandlung der Fig. 3· In diesem Fall
ist nicht nur die Hilfsschiebetorschaltung, sondern auch der Inverter von der Schieberegistereinheit der rückwärtigen oder
209808/1740
wahlweise der vorderen Hälfte entfernt. Mit dem Schieberegister dieser Anordnung führt die Schieberegistereinheit der vorderen
Hälfte einen statischen Betrieb aus, während die Schieberegistereinheit der rückwärtigen Hälfte einen dynamischen Betrieb
wie in Fig. 12 ausführt und die Werte, die den Eingangs- und
Ausgangsanschlussen der Schieberegistereinheit zugeführt werden,
sind stets in der Phase entgegengesetzt. In der übrigen Hinsicht besitzt das Schieberegister der Fig. 13 dieselbe Wirkungsweise
wie die vorhergehenden Ausführungsformen.
Mit 50 ist in Fig. 30 ein Inverter bezeichnet', der erforderlichenfalls
vorgesehen ist, um zu bewirken, dass der Ausgang von der letzten Schieberegistereinheit 2On.eine Phase hat, die
gleich oder entgegengesetzt zu der des Eingangs ist, der dem Eingangsanschluss der ersten Schieberegistereinheit 201 zugeführt
wird.
209808/1740
Claims (1)
- 2H0.305PATEKTAFSPEÜCHE1/ Statisches Schieberegister, tielches IGFET's verwendet •and aus einer Vielzahl von in Reihe geschalteten Schieberegistereinheiten gebildet wird, dadurch gekennz e i c h η e t, dass eine der zwei Hälften jeder dieser Schieberegistereinheiten eine Hauptschiebetorschaltung umfasst, die einen Hauptschiebetorschaltungsabschnitt mit einer Torschaltung, welcher vorgewählte Werte, die aas einer Reihe von binären Werten "1" und "O" bestehen, zugeführt werden und einen Takttorschaltuagaabschnitt mit einer Torschaltung einschließt, welcher Taktimpulse zugeführt werden, und weiter einen Inverter, der in Reihe mit dem Ausgang des Hauptschiebetorschaltungsabschnittes geschaltet ist, und eine Hilfsschiebetorschaltung umfasst, welche einaiHilfsschiebetorschaltungsabschnitt, dessen Eingang mit dem Ausgang des Inverters und dessen Ausgang mit dem Eingang des Inverters gekoppelt ist, und einen IlilfstakttorSchaltungsabschnitt mit einer Torschaltung einschliesst, welcher Taktimpulse mit einer Phase zugeführt werden, die ,umgekehrt zu der der Taktimpulse für den Haupttakttorschaltungsabschnitt ist, und dass die andere Hälfte der Schieberegistereinheit wenigstens eine Hauptschiebetorschaltung umfasst, die im wesentliehen die gleiche Konstruktion aufweist wie die der " ersten Hälfte der Schieberegistereinheit, wobei der Hauptschiebetorschaltungsabschnitt und dor Takttorschaltungsabschnitt, der Inverter, und der Hilfsschiebetorschaltungsabschnitt und der Takttorschal tungsabschnitt alle aus gepaarten IGEET's aufgebaut sind, die jede einen p-Kanal und einen η-Kanal aufweisen und komplementär geschaltet sind.209808/1740Schieberegister nach. Anspruch 1, dadurch gekennzeichnet, daß jeder dieser Schiebetorschaltungsabschnitte, die in der einen und der anderen Hälfte der Schieberegistereinheit enthalten sind, ein Paar von einem p-ICanal- und einem n—Kanal-I GPEQ? umfaßt, deren Gates zusammen mit einem entsprechenden Eingang verbunden sind, damit ihnen vorgewählte Werte zugeführt-werden, die aus einer Reihe von binaren Werten "1" und "O" bestehen, und deren Drains zusammen mit dem Eingang eines entsprechenden Inverters oder eines nächsten anschließenden SchiebetorschaltungB-abschnittes verbunden sind, und daß jeder dieser Sa.kttorschaltungsabschnitte, die in der einen und der anderen Hälfte de:>: Schieberegistereinheit enthalten sind, einen p-ICanal-IGPET und einen n-Kanal-IGPElE umfaßt, wobei die Drain-Source-Strecke des p-Kanal~IGPEQ?' s in Reihe zwischen die Source des p~Kanal-IGPEQJ' s, der in dem entsprechenden Schiebetorschaltungsabschnitt enthalten ist, und dem Erdungspunkt geschaltet ist, wobei die Drain-Source-Strecke des n-Kanal-IGPSI's in Reihe zwischen die Source des n-Kanal-IGPEQ?'s, der in dem entsprechenden Schiebetorschaltungsabschnitt eingeschlossen ist, und einer negativen Vorspannungsquölle geschaltet ist, und wobei dem Gate dieses p-Kanal—IGPEQ?' s Taktimpulse mit einer Phase zugeführt werden, die umgekehrt ist, wie die der Taktimpulse, die dem Gate dieses n~Kanal~IGPET's zugeführt werden. -Schieberegister nach Anspruch 1, dadurch gekennzeichnet, daß der Inverter, der in dieser einen Hälfte der Schieberegistereinheit enthalten ist, ein Paar von einem p-Kanal- und einem n-Kaiial-IGPET umfaßt, deren Gates miteinander verbunden sind, und deren Drains miteinander verbunden sind, wobei die Source dieses p-Kanal-IGPEQ?·3 geerdet ist und die Source dieses n-Kanal-IGPEQ?' s mit einer negativen Vorspannungsquelle verbunden ist.209808/17402U03.05Schieberegister nach Anspruch 1, dadurch gekennzeichnet, daß der Inverter, der in dieser einen Hälfte der Schieberegistereinheit enthalten ist, einen Inverterabschnitt, welcher aus einem Paar von einem p-Kanal-- und einem n~ Kanal-IGPET besteht, deren Gates miteinandner verbunden sind und deren Drains miteinander, verbunden sind, und einen Takttorscbaltungsabschnitt umfaßt, welcher aus einem Paar von einem p-Kanal~ und einem n-Kanal-IGFET besteht, wobei die Drain~Source-S.trecke dieser p-Kanal~IGFET'a in Reihe zwischen die Source des p~Kanal-IGFET's, der in dem Invertorabschnitt enthalten ist, und den Erdungspunkt geschaltet ist, wobei die Drain-Source-Strecke dieses n-Kanal-IGMBT's in Reihe zwischen die Source den n~Kanal-IGI1ET1S, der in diesem Inverterabschnitt enthalten ist, und eine negative Yorspannungsquelle geschaltet ist, und wobei den Gates dieses p-Kanal-IGFET's und des n-Kanal-IGl7ET's Taktimpulse zugeführt werden, die jeweils Phasen haben, die umgekehrt zu denen der Taktimpulse sind, die den Gates des p-Kanal-IGFET's und n-Kanal-IGPET's zugeführt werden, die in dem Takttorschaltungsabschnitt der entsprechenden Hauptschiebetorschaltung enthalten sind.Schieberegister nach Anspruch 1, dadurch gekennzeichnet, daß der Hilfsschiebetorschaltungsabschnitt, der in dieser einen Hälfte der Schieberegistereinheit enthalten ist, ein Paar von einem p-Kanal- und einem n-Kanal-IGF-ET umfaßt, deren Gates zusammen mit dem Ausgang des Inverters verbunden sind, der in dieser einen Hälfte der Schieberegiotereinheit enthalten ist, und deren Drains zusammen mit dem Eingang dieses Inverters verbunden sind, der in dieser einen Hälfte der Schieberegisterinheit enthalten ist, und daß dieser Hilfstakttorschaltungsabschnitt, der in dieser einen Hälfte der'Schieberegistereinheit enthalten ist, ein Paar von einem p-Kanal- und einem n-Kanal-IGFET umfaßt,209808/1740ν/öl)ei die Draiii-SourcG-Strecke dieses p-Kanal-IGPET's in Reihe zwischen die Source des p~Kanal~IGPET' s, der in. diesem Hilfsschiebotorschaltungsabschnitt enthalten ist, und dem Erdungspunkt geschaltet ist, wobei die Drain-Bource-Strecke dieses n-Kanal-IGPET's in Reihe zwischen dio Source des η-Kanal—IG-I1ETf s, der in diesem Hilfs— scliiebetorschaltungaabschnitt enthalten ist, und eine negative Vo:.?Gpannungsc[UGlle geschaltet ist, und wobei den Gates des p-Kanal-IGPET's und des n-Kanal-IGPET' s Taktimpuls e augeführt werden, deren Phase jeweils umgekehrt zu der der Takt impuls G- ist, die den Gates des p-Kanal~ IGPET's und des n-Eanal~IGPET«s, die in dem Ilaupttakttorschaltungsabschnitfc dieser einen Hälfte der Schieberegister einheit enthalten sind, zugeführt werden.6. Schieberegister nach Anspruch 1, dadurch gekennzeichnet, daPi die andere Hälfte der Schieberegistereinheit weiter einen Inverter enthält, welcher aus einem Paar von einem p-Kanal~ und einen n-Kanal-IGPET besteht, deren Gates miteinander verbunden sind, und deren Drains miteinandner verbunden sind, v/obei die Source des p-Kanal-IGPETS geerdet ist, und die Source des n-Kanal-IGFET's mit ei.ner ragativen Yorspannungsciuelle verbunden ist.7. Schieberegister nach Anspruch 6, dadurch gekennzeichnet, daß der Inverter, der in der anderen Hälfte der Schieberegiötereinheit enthalten ist, einen Inverterabschnitt, welcher aus einem Paar von einem p-Kanal-- und einem n-Kanal-IGPET besteht, deren Gates miteinandner verbunden sind, und deren Drains miteinandner verbunden sind, und eiuGii Takttorschaltungsabschnitt umfaßt, der aus einem. Paar von einem p~Kanal~ und einem n-ICanal-IGPET besteht, wobei die Drain-Source-Streeke des p-Kanal-IGFET's in Reihe zwischen die Source des p-Kanal-IGFET's, der in diesem Inverterabschnitt enthalten ist, und dem Erdungs-209808/1740BAD ORIGiNAL2U0305punkt geschaltet int, wobei die Drain-Souroo-iitvecko don n~Kanal-IGPET's in !leihe zwischen die Source den n-Kanallö-FST's, der in diesem Inverterabschnitt enthalten int, und die negative Yorspannungsquelle geschaltet ist, und wobei den Gates dieses p-Kanal~IGF3T' s und dieses n-Kanal-· IGi-1ET's Taktimpulse zugeführt werden, deren jeweilige Phasen umgekehrt zu denen der Taktinipulse sind, die dem Gates des p-Kanal-IGFST's und des η-Kanal-JGKJT's, die in CiGLi Takttorschaltungsabschnltt der entsprecliorul^n Hauptschiebetorschaltung enthalten sind, zugeführt v;ordcn.8. Schieberegister nach Anspruch 1, dadurch gekennzeichnet, daß die andere Hälfte der Schieberegistereinheit weiter einen Inverter, welcher aus einen Paar von eli.cm ρ-Κεανα!-» und einem. η-Kanal-IGi1ET besteht, deren Gates raitoinandr:?.? verbunden sind, und deren Drains miteinander verbunden sind, wobei die Source dieses p-Eanal-IOFl:!T'c geerdet ist, und die Source dieses n-Eana.l--IGFET's mit einer negativem Vorspannungsquelle verbunden ist, und eine Hilfsschiebe» torschaltung enthält, deren Eingang mit dem Ausgang dieses Inverters gekoppelt ist, und deren Ausgang mit dorn Eingang dieses Inverters gekoppelt ist.9. Schieberegister nach Anspruch 8, dadurch gekennzeichnet, daß die Hilfsschiebetorschaltung, die in diese/.1" anderen Häufte der■Schieberegistereinheit enthalten ist, einen Schiebetprschaltungsabschnitt, v/elcher aus einer.! Paar von einem p-Kanal- und einem n-ICanal-IGFET besteht, deren Gates zusammen mit dem Ausgang dieses Inverters verbunden sind, und deren Drains zusammen mit dem Eingang dieses Inverters verbunden sind, und einen Takt.torschaltungsabschnitt umfaßt, der aus einem Paar von einem p-Kanal- und einem n-Kanal-IGFET besteht, wobei die Drain-Source-Strecke dieses p-Kanal-IGFET's in Reihe zwischen die Source des p-Kanal-IGFET's, der in diesem Hilfsschiebetorschaltungsabschnitt209808/1740 BAD ORIGINAL2H0305enthalten ist, und den Erdungspunkt geschaltet ist, wobei die Drain-Source-Strecke des n-Kanal-IG-FE'f*s in Reihe zwischen die Source des n-Kanal-IGFEiD's, der in diesen HilfsBcliiebetorschaltungsabschnitt enthalten ist, und die negative Yorspannungsquelle geschaltet .ist.10. Schieberegister nach Anspruch 1, dadurch gekennzeichnet, daß der Eingang der Hauptschiebetorschaltung, die in der 'anderen Hälfte der Schieberegistereinheit enthalten ist, mit dem Ausgang des Inverters verbunden ist, der in der einen Hälfte der Schieberegistereinheit enthalten ist.11. Schieberegister nach Anspruch 10, dadurch gekennzeichnet, daß die andere Hälfte der Schieberegister.einheit weiter einen Inverter und ein? Hilfsschiebetorsehaitung einschließt, wobei der Eingang des Inverters rait dem Ausgang dieser Ilauptschiebetorschaltung, die in der anderen Hälfte der Schieberegistereinheit enthalten ist, verbunden ist, und wobei sein Ausgang mit dein Eingang dieser Hilfssehiebetorschaltung verbunden ist, und wobei der Ausgang dieser Hilfsschiebetorschaltung mit dem Eingang dieses Inverters verbunden ist.12. Schieberegister nach Anspruch 8, dadurch gekennzeichnet, daß der Eingang der Hauptschiebetorschaltung, die in der anderen Hälfte der Schieberegistereinheit enthalten ist, mit dem Ausgang dieser Hilfsschiebetorschaltung, die in dieser einen Hälfte der Schieberegistereinheit enthalten ist, verbunden ist, und daß ihr Ausgang mit dem Eingang des Inverters, der in der anderen Hälfte der Schieberegistereinheit enthalten ist, verbunden ist, wobei der Eingang des Inverters, der in der anderen Hälfte der Schieberegistereinheit enthalten ist, mit dem Ausgang der Hilfsschiebetorschaltung verbunden ist, welche in der anderen Hälfte der Schieberegistereinheit enthalten ist,209808/17402U0305und wobei sein Ausgang mit den Eingang der Hilfsschiebetorschaltung verbunden ist, welche in der anderen Hälfte der Schieberegistereinheit enthalten ist.13. Schieberegister nach Anspruch 5, dadurch gekennzeichnet, daß der Eingang der Hauptschiebetorschaltung, die in der anderen Hälfte der Schieberegistereinheit enthalten ist, mit dem Ausgang des Inverters der Hauptschiebetorschaltung verbunden ist, die.in der einen Hälfte der. Schieberegistereinheit enthalten ist, und daß ihr Ausgang mit dem Eingang des Inverters verbunden ist, der in der anderen Hälfte der Schieberegistereinheit enthalten ist.14. Schieberegister nach Anspruch 10. dadurch gekennzeichnet, daß die Hauptschiebetorschaltung allein die andere Hälfte der Schieberegistereinheit bildet.15«· Schieberegister nach Anspruch 2, dadurch gekennzeichnet, daß die Hauptschiebetorschaltung weiter wenigstens ein Paar von IGPET's mit einem p-Kanal- und einem n-Kanal einschließt, wobei die Drain-Source-Strecke dieses p-Kanal-IG-PET's parallel zu der Drain-Source-Strecke des p-Kanal-IGPET's geschaltet ist, der in dem entsprechenden Hau.ptschiebetorschaltungsabschnitt enthalten ist, und wobei die Drain-Source-Strecke des η-Kanal-I G-PEl1' s in Reihe zwischen die Source des n-Kanal-IG-PET's, der in dem entsprechenden Hauptschiebetorschaltungsabschnitt enthalten ist, und die Drain des n-Kanal-IGPET's, der in dem entsprechenden Haupttakttorschaltungsabschnitt enthalten ist, geschaltet ist, und wobei die G-ates dieser paarweisen IG-PET's miteinander mit dem entsprechenden Eingang verbunden sind, so daß ihnen Werte, die aus einer Reihe von binären Werten "1" und "0" bestehen, getrennt von den Werten zugeführt werden, die dem Eingang des entsprechenden Hauptschiebetorschaltungsabschnitts zugeführt werden, wodurch209808/1740eine NAHD/NOA-Yerlaiüpfung dieser Vielzahl von Eingangswerten durchgeführt wird.16. Schieberegister nach Anspruch 2, dadurch gekennzeichnet, daß die Hauptschiebetorschaltung weiter wenigstens ein Paar von IGi1ES1S mit einem p-Kanal und einem η-Kanal enthält, wobei die D rain-Source-ßtrecke des n-Kanal-IG-ΙΈϊ's parallel zu der Drain-Source-Strecke des n~Kanal-IGPET's, der in dem entsprechenden Hauptschiebetorschaltungsabschnitt enthalten ist, geschaltet ist, und wobei die Drain-Source-Strecke des p-Iianal-IGPET · s in Reihe zwischen die Source des p-Kanal-IG-FET's, der in dem entsprechenden Hauptschiebetorschaltungsabschnitt enthalten ist, und die Drain des p-Eanal-IG-PET' s, der in dem entsx^rechenden Haupttalcttorschalturgeabschnitt enthalten ist, geschaltet ist, und wobei die Gates der paarweisen IGPET's miteinander mit dem entsprechenden Eingang verbunden sind, so daß ihnen" Verte, die aus einer Reihe von binären Werten "1" und "O" bestehen, getrennt von den Werten zugeführt werden, die dem Eingang des entsprechenden Hauptschiebetorschö,ltungsabschnitts zugeführt werden, wodurch eine EQR/ I'TAirD-Verknüpfung der Vielzahl von Eingangswerten bewirkt wird.209808/1740
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP45069836A JPS5024818B1 (de) | 1970-08-11 | 1970-08-11 | |
US17061071A | 1971-08-10 | 1971-08-10 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2140305A1 true DE2140305A1 (de) | 1972-02-17 |
DE2140305B2 DE2140305B2 (de) | 1978-06-08 |
DE2140305C3 DE2140305C3 (de) | 1982-07-08 |
Family
ID=26411020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2140305A Expired DE2140305C3 (de) | 1970-08-11 | 1971-08-11 | Statisches Schieberegister |
Country Status (5)
Country | Link |
---|---|
US (1) | US3745371A (de) |
DE (1) | DE2140305C3 (de) |
FR (1) | FR2102186B1 (de) |
GB (1) | GB1321916A (de) |
NL (1) | NL7111040A (de) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3928773A (en) * | 1971-11-22 | 1975-12-23 | Centre Electron Horloger | Logical circuit with field effect transistors |
US4114049A (en) * | 1972-02-25 | 1978-09-12 | Tokyo Shibaura Electric Co., Ltd. | Counter provided with complementary field effect transistor inverters |
US3989955A (en) * | 1972-09-30 | 1976-11-02 | Tokyo Shibaura Electric Co., Ltd. | Logic circuit arrangements using insulated-gate field effect transistors |
JPS4963371A (de) * | 1972-10-19 | 1974-06-19 | ||
GB1451732A (en) * | 1973-03-19 | 1976-10-06 | Motorola Inc | Signal shaping circuit |
JPS49126235A (de) * | 1973-04-04 | 1974-12-03 | ||
US3973139A (en) * | 1973-05-23 | 1976-08-03 | Rca Corporation | Low power counting circuits |
US3916223A (en) * | 1974-01-02 | 1975-10-28 | Motorola Inc | MOS squaring synchronizer-amplifier circuit |
JPS516652A (de) * | 1974-07-05 | 1976-01-20 | Tokyo Shibaura Electric Co | |
US4124807A (en) * | 1976-09-14 | 1978-11-07 | Solid State Scientific Inc. | Bistable semiconductor flip-flop having a high resistance feedback |
JPS53110436A (en) * | 1977-03-09 | 1978-09-27 | Nec Corp | Logic circuit for asynchronous signal synchronization |
CH629921A5 (fr) * | 1977-07-08 | 1982-05-14 | Centre Electron Horloger | Structure logique de bascule bistable d. |
DE2924526A1 (de) * | 1979-06-18 | 1981-01-08 | Siemens Ag | Monolithisch integrierter halbleiterspeicher |
US4484087A (en) * | 1983-03-23 | 1984-11-20 | General Electric Company | CMOS latch cell including five transistors, and static flip-flops employing the cell |
US4882505A (en) * | 1986-03-24 | 1989-11-21 | International Business Machines Corporation | Fully synchronous half-frequency clock generator |
ATE121861T1 (de) * | 1990-02-16 | 1995-05-15 | Siemens Ag | Schaltungsanordnung mit einer vielzahl von dynamischen, taktsynchron betriebenen 1-bit- master-slave-registern. |
TW250607B (en) * | 1994-03-17 | 1995-07-01 | Advanced Micro Devices Inc | Precoded waveshaping transmitter for twisted pair which eliminates the need for a filter |
TWI229341B (en) * | 2003-08-13 | 2005-03-11 | Toppoly Optoelectronics Corp | Shift register circuit and a signal-triggered circuit for low temperature poly silicon (LTPS) liquid crystal display |
US8718224B2 (en) * | 2011-08-05 | 2014-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Pulse signal output circuit and shift register |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3252011A (en) * | 1964-03-16 | 1966-05-17 | Rca Corp | Logic circuit employing transistor means whereby steady state power dissipation is minimized |
DE1814496A1 (de) * | 1967-12-14 | 1969-08-14 | Plessey Co Ltd | Schaltanordnung mit Haupt- und Tochterschalter |
-
1971
- 1971-08-10 US US00170610A patent/US3745371A/en not_active Expired - Lifetime
- 1971-08-11 GB GB3777171A patent/GB1321916A/en not_active Expired
- 1971-08-11 DE DE2140305A patent/DE2140305C3/de not_active Expired
- 1971-08-11 FR FR7129350A patent/FR2102186B1/fr not_active Expired
- 1971-08-11 NL NL7111040A patent/NL7111040A/xx unknown
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3252011A (en) * | 1964-03-16 | 1966-05-17 | Rca Corp | Logic circuit employing transistor means whereby steady state power dissipation is minimized |
DE1814496A1 (de) * | 1967-12-14 | 1969-08-14 | Plessey Co Ltd | Schaltanordnung mit Haupt- und Tochterschalter |
Non-Patent Citations (6)
Title |
---|
Electronic Design 7, April 1967, S. 62-66 * |
IBM Technical Disclosure Bulletin, Vol. 11, Nr. 7, Reg. 1968, S. 812 * |
IBM Technical Disclosure Bulletin, Vol. 12, Nr. 12, Mai 1970, S. 2144 und 2149 * |
IBM Technical Disclosure Bulletin, Vol. 13, Nr. 2, Juli 1970, S. 493, 494 * |
The Electronic Engineer, März 1970, S. 59-61 * |
The Radio and Electronic Engineer, Juli 1966, S. 33-45 * |
Also Published As
Publication number | Publication date |
---|---|
NL7111040A (de) | 1972-02-15 |
FR2102186A1 (de) | 1972-04-07 |
DE2140305C3 (de) | 1982-07-08 |
GB1321916A (en) | 1973-07-04 |
FR2102186B1 (de) | 1977-08-05 |
DE2140305B2 (de) | 1978-06-08 |
US3745371A (en) | 1973-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2140305A1 (de) | Schieberegister mit Isolierschicht Feld effekttransistoren | |
DE2544974C3 (de) | Schaltkreis zur Realisierung logischer Funktionen | |
DE2642431A1 (de) | Schaltung zur spannungsuebersetzung | |
DE2120627B2 (de) | Logische schaltung | |
DE2324787A1 (de) | Logische schaltung | |
DE1462952B2 (de) | Schaltungsanordnung zur realisierung logischer funktionen | |
DE2657948A1 (de) | Logikschaltung | |
DE2222521A1 (de) | Zaehlwerk | |
DE2309080C3 (de) | Binäruntersetzerstufe | |
DE1810498B2 (de) | Signalübertragungsstufe mit einer Speicheranordnung | |
DE2316619A1 (de) | Halbleiterschaltung | |
DE2165445C3 (de) | Logikschaltung | |
DE2720492A1 (de) | Elektronische schaltung zur erzeugung von spannungsimpulsen | |
DE2727241C3 (de) | Durch Taktsignalquelle angesteuertes Logikgatter | |
DE2224738A1 (de) | Schaltungsanordnung zur Vermeidung unkontrollierter Ausgangssignale in Iso herschicht FET Treiberschaltungen | |
DE2044418A1 (de) | Schieberegister | |
DE3443788A1 (de) | Taktgesteuerte master-slave-kippschaltung | |
DE2025857A1 (de) | Datenspeicherschaltung in der Form einer zweiphasigen Schieberegisterzelle sehr hoher Arbeitsgeschwindigkeit und geringer Leistungsaufnahme | |
DE2544434A1 (de) | Integrierte schaltung in dynamischer cmos-technik | |
EP0058243A2 (de) | Integrierte digitale Halbleiterschaltung | |
DE2165160C2 (de) | CMOS-Schaltung als exklusives ODER-Glied | |
DE2045833C3 (de) | Schaltungsanordnung bestehend aus zwei miteinander verbundenen integrierten Schaltungen | |
DE1904787A1 (de) | Elektrisches Speicherelement | |
DE2063639C3 (de) | Verknüpfungsglied | |
DE2337070A1 (de) | Mehrphasige logische schaltung mit komplementaeren misfets |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP |
|
8328 | Change in the person/name/address of the agent |
Free format text: ASSMANN, E., DIPL.-CHEM. DR.RER.NAT. ZUMSTEIN, F., DIPL.-CHEM. DR.RER.NAT., PAT.-ANW., 8000 MUENCHEN |