DE2642431A1

DE2642431A1 - Schaltung zur spannungsuebersetzung

Info

Publication number: DE2642431A1
Application number: DE19762642431
Authority: DE
Inventors: Kazuhiro Asano
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 1975-09-22
Filing date: 1976-09-21
Publication date: 1977-03-31
Also published as: HK57180A; IT1073440B; CH617817GA3; CH617817B; CA1060543A; FR2325231A1; DE2642431C2; GB1557326A; BR7606234A; FR2325231B1; US4061929A

Description

Schaltung zur Spannungsübersetzung

Die Erfindung betrifft eine Schaltung zur Spannungsübersetzung.

Die Erfindung bezieht sich auf eine Schaltung zur Spannungsübersetzung, d.h. eine Schaltung zur positiven bzw. negativen Spannungserhöhung; derartige Schaltungen sind zum Teil auch unter dem Begriff Booster-Schaltungen bekannt.

Die bekannten Spannungsübersetzungsschaltungen enthalten eine Diode und einen Kondensator, wodurch es sehr schwierig ist, eine derartige Schaltung in eine integrierte Schaltung umzuwandeln. Der Raumbedarf für ein Schaltungselement dieser Spannungsübersetzungsschaltung ist der Hauptgrund dafür, daß diese Schaltungen nicht in kleiner Größe herge-

709813/07SÄ

2BA2431

stellt bzvJo konzipiert werden können_o Die Kosten der Schaltungselemente eines handlers und einer Dlod© sind darüber hinaus sehr Iioch_B wodurch die Kosten einer elektronischen Uhr und eines Rechners durch deren Anwendung höher werden,,

Der- Erfindung liegt die Aufgabe zugrunde _s eine Schaltung zur Spannungsübersetzung zu schaffen,, dis die vorstehend angegebenen Nachteile vermeidet und in eine integrierte Schaltung umgewandelt werden kann.

Diese Aufgabe wird erfindungsgemäß durch den Gegenstand des Hauptanspruchs gelö st.

Durch die Erfindung wird vorteilhafterweise eine Spannungsübersetzungsschaltung kleiner Größe geschaffen^ welche bei Anwendung bei elektronischen Uhrea und. Rechnern deren Ausmaße klein haitea VaBt₀ Di© erfindungsgeaäße Spannungsübersetzungsschaltung verwendet vorteilhafterweiss einen MOS-FeldeffelcttraEsIstoro Durch die Verwendung mehrerer Spannungsübersetser-einheiten₉ die in Saris zueinander geschaltet sind, sowie durch die Benutzung der Ausgangsspannung der vorangehenden Spannungsübersetzereinheit als Normalspannung für die nächste Spannungsübersetzungseinheit läßt sich jede gewünschte Erhöhung der Spannungsübersetzung erreichen.

Im folgenden werden bevorzugte Ausführungsformen der Erfindung zur Erläuterung weiterer Merkmale anhand von Zeichnungen beschrieben. Es zeigen?

Fig. 1 eine-Aasführungsform einer Schaltung zur zweifachen Spannungsübersetzung mit einem Paar von Spannungsübersetzungseinheiten,

Fig. 2 die Spannungen an bestimmten Abschnitten der Schaltung nach Fig. 1,

709813/0764

Fig. 3 eine Ausführungsform einer Schaltung zur dreifachen Spannungsübersetzung, die drei Spannungsübersetzungseinheiten enthält ₉

Fig. 4 eine Schaltung zur zweifachen Spannungsübersetzung gemäß der Erfindung _g

Fig. 5 eine Wellenform zur Erläuterung der Arbeitsweise der Schaltung nach Figo h_g

Fig. 6 eine erfindungsgemäße Schaltung zur dreifachen Spannungsübersetzung ρ

Fig. 7 eine Wellenform zur Erläuterung der Arbeitsweise der Schaltung nach Fig. 6₉ und

Fig. 8 ein Blockschaltbild einer elektronischen Uhr mit einer erfindungsgemäßen Schaltung.

Die erfindungsgemäße Spannungsübersetzungsschaltung läßt sich in einer elektronischen Uhr oder einem Handrechner verwenden und soll deshalb als integrierte Schaltung herstellbar sein.

Fig. 1 zeigt eine Ausführungsform einer zweifachen Spannungsübersetzungsschaltung, die zwei Spannungsübersetzungseinheiten enthält, welche mit den Bezugsziffern 1 und 2 bezeichnet sind.

Der im folgenden'verwandte Begriff "Spannungsübersetzungsschaltung'⁵ umfaßt ersichtlicherweise allgemein Booster-Schal tungenj, d.h_o Schaltungen zur Spannungserhöhnng_s wobei ■ die Spannungserhöhung positiv oder negativ sein kaisn«.

Wie aus Figo 1 weiter hervorgeht, bildet ein P-Kanal-Ϊ Feldeffekttransistor 3 und ein N-Kanal-MOS-Feldeffekttran«

7Q3S13/Q794

sistor 4 einen Inverter für eine Spannungsübersetzungseinheit 1, wobei die Gate- und Drain-Elektroden jeweils miteinander verbunden sind; die Gate-Elektrode ist mit einem

13

Anschluß verbunden, während die Drain-Elektrode mit der Gate-Elektrode eines N-Kanal-MOS-Feldeffekttransistors 5 verbunden ist, um die Spannungsübersetzungseinheit 1 zu vervollständigen.

Weiterhin ist die Source-Elektrode des Feldeffekttransistors an einen Anschluß 16 angeschlossen, während die Source-Elektrode des Feldeffekttransistors 5 mit der Source-Elektrode des Feldeffekttransistors 4 sowie mit einer Elektrode eines ersten Kondensators 6 verbunden ist, wodurch die Spannungsübersetzungseinheit 1 gebildet wird. Die Drain-Elektrode des Feldeffekttransistors 5 ist an einen Anschluß 14 angelegt und die zweite Elektrode des Kondensators 6 ist mit dem Anschluß 15 verbunden. Zur Bildung eines Inverters einer weiteren Spannungsübersetzungseinheit 2 sind ein P-Kanal-MOS-Feldeffekttransistor 8 und ein N-Kanal-MOS-Feldeffekttransistor 9 vorgesehen; die Gate-Elektroden sowie die Drain-Elektroden letzterer Feldeffekttransistoren sind jeweils miteinander verbunden; der Gate-Elektrodenanschluß dieser beiden Feldeffekttransistoren ist an einen Verbindungspunkt zwischen den Drain-Elektroden der Feldeffekttransistoren 3 und 4 der Spannungsübersetzungseinheit 1 angelegt, während der Drain-Elektrodenanschluß an die Gate-Elektrode eines zweiten N-Kanal-MOS-Feldeffekttransistors 7 angeschlossen ist, der ebenfalls in der Spannungsübersetzungseinheit 2 vorgesehen ist.

Die Source-Elektrode des Feldeffekttransistors 8 der zweiten Spannungsübersetzungseinheit 2 ist mit einem Anschluß verbunden, während die Source-Elektrode des N-Kanal-MOS-Feldeffekttransistors 9 an die Source-Elektrode des zweiten N-Kanal-MOS-Feldeffekttransistors 10 angeschlossen sowie mit einer Elektrode eines Kondensators 11 und einem An-

709813/Ö7S4

sehluß 17 verbunden ist. Die Drain-Elektrode des Feldeffekt= transistors 10 ist Mit den Source-Elektroden der Feldeffekttransistoren 4 und 5 sowie mit einem Verbindungspunkt 18 ver~ bunden₂ der sn die eine Elektrode des ersten Kondensators führt ι die andere Elektrode des zweiten Kondensators 11 ist an einen Anschluß 18 angelegt»

Unter Bezugnahme auf die Anschlüsse 13 bis 17 ergibt sich folgendes:

Die Anschlüsse 16 und 18 sind an einen hohe Spannung aufwei» senden Punkt einer Spannimgsquelle angeschlossene, wogegen der AnschluB 14 alt einem Punkt einer niedrigen Spannung der Speisequell© in Verbindung steht„ Der Anschluß 13 bildet einen solchen Anschluß _g an welchen ein Eingangssignal zur Ansteuerung einer Spanaungsübersetsungsschaltung angelegt wirdj "beispielsweise kann ein Teilsignal einer Oszilla= torschaltung als Eingangssignal an den Anschluß 13 angelegt •werden_o An den AnschluB 19 wird ein Signal angelegt_s welches eine Phasendifferenz von 18® gegenüber demjenigen Signal auf·=

das an den Anschluß 13 angelegt wirdo Die ELeaae 1 bildet den.Ausgang,der. Spanaungsübersetzungsschaltung uaä liefert ein erhöhtes Aus«

Der vorstehend erläuterte Schaltungsaufbau der erfindungsgemäßen Spannungsübersetzungsschaltung arbeitet wie folgts Di© Spannung der Speisequelle beträgt 1 V₃ wogegen an der Klemme 16 eine Spannung von 0 V auftritt § die Spannung as Anschluß 14 beläuft sich auf «=1 If und die Spannung ap An» sehluß 18 beträgt 0 ¥. Die Spannung am AnschluB 17 beträgt etwa -1 V auf Grund der Ladung des Kondensators 11 über eine parasitäre Diode, welche durch die Feldeffekttransistoren 5 und 10 gebildet ist; in ähnlicher Weise beträgt die Spannung am Verbindungspunkt 18 etwa -1 V. Wenn bei Vorliegen dieser Bedingungen eine Spannung am Eingang 13 -1 V wirds wenn außerdem eine Spannung am Eingang 15 0 ¥ wird,

709813/0764

264243

dann wird der Feldeffekttransistor 15 in- den Eil-Zustand geschaltet,, sobald dessen Schwellenspannung YTP kleiner als 1 T ist uzß, der Feldeffekttransistc 4 wird in den AUS-Zustande doiiQ Sperr zustand geschaltet«, sobald die Speisespazmung der Spannungsquelle gleich der- Gate-Spannung Ist«, Die Spannung am Yerbindungspunkt 7 wird demzufolge gleich 0 7 und der Feldeffekttransistor 5 wird In den EIH-Zustand verbracht, wenn dessen Schwellenspannung VTM kleiner als 1 V Istο Außerdem gelangt bei Vorliegen einer Spannung von 0 V em. IFerblndungspunkt 7 der- Feldeffekttransistor 8 in den AUS-Zustand und der Feldeffekttransistor 9 in den EIN-Zustand. Die Source- und Gate-Spannungen des Feldeffekttransistors sind gleich, wodurch der H-Eanal-MOS-Feldeffekttransistor gesperrt wird.

Weziii B.B. Anschluß 15 'eine Spannung vom 0 ¥ vorliegt, wird der Kondensator β über den Feldeffekttransistor 5 in den EIN-Zustand geschaltet nmd die Spannung am Verbindungspurikt 13 ivlrd gleich 1 ¥_s wodurcli der Kondensator β eine derartige Ladung erhält_s die dem Abfallen des Potentials auf 1 V entspricht.

Wird das Eingangssignal Invertiert und beträgt die Spannung am Anschluß 13 sowie aa Anschluß 15 -1 V, wodurch der Feldeffekttransistor 3 In den Sperr- oder AUS-Zustand geschal- ■ tet wird, dann wird der Feldeffekttransistor 4 in den EIN-Zustand verbracht. Die Source- und Gate-Spannungen des Feldeffekttransistors 5 sind demzufolge gleich, wodurch dieser Feldeffekttransistor 5 In den AUS-Zustand geschaltet wird.

Demgegenüber entlädt sich der erste Kondensator 6 nicht plötzlich, wodurch die Spannung am Anschluß 18 auf -2 V abfällt, wenn die Spannung am Anschluß 15 auf -1 V geändert wird. Die Spannung am Anschluß 7 ergibt sich zu -2 V und demzufolge schaltet der Feldeffekttransistor 8 in den EIN-Zustand, wogegen der Feldeffekttransistor 9 In den AUS-Zustand ge-

70981' /

264243

schaltet wird« Die Spannung am Verbindungspunkt 12 wird demzufolge gleich 0 V, so daß der N-Kanal-MOS-Feldeffekt= transistor in den EIH-Zustand geschaltet wird₀

Der zweite Kondensator 11 wird über den Feldeffekttransistor 10 geladen, so daß dieser im EIN-Zustand gehalten wird und die Spannung am Anschluß 17 wird kleiner als -1 V₀ Zu die= sem Zeitpunkt entlädt sich der erste Kondensator 6_O

Wenn das Eingangssignal invertiert ist_D liegt am Anschluß eine Spannung von =>1 Vvoxo Wenn am Anschluß 15 eine Spannung von 0 V auftrittρ lädt sich der Kondensator 6 um eine Fehl= ladung auf_o Bei invertiertem Eingangssignal wird eine_Ladung zum zweiten Kondensator 11 übertragen.

Gemäß vorstehender - Erläuterung wird der Kondensator- 11 lang= sam aufgeladen₉ so daß ©ine zx^eifache Spannung der Speis©= Spannungsquelle am Anschluß 17 erzeugt wird= Zwischen di© Anschlüsse 16 und 17 wird eine Last gelegt und der Konden-= sator 11 wird durch eine wiederholte Schalttätigkeit trotz der Entladung des zweiten Kondensators 11 geladen» wodurch die Ausgangsspannung auf einem konstanten Wert gehalten wird=

Fig» 2 zeigt die Spannungsformen während des Normalzustands_β GemäB der Erfindung läßt sich ^eäer Feldeffekttransistor einfach in logisehen _B integrierten Schaltungen und int©= grierten Rechenschaltungen an©rdnen₉ die bei einer elektronischen Uhr und einem Handrechner verwendet werden sollen,, wobei nur der Kondensator als unabhängiges ₀ zusätzliches Element erforderlich .Istg der Raum= bzw_o Platzbedarf der . Spannungsübersatzungsschaltung für eine elektronisch© Uhr und einen Rechner wird demzufolge erheblich reduziert und die Kosten werden gesenkte Außerdem ist es a5glicb₉ aaste als ein©- zweifache Spannungsübersetzung Hzi-u Spannungs erhöhung durch eine kontinuierlich© Verbindung mehrerer Spannungs-Übersetzungseinheiten zu erhalten_o . -

Fig, 3 zeigt eine Ausführungsform der Erfindung_f in welcher eine dreifache Spannungsübersetzungsschaltung vorgesehen istj die eine dritte Spannungsübersetzungseinheit" 19 aufweist,

Unter Bezugnahme auf Fig. 4 wird eine weitere AusführungsforiE der erfindungsgemäßeri Schaltung dargestellt. Fig. 4 zeigt eine Schaltung zur zweifachen Spannungsübersetzung. Kit 40 ist eine Spamiungsübersetzungseinheit, mit 41 eine zweite Spannungsüber-setzungseinheit bezeichnet. Die erste Spannungsübersetzungseinheit 40 weist einen P-Kanal-MOS-Feideffekttransistor als Schaltelement auf, dessen Sourcs» Elektrode mit einem hohe Spannung aufweisenden Punkt einer Standart - Speisespannungsquelle verbunden ist. Ein Eingangsimpuls öL wird an den Feldeffekttransistor 42 angelegt: die Gate-Elektrode eines N-Kanal-MOS-Feldeffekttransistors 43 ist an die Gate-Elektrode des Feldeffekttransistors 42 angeschlossen und die Drain-Elektrode eines N-Kanal-MOS-Feldeffekttransistors 44 ist mit der Drain-Elektrode des Feldeffekttransistors 42 verbunden. Die Feldeffekttransistoren 43 und 44 werden im folgenden als erste bzw. zweite Feldeffekttransistoren bezeichnet. Die Drain-Elektrode des Feldeffekttransistors 44 steht mit einem Punkt 45 für eine niedrige Spannung der Standard-Speisequelle in Verbindung, an den auch die Gate-Elektrode des Feldeffekttransistors 43 angeschlossen ist; die Source-Elektrode des Feldeffekttransistors 44 ist - ebenso wie die Source-Elektrode des Feldeffekttransistors 43 - an einen gemeinsamen Verbindungspunkt 46 angeschlossen. Ein invertiertes Signal des Eingangsimpulses 0* wird über einen Inverter 43 und einen Kondensator 4? an den Verbindungspunkt 46 angelegt. Die zweite Spannungsübersetzungseinheit 2 enthält einen P-Kanal-MOS-Feldeffekttransistor 49_p dessen Source-Elektrode an einen Punkt 50 hoher Spannung der Speisespannungsquelle angeschlossen ist- und zwar in ähnlicher Weissj wie dies bei der ersten Spannungsübersetzungseinheit

709813/0784

angedeutet ist„ Ein gegenüber dem Eingangsimpuls 0^ invertiertes Signal xfird über den Inverter 48 an die Gate-Elektrode eines P-Kanal-MOS-Feldeffekttransistors 49 angelegtg die.Gate-Elektrode eines -als erster Feldeffekttransistor bezeichneten K-Kanal-MOS-Feldeffekttransistors 51 der zureiten Spannungsübersetzungseinheit 41 ist an die Drain-Elektrode des Feldeffekttransistors 49 angeschlossen ₀ während die Drain-Elektrode eines als zweiter Feldeffekttransistor bezeichneten N-Kanal-MOS-Feldeffekttransistors 52 mit der Drain-Elektrode des Feldeffekttransistors 49 verbunden ist«

Die Drain-Elektrode des Feldeffekttransistors 51 ist zusammen mit der Gate-Elektrode des Feldeffekttransistors 49 an den gemeinsamen Yerbindungspunkt 46 des ersten und zweiten Feldeffekttransistors 44 bzw° 43 der ersten Spannungsübersetzungseinheit 40 angeschlossen? die Source-Elektrode des Feldeffekttransistors 51 ist zusammen salt der Source-Elektrode des Feldeffekttransistors 52 mit der Klemme 53 verbunden. Die eine Elektrode eines Kondensators 54 ist an den Ausgang 53 angeschlossen - die andere Elektrode des Kondensators 54 liegt an dem eine hohe Spannung aufweisenden Punkt 50 einer Standard-Spannungsspeisequelle an -^wodurch eine Spannung zwischen dem Ausgangsanschluß 53 und dem Punkt 50 für eine hohe Spannung übersetzt bzw* erhöht wird.

Im folgenden wird unter Bezugnahme auf das Spannungsdiagramm nach Fig. 5 die Arbeitsweise der erfindungsgemäßen Spannungsübersetzuhgsschaltung erläutert. Gemäß Fig. 5 wird ein Eingangsimpuls §L an die Gate-Elektrode des Feldeffekttransistors 42 der ersten Einheit 40 angelegt; der invertierte Impuls 0<j, der vom Inverter 48 erzeugt wird, gelangt zum Feldeffekttransistor 49 der zweiten Spannungsübersetzungseinheit 41 und zum Kondensator 44. In dem oben erläuterten Zustand wird unter der Voraussetzung, daß die Spannung am Punkt 50 für eine hohe Spannung der Speisequelle 0 V beträgt und die Spannung am Punkt 45 -1 V beträgt, der FeId-

709813/076*

effekttransistor; 42 bei einer Spannung von -1 V des Eingangsimpulses 0* in den EIN-Zustand verbracht; der Feldeffekttransistor 44 gelangt in den EIN-Zustand, wodurch die Spannung am Anschluß 46 1 V wird, wobei zu diesem Zeitpunkt die Spannung am Kondensator 47 und demzufolge an der Ausgangsseite des Inverters 48 0 V ist. Wenn die Spannung des Eingangsimpulses 0\. auf 0 V geändert wird, wird der Feldeffekttransistor 42 in den AUS-Zustand geschaltet und die Spannung

, . _n _ . _c . , - „ ,r .-,.. ^ entsprechend am Anschluß 46 wird auf -2 V erniedrigt, und zwarvtler geänderten Spannung von -1 V am Kondensator 47 an der Ausgangsseite des Inverters 48. Der Feldeffekttransistor 44 gelangt in den AUS-(Sperr-)Zustand und der Feldeffekttransistor 43 wird in den EIN-Zustand geschaltet. Wenn die Spannung des Eingangsimpulses $L auf -1 V geändert wird, gelangt der Feldeffekttransistor 42 und der Feldeffekttransistor 44 in den EIN-Zustand, wodurch' die Spannung am Anschluß 46 auf -1 V entsprechend dem AUS-Zustand des Feldeffekttransistors 43 geändert wird. Fig. 5 zeigt die Spannungsänderung am Anschluß 46 durch die mit 8a bezeichnete Wellenform. Wenn die Spannung des invertierten Eingangsimpulses 0.. an der Gate-Elektrode des Feldeffekttransistors 49 -1 V beträgt, werden der in der zweiten Einheit 41 angeordnete Feldeffekttransistor 49 in den EIN-Zustand und der Feldeffekttransistor 51 ebenfalls in den EIN-Zustand geschaltet. Die Spannung am Ausgang 53 wird zu -2 V, wobei zu diesem Zeitpunkt die Spannung am Anschluß 46 -2 V beträgt. Wenn anschließend die Spannung des invertierten Eingangsimpulses 0^ OV wird, werden der Feldeffekttransistor 49 und 51 in den AUS-Zustand und der Feldeffekttransistor 52 in den EIN-Zustand geschaltet.

Bei Vorliegen obiger Bedingung wird keine elektrische Leistung am Ausgang 53 abgegeben, jedoch hält der Ausgang 53 eine Spannung von -2 V aufrecht, und zwar durch die Ladling des Kondensators 54. Fig. 5 veranschaulicht weiterhin eine Wellenform 15a, welche die Spannung am Ausgang 53 repräsen-

709813/0764

tiert. Auf diese Weise ist es möglich, eine zweifach übersetzte bzw. erhöhte Spannung dadurch zu erhalten, daß die erste Spannungsübersetzungseinheit 40 in Serie zur zweiten Spannungsübersetzungseinheit 42 geschaltet wird.

Fig. 6 zeigt eine weitere Ausführungsform der Erfindung, mit welcher eine um das Dreifache erhöhte Spannung erhalten werden kann. Mit 50* ist eine erste Spannungsübersetzungseinheit, mit 51'eine zweite und mit 52¹ eine dritte derartige Einheit bezeichnet. Die erste Einheit 50'enthält einen P-Kanal-Feldeffekttransistor als Schaltelement, dessen Source-Elektrode an einen eine hohe Spannung aufweisenden Punkt 54 einer Standard-Spannungsspeisequelle angeschlossen ist. Ein Eingangsimpuls 0p wird an die Gate-Elektrode eines P-Feldeffekttransistors 53'angelegt und die Gate-Elektrode eines N-Feldeffekttransistors 54'als einem ersten MOS-Feldeffekttransistor ist an die Drain-Elektrode des Feldeffekttransistors 53'angeschlossen; eine Drain-Elektrode eines als zweitem MOS-Feldeffekttransistor verwendeten N-Kanal-Feldeffekttransistors 56 ist mit der Drain-Elektrode des P-FeIdeffekttransistors 53'verbunden. Die Drain-Elektrode des Feldeffekttransistors 55 ist an einen Punkt 56 niedriger Spannung der Standard-Speisespannungsquelle zusammen mit der Gate-Elektrode eines N-Feldeffekttransistors 56 angeschlossen, während die Source-Elektrode des Feldeffekttransistors 55 zusammen mit der Source-Elektrode des Feldeffekttransistors 56 an einem gemeinsamen Anschluß 57 angeschlossen ist. Ein durch einen Inverter 58 invertierter Eingangsimpuls 0₂ wird über einen Kondensator 59 an den Anschluß 57 gelegt.

Die zweite Spannungsübersetzungseinheit 51 enthält einen P-Feldeffekttransistor^60 als Schaltelement, dessen Source-Elektrode an einen Punkt 54^/hoher Spannung für die Standard-Speisespannungsquelle angeschlossen ist. Ein Eingangsimpuls $2 wird über einen Inverter 58 an die Gate-Elektrode

709813/0784

des Feldeffekttransistors 60 angelegt; die Gate-Elektrode eines als erster MOS-Feldeffekttransistor vorgesehenen N-FeIdeffekttransistors 61 der zweiten Spannungsübersetzungseinheit 51 ist an die Drain-Elektrode des P-Feldeffekttransistors 60 angeschlossen, während die Drain-Elektrode eines als zweiter MOS-Feldeffekttransistor vorgesehenen N-Feldeffekttransistors 62 mit der Drain-Elektrode des Feldeffekttransistors 60 verbunden ist. Die Drain-Elektrode eines N-Feldeffekttransistors 61 ist zusammen mit der Gate-Elektrode eines N-Feldeffekttransistors 62 an eine gemeinsame Verbindung 57 zwischen dem ersten und zweiten N-Feldeffekttransistor 55 und 56 der ersten Spannungsübersetzungseinheit 60 angeschlossen; die Source-Elektrode des Feldeffekttransistors 61 liegt ebenso wie die Source-Elektrode des Feldeffekttransistors am Anschluß 63 an. Der Eingangsimpuls 0₂ ^wi^rd über Inverter 64 und 65 sowie einen Kondensator 66 an den Anschluß 63 angelegt.

Die dritte Einheit 52'ist ähnlich der zweiten Einheit und weist als Schaltelement einen P-Feldeffekttransistor 67 auf, dessen Source-Elektrode an den Punkt 54 hoher Spannung einer Standard-Spannungsspeisequelle angeschlossen ist. Ein vom Inverter 65 erzeugtes Impulssignal wird an die Gate-Elektrode des Feldeffekttransistors 67 angelegt und die Gate-Elektrode eines als erster MOS-Feldeffekttransistor der dritten Einheit 52'vorgesehenen N-Feldeffekttransistors 68 ist mit der Drain-Elektrode des P-Feldeffekttransistors 67 verbunden; die Drain-Elektrode eines als zweiter MOS-Feldeffekttransistor vorgesehenen N-Feldeffekttransistors 69 ist an die Drain-Elektrode des Feldeffekttransistors 67 angeschlossen. Die Drain-Elektrode des Feldeffekttransistors ist ebenso wie die Gate-Elektrode des Feldeffekttransistors 69 an den Anschluß 63 der zweiten Spannungsübersetzungsein-r heit angelegt, während die Source-Elektrode des Feldeffekttransistors 68 zusammen mit der Source-Elektrode des Feldeffekttransistors 69 an den Ausgang 70 angelegt ist. Eine

709813/0784

Elektrode eines Kondensators 71 ist an den Punkt 54 hoher Spannung der Speisequelle angeschlossen, während die andere Elektrode dieses Kondensators mit dem Ausgang 70 verbunden ist, wodurch eine übersetzte bzw. erhöhte Spannung zwischen dem Ausgang 70 und dem Punkt 54 erhalten werden kann.

Unter Bezugnahme auf Fig. 7 wird nunmehr die Arbeitsweise der in Fig. 6 gezeigten Ausführungsform der Erfindung erläutert: Ein mit 0p bezeichneter Eingangsimpuls, dessen Wellenform in Fig. 7 dargestellt ist, wird an die Gate-Elektrode des P-Feldeffekttransistors 53'der Einheit 5θ' angelegt; ein zur Wellenform 0p gleichphasiger Impuls wird an die Gate-Elektrode des Feldeffekttransistors 67 der zweiten Einheit 52'und an den Kondensator 66 angelegt. Ein durch die Wellenform 0p angedeuteter, durch den Inverter 58 invertierter Eingangsimpuls wird an den Feldeffekttransistor 60 und den Kondensator 59 der zweiten Einheit 51 angelegt.

Wenn unter vorstehender Bedingung die Spannung am Punkt 54 0 V beträgt und die Spannung am Punkt 56 -1 V beträgt,.wird das durch die Wellenform 24a veranschaulichte Signal am Anschluß 57 durch den Eingangsimpuls 02 erzeugt, wobei der Impuls 0₂ sequentiell bei 0 V und -1 V liegt. Dieses Signal wird an die Drain-Elektrode des Feldeffekttransistors 61 und die Gate-Elektrode des Feldeffekttransistors 62 der zweiten Einheit 51'angelegt, so daß der Feldeffekttransistor 60 in den EIN-Zustand geschaltet wird, wenn die Spannung des invertierten Impulses 0₂ -1 V beträgt; der Feldeffekttransistor 61 wird ebenfalls in den EIN-Zustand geschaltet. Die Spannung am Anschluß 57 beträgt -2 V, wodurch die Spannung am Anschluß 63 einen Wert von -2 V aufweist.

Wenn die Spannung des invertierten Eingangsimpulses 0₂ auf 0 V geändert wird, werden die Feldeffekttransistoren 60 und und 61 in den AÜS-Züstand und der Feldeffekttransistor 62

709813/0764

in den EIN-Zustand geschaltet. Zu diesem Zeitpunkt ändert sich die Spannung am Ausgang des Inverters 65 von O V auf -1 V, wodurch die Spannung am Anschluß 63 sich über den Kondensator 66 von -2 V auf -3 V ändert. Die Spannungsänderung am Anschluß 63 wird durch die Wellenform 30a verdeutlicht. Die Spannungsänderung am Anschluß 63 wird an die Drain-Elektrode des Feldeffekttransistors 68 und an die Gate-Elektrode des Feldeffekttransistors 69 der dritten Einheit 52'weitergegeben, wenn der Eingangsimpuls 0p» ^^er an die Gate-Elektrode des Feldeffekttransistors 67 angelegt wird, -1 V aufweist, wodurch der Feldeffekttransistor 67 in den EIN- und der Feldeffekttransistor 68 in den EEN-Zustand geschaltet werden, woraufhin eine Spannung von -3 V am Anschluß 63 zum Ausgang 70 geführt wird. Die Spannung am Anschluß 63 wird durch den Kondensator 71 beibehalten. Wenn die Spannung des Eingangsimpulses, der an den Feldeffekttransistor 67 angelegt wird, sich auf 0 V ändert, gelangen der Feldeffekttransistor 67 und 68 in den AUS-Zustand und die Spannung am Ausgang 70 wird auf -3 V beibehalten, wie dies durch die Wellenform 38a veranschaulicht ist. Es ist somit möglich, eine dreimal erhöhte Spannung dadurch zu erhalten, daß die drei Spannungsübersetzungseinheiten 50, 51 und 52 miteinander verbunden werden.

Die Fig. 8 zeigt ein Blockschaltbild einer elektronischen Uhr mit der erfindungsgemäßen Spannungsübersetzungsschaltung bzw. Spannungserhöhungsschaltung. Mit 80 ist eine Oszillatorschaltung mit einem Quarzelement bezeichnet; durch eine Teilerschaltung 81 wird ein Normalimpuls mit 1 Hz erhalten und an eine Einrichtung 82 zur Änderung des Pegels bzw. Wertes angelegt; ein Teilsignal, welches von einer speziellen Teilerstufe erzeugt wird, wird als Eingangssignal an eine Spannungsübersetzungsschaltung 86 angelegt. Diese Spannungsübersetzungsschaltung erzeugt von der Normalspannung eine dreimal erhöhte bzw. übersetzte Spannung gegenüber der Normalspannung. Diese erhöhte Spannung wird an die Pegeländerungseinrichtung 82, eine Zeitmeßeinrichtung 83,

709Π1 3/076 4

eine Treiberschaltung 84 und eine Anzeigeeinrichtung 85 angelegt. Die Einrichtung 82 verschiebt den Pegel des Standardimpulses der Teilerschaltung 81 und legt dieses Signal an die Zeitmeßschaltung 83 an. Die Zeitmeßschaltung 83 erzeugt ein Zählsignal, welches der Zeit entspricht und legt dieses Signal an die Treiberschaltung 84 an, nachdem das Zählsignal in ein bevorzugtes Signal verändert wurde, um die Anzeigeeinheit 85 anzusteuern, wobei dieses Signal ein Anzeige-Signal für 7 Segmente sein kann. Die Treiberschaltung 84 verstärkt das Signal, bevor es an die Wiedergabeeinheit 85 angelegt wird.

Die erfindungsgemäße Spannungsübersetzungsschaltung besteht aus einer Vielzahl von Übersetzungseinheiten, die jeweils einen MOS-Feldeffekttransistor enthalten, wodurch es möglich ist, eine Übersetzungseinheit kleiner Größe gegenüber konventionellen derartigen Schaltungen zu erhalten, wobei die konventionellen Schaltungen Dioden aufweisen. Außerdem ist es möglich, die Übersetzungseinheit auf dem gleichen Chip anzuordnen. Die Spannung von miteinander verbundenen Source-Elektroden des ersten und zweiten MOS-Feldeffekttransistors wird als Standard- oder Normal-Spannung für die nächste Spannungsübersetzungseinheit verwendet, so daß es möglich ist, leicht eine gewünschte Erhöhung bzw. einen gewünschten Erhöhungswert dadurch zu erhalten, daß mehrere derartige Spannungsübersetzungseinheiten miteinander verbunden werden.

709813/076

Ai

Leerseite

Claims

64243

Patentansprüche

chaltung zur Spannungsübersetzungp

adurch gekennzeichnet daß mehrere Spannungsübersetzungseinheiten (1, 2? 1 ₉ 2_V 19» 4O₉ 41g 5Oj, 51 s 52) in Serienschaltung angeordnet sind, und daß jede Spannungsübersetzungseinheit wenigstens einen Inverter (3_S 8)_s einen N-Kanal-MOS-Feldeffekttransistor (5» 10) und einen Kondensator (6, 11) aufweist«,
2. Schaltung nach Anspruch 1₀ dadurch gekennzeichnet ₉ da0 die Source-Elektrode eines P-Kanal-MOS-Feldeffekttransistors an einen Punkt hoher Spannung der Standard-Speisespannungsquelle angeschlossen und ein Eingangsimpuls an die Gate-Elektrode dieses Feldeffekttransistors angelegt ist, daß ein erster N-Kanal-MOS-Feldeffekttransistor mit seiner Drain-Elektrode an einen Punkt niedriger Spannung der Speisespannungsquelle·angeschlossen und seine Gate-Elektrode mit der Drain-Elektrode des P-Kanal-MOS-Feldeffekttransistors verbunden ist, daß ein zweiter N-Kanal-MOS-Feldeffekttransistor vorgesehen ist,, dessen Source-Elektrode mit der Source-Elektrode des ersten N-Kanal-MOS-Feldeffekttransistors verbunden ist und daß seine Drain-Elektrode mit der Drain=Elektrode des P-Kanal-MOS-Feldeffekttransistors verbunden XSt₉ daß die Gate-Elektrode des zweiten N=MOS-Feldeffekttransistors mit einem Punkt niedriger Spannung der Speisespamungsquelle in Verbindung steht _s daß ein Kondensator angeordnet ists, an dessen eine Elektrode ein gegenüber dem Eingangs impuls invertierter Impuls angelegt wird,, träh= rend seine andere Elektrode mit dem zusammengeschalteten Source-Elektroden des ersten und zweiten N-Kanal-i

709813/0714

Feldeffekttransistors verbunden ist, daß jede der Spannungsübersetzungseinheiten den P-Kanal-MOS-Feldeffekttransistor, den ersten und zweiten N-Kanal-MOS-Feldeffekttransistor und den Kondensator enthält, daß die Normalspannung jeder nachfolgenden Spannungsübersetzungseinheit zwischen den Source-Elektroden des ersten und zweiten N-MOS-Feldeffekttransistors der vorangehenden Spannungsübersetzungseinheit und dem hohe Spannung aufweisenden Punkt der Speisespannungsquelle geteilt wird, daß ein gegenüber dem Eingangsimpuls invertierter Impuls der jeweils vorangehenden Spannungsübersetzungseinheit als Eingangsimpuls für die nächste Spannungsübersetzungseinheit verwendet wird, daß -zwischen den Source-Elektroden des ersten und zweiten N-Kanal-MOS-Feldeffekttransistors der Schaltung der letzten Stufe und dem Punkt hoher Spannung der Speisespannungsquelle ein Speicherkondensator vorgesehen ist.

7Q9S13/O7S4